CN115796086A - 具有修调引脚的ldo的仿真验证方法、系统、介质及设备 - Google Patents
具有修调引脚的ldo的仿真验证方法、系统、介质及设备 Download PDFInfo
- Publication number
- CN115796086A CN115796086A CN202211369824.7A CN202211369824A CN115796086A CN 115796086 A CN115796086 A CN 115796086A CN 202211369824 A CN202211369824 A CN 202211369824A CN 115796086 A CN115796086 A CN 115796086A
- Authority
- CN
- China
- Prior art keywords
- ldo
- simulation
- pin
- schematic diagram
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 121
- 238000009966 trimming Methods 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 title claims abstract description 58
- 238000012795 verification Methods 0.000 title claims abstract description 52
- 238000010586 diagram Methods 0.000 claims abstract description 78
- 238000012360 testing method Methods 0.000 claims abstract description 41
- 238000013461 design Methods 0.000 claims abstract description 28
- 230000008569 process Effects 0.000 claims abstract description 25
- 238000013515 script Methods 0.000 claims abstract description 21
- 238000004590 computer program Methods 0.000 claims description 10
- 238000009826 distribution Methods 0.000 claims description 7
- 238000003860 storage Methods 0.000 claims description 5
- 230000006870 function Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000010801 machine learning Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000012098 association analyses Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种具有修调引脚的LDO的仿真验证方法、系统、介质及设备，该方法包括：获取LDO的网表或者原理图、仿真所需的至少一种工艺参数文件、LDO的管脚分配参数、LDO的修调引脚参数和目标LDO参数；根据目标LDO参数读取LDO的网表或者原理图提取LDO的设计结构；根据LDO的修调引脚参数自动生成与修调引脚相连的multibit元件模板；根据LDO的设计结构和multibit元件模板生成具有固定引脚数目的顶层单元原理图；根据顶层单元原理图生成具有修调引脚的LDO的测试电路原理图和网表；根据LDO的测试电路原理图和网表、仿真所需的至少一种工艺参数文件生成验证仿真脚本；运行验证仿真脚本输出目标LDO参数的仿真结果。支持多变量扫描并行仿真，最大程度利用硬件性能来提高了仿真速度。
Description
技术领域
本发明属于芯片测试技术领域，涉及一种低压差稳压器芯片的测试方法，特别是涉及一种具有修调引脚的LDO的仿真验证方法、系统、介质及设备。
背景技术
低压差稳压器(Low-dropout regulator，LDO)又称低压差线性稳压器、低压降稳压器，是线性直流稳压器的一种，用途是提供稳定的直流电压电源。相比于一般线性直流稳压器，低压差稳压器能在更小输出输入电压差的情况下工作。低压差线性稳压器的成本低，噪音低，静态电流小，并具有过流保护、过温保护、精密基准源、差分放大器、延迟器等功能。
低压差稳压器重要的参数有压降电压、压差(Dropout voltage)、静态电流(quiescent current)、负载调节(Load Regulation)、线性调节(Line Regulation)、最大输出电流、瞬态响应(Transient response)等。用于射频的低压差稳压器还会重视电源抑制比(PSRR)，输出噪声(Output noise)等参数。针对不同的应用，需要满足不同参数条件的LDO，因此厂商需要设计一系列的LDO芯片来满足不同需求。这会增加测试仿真电路的冗余性和复杂性，使得电路仿真效率低下。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有修调引脚的LDO的仿真验证方法、系统、介质及设备，用于解决现有技术中对满足不同参数条件的LDO需要设计一系列LDO芯片，增加了LDO芯片的仿真测试电路的冗余性和复杂性的问题。
为实现上述目的及其他相关目的，本发明提供一种具有修调引脚的LDO的仿真验证方法，所述具有修调引脚的LDO的仿真验证方法包括：获取所述具有修调引脚的LDO的网表或者原理图、仿真所需的至少一种工艺参数文件、LDO的管脚分配参数、LDO的修调引脚参数和目标LDO参数；根据所述目标LDO参数读取所述LDO的网表或者原理图，提取所述LDO的设计结构；根据所述LDO的修调引脚参数自动生成与修调引脚相连的multibit元件模板；根据所述LDO的设计结构、所述与修调引脚相连的multibit元件模板以及所述LDO的管脚分配参数生成具有固定引脚数目的顶层单元原理图；根据所述顶层单元原理图生成所述具有修调引脚的LDO的测试电路原理图和网表；根据所述具有修调引脚的LDO的测试电路原理图和网表、所述仿真所需的至少一种工艺参数文件生成验证仿真脚本；运行所述验证仿真脚本输出所述目标LDO参数的仿真结果。
于本发明的一实施例中，所述LDO的修调引脚参数由用户输入控制信号配置。
于本发明的一实施例中，还包括：生成包含所有目标LDO参数的仿真结果报表。
本发明还提供一种具有修调引脚的LDO的仿真验证系统，所述具有修调引脚的LDO的仿真验证系统包括：获取模块，获取所述具有修调引脚的LDO的网表或者原理图、仿真所需的至少一种工艺参数文件、LDO的管脚分配参数、LDO的修调引脚参数和目标LDO参数；顶层单元原理图生成模块，根据所述目标LDO参数读取所述LDO的网表或者原理图，提取所述LDO的设计结构，根据所述LDO的修调引脚参数自动生成与修调引脚相连的multibit元件模板；根据所述LDO的设计结构、所述与修调引脚相连的multibit元件模板以及所述LDO的管脚分配参数生成具有固定引脚数目的顶层单元原理图；测试电路原理图和网表生成模块，根据所述顶层单元原理图生成所述具有修调引脚的LDO的测试电路原理图和网表；验证仿真脚本生成模块，根据所述具有修调引脚的LDO的测试电路原理图和网表、所述仿真所需的至少一种工艺参数文件生成验证仿真脚本；运行模块，运行所述验证仿真脚本输出所述目标LDO参数的仿真结果。
于本发明的一实施例中，所述具有修调引脚的LDO的仿真验证系统还包括：报表生成模块，与所述运行模块相连，生成包含所有目标LDO参数的仿真结果报表。
于本发明的一实施例中，还包括：输入模块，用于输入所述具有修调引脚的LDO的网表或者原理图、所述仿真所需的至少一种工艺参数文件、所述LDO的管脚分配参数、所述LDO的修调引脚参数或/和所述目标LDO参数。
本发明还提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现所述具有修调引脚的LDO的仿真验证方法的步骤。
本发明还提供一种电子设备，所述电子设备包括：存储器，存储有一计算机程序；处理器，与所述存储器相连，调用所述计算机程序时实现所述具有修调引脚的LDO的仿真验证方法的步骤。
如上所述，本发明所述的具有修调引脚的LDO的仿真验证方法、系统、介质及设备，具有以下有益效果：
本发明对满足不同参数条件的LDO芯片进行了通用测试电路设计，无需增加LDO芯片的仿真测试电路的冗余性和复杂性，自动生成多种LDO仿真测试电路，用户无需关心测试电路的设计，节省了测试电路的设计时间。
本发明与后台的仿真软件完全解耦，可以一键在主流仿真软件如Cadence的Spectre，Sysnopsys的Hspice，以及开源的Ngspice等之间切换。
附图说明
图1显示为本发明实施例所述的具有修调引脚的LDO的仿真验证方法的一种实现流程示意图。
图2A显示为本发明实施例所述的具有修调引脚的LDO的仿真验证系统的一种用户输入网表和工艺文件实施界面示意图。
图2B显示为本发明实施例所述的具有修调引脚的LDO的仿真验证系统的一种管脚分配实施界面示意图。
图2C显示为本发明实施例所述的具有修调引脚的LDO的仿真验证系统的一种目标参数选择实施界面示意图。
图2D显示为本发明实施例所述的具有修调引脚的LDO的仿真验证系统的一种运行批量验证仿真脚本的实施界面示意图。
图2E显示为本发明实施例所述的具有修调引脚的LDO的仿真验证系统的一种仿真结果显示实施界面示意图。
图3显示为本发明实施例所述的具有修调引脚的LDO的仿真验证系统的一种实现结构示意图。
图4A显示为本发明实施例所述的LDO的设计结构的一种示例电路结构图。
图4B显示为本发明实施例所述的multibit元件模板的一种示例电路结构图。
图4C～图4E显示为本发明实施例所述的其他与修调引脚相连的multibit元件模板的示例电路示意图。
图5显示为本发明实施例所述的具有固定引脚数目的顶层单元原理图的一种示例性结构示意图。
图6显示为本发明实施例所述的电子设备的一种实现结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
修调(Trimming)是芯片设计制造过程中常见的一种方法，是指在芯片完成制造加工后，通过特定的方法，改变芯片内部某些器件的连接方式或者工作状态，以达到改变芯片性能或者功能的目的。LDO设计通常会引入若干不定宽度的修调引脚。修调引脚仿真时一般需要Verilog来指定可变输入信号。其中，Verilog HDL是一种硬件描述语言(HardwareDescription Language，HDL)，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
本申请提出一种通用的基于多模板的LDO仿真框架(简称仿真系统)，能自动生成多种LDO测试电路，智能分配引脚，自动设置多位修调引脚输入，批量运行仿真，然后获取各种仿真参数，根据机器学习训练好的模型进行智能的关联性分析和优化提示。比如某个测试电路仿真结果提示的最佳修调输入模式，可以立即更新反馈到其他测试电路，然后快速重新仿真得到相应的测量参数结果更新，极大的提高了LDO设计效率。本申请针对不同的测试电路，变量扫描、仿真、采样使用同一界面，可以方便的共享采样点输入设置，保证一致性；方便比对扫描结果曲线。本申请支持多变量扫描并行仿真，最大程度利用硬件性能来提高了仿真速度。
请参阅图1，本发明实施例提供一种由仿真系统实现的具有修调引脚的LDO的仿真验证方法，所述具有修调引脚的LDO的仿真验证方法包括：
S101，仿真系统获取所述具有修调引脚的LDO的网表或者原理图、仿真所需的至少一种工艺参数文件、LDO的管脚分配参数、LDO的修调引脚参数和目标LDO参数。
于本发明的一实施例中，所述LDO的修调引脚参数由用户输入控制信号配置。
参见图2A所示，其显示了所述具有修调引脚的LDO的网表或者原理图和仿真所需的至少一种工艺参数文件的一种示例性输入界面示意图。参见图2B所示，其显示了LDO的管脚分配参数的一种示例性分配界面示意图。参见图2C所示，其显示了目标LDO参数的一种示例性选择界面示意图。
S102，仿真系统根据所述目标LDO参数读取所述LDO的网表或者原理图，提取所述LDO的设计结构；根据所述LDO的修调引脚参数自动生成与修调引脚相连的multibit元件模板。
于本发明的一实施例中，所述LDO的设计结构的一种示例电路结构参见图4A所示，其目标LDO参数可参见图2E的Dropout。multibit元件模板的一种示例电路结构参见图4B所示。图4C～图4E也是与修调引脚相连的multibit元件模板的示例性电路图，其可以相同也可以不同。图4B～图4E构成的具有固定引脚数目的顶层单元原理图参见图5中的510，具有固定引脚数目的顶层单元原理图的一种测试电路结构参见图5所示。
S103，仿真系统根据所述LDO的设计结构、所述与修调引脚相连的multibit元件模板以及所述LDO的管脚分配参数生成具有固定引脚数目的顶层单元原理图；
S104，仿真系统根据所述顶层单元原理图生成所述具有修调引脚的LDO的测试电路原理图和网表；
S105，仿真系统根据所述具有修调引脚的LDO的测试电路原理图和网表、所述仿真所需的至少一种工艺参数文件生成验证仿真脚本；
S106，仿真系统运行所述验证仿真脚本输出所述目标LDO参数的仿真结果。
于本发明的一实施例中，参见图2D所示，其显了运行批量验证仿真脚本的一种示例性实施界面示意图。
S107，仿真系统生成包含所有目标LDO参数的仿真结果报表。
于本发明的一实施例中，参见图2E所示，其显了仿真结果的一种示例性实施界面示意图。
本发明对满足不同参数条件的LDO芯片进行了通用测试电路设计，无需增加LDO芯片的仿真测试电路的冗余性和复杂性，自动生成多种LDO仿真测试电路，用户无需关心测试电路的设计，节省了测试电路的设计时间。
本发明与后台的仿真软件完全解耦，可以一键在主流仿真软件如Cadence的Spectre，Sysnopsys的Hspice，以及开源的Ngspice等之间切换。
本发明所述的具有修调引脚的LDO的仿真验证方法的保护范围不限于本实施例列举的步骤执行顺序，凡是根据本发明的原理所做的现有技术的步骤增减、步骤替换所实现的方案都包括在本发明的保护范围内。
本发明实施例还提供一种具有修调引脚的LDO的仿真验证系统，所述具有修调引脚的LDO的仿真验证系统可以实现本发明所述的具有修调引脚的LDO的仿真验证方法，但本发明所述的具有修调引脚的LDO的仿真验证方法的实现装置包括但不限于本实施例列举的具有修调引脚的LDO的仿真验证系统的结构，凡是根据本发明的原理所做的现有技术的结构变形和替换，都包括在本发明的保护范围内。
本发明实施例还提供一种具有修调引脚的LDO的仿真验证系统，参见图3所示，所述具有修调引脚的LDO的仿真验证系统300包括：输入模块310，获取模块320，顶层单元原理图生成模块330，测试电路原理图和网表生成模块340，验证仿真脚本生成模块350，或/和运行模块360。
所述输入模块310用于输入所述具有修调引脚的LDO的网表或者原理图、所述仿真所需的至少一种工艺参数文件、所述LDO的管脚分配参数、所述LDO的修调引脚参数或/和所述目标LDO参数。
于本发明的一实施例中，所述LDO的修调引脚参数由用户输入控制信号配置。所述具有修调引脚的LDO的网表或者原理图和仿真所需的至少一种工艺参数文件的一种示例性输入界面参见图2A所示。所述LDO的管脚分配参数的一种示例性分配界面参见图2B所示。所述目标LDO参数的一种示例性选择界面参见图2C所示。
所述获取模块320获取所述具有修调引脚的LDO的网表或者原理图、仿真所需的至少一种工艺参数文件、LDO的管脚分配参数、LDO的修调引脚参数和目标LDO参数。
所述顶层单元原理图生成模块330根据所述目标LDO参数读取所述LDO的网表或者原理图，提取所述LDO的设计结构，根据所述LDO的修调引脚参数自动生成与修调引脚相连的multibit元件模板；根据所述LDO的设计结构、所述与修调引脚相连的multibit元件模板以及所述LDO的管脚分配参数生成具有固定引脚数目的顶层单元原理图。
于本发明的一实施例中，所述LDO的设计结构的一种示例电路结构参见图4A所示，其目标LDO参数可参见图2E的Dropout。multibit元件模板的一种示例电路结构参见图4B所示。图4C～图4E也是与修调引脚相连的multibit元件模板的示例性电路图，其可以相同也可以不同。图4B～图4E构成的具有固定引脚数目的顶层单元原理图参见图5中的510，具有固定引脚数目的顶层单元原理图的一种测试电路结构参见图5所示。
所述测试电路原理图和网表生成模块340根据所述顶层单元原理图生成所述具有修调引脚的LDO的测试电路原理图和网表。
所述验证仿真脚本生成模块350根据所述具有修调引脚的LDO的测试电路原理图和网表、所述仿真所需的至少一种工艺参数文件生成验证仿真脚本。
于本发明的一实施例中，参见图2D所示，其显了运行批量验证仿真脚本的一种示例性实施界面示意图。
所述运行模块360运行所述验证仿真脚本输出所述目标LDO参数的仿真结果。
于本发明的一实施例中，参见图2E所示，其显了仿真结果的一种示例性实施界面示意图。
于本发明的一实施例中，所述具有修调引脚的LDO的仿真验证系统还包括：报表生成模块，与所述运行模块相连，生成包含所有目标LDO参数的仿真结果报表。
本发明实施例还提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现所述具有修调引脚的LDO的仿真验证方法的步骤。
本发明实施例还提供一种电子设备，参见图6所示，所述电子设备600包括：输入模块610，处理器620。所述存储器610存储有一计算机程序；所述处理器620与所述存储器610相连，调用所述计算机程序时实现本发明所述的具有修调引脚的LDO的仿真验证方法的步骤。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
本发明所述方案与工艺无关，与IDM(生产流片厂商)无关，支持多种工艺批量仿真；可以自动生成多种LDO仿真测试电路；用户无需关心测试电路的设计，节省设计时间；可以自动读取LDO网表或者原理图，提取LDO结构信息，简化仿真配置过程；可以自动配置修调引脚，无须额外的Verilog来实现；可以运用机器学习功能，提供LDO仿真参数与CMOS，BJT等元件参数的关联分析报告，提供元件参数修改建议，提高用户改进的效率；可以批量运行多种测试电路，一次获取全部仿真参数结果。
综上所述，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种具有修调引脚的LDO的仿真验证方法，其特征在于，所述具有修调引脚的LDO的仿真验证方法包括：
获取所述具有修调引脚的LDO的网表或者原理图、仿真所需的至少一种工艺参数文件、LDO的管脚分配参数、LDO的修调引脚参数和目标LDO参数；
根据所述目标LDO参数读取所述LDO的网表或者原理图，提取所述LDO的设计结构；根据所述LDO的修调引脚参数自动生成与修调引脚相连的multibit元件模板；
根据所述LDO的设计结构、所述与修调引脚相连的multibit元件模板以及所述LDO的管脚分配参数生成具有固定引脚数目的顶层单元原理图；
根据所述顶层单元原理图生成所述具有修调引脚的LDO的测试电路原理图和网表；
根据所述具有修调引脚的LDO的测试电路原理图和网表、所述仿真所需的至少一种工艺参数文件生成验证仿真脚本；
运行所述验证仿真脚本输出所述目标LDO参数的仿真结果。
2.根据权利要求1所述的具有修调引脚的LDO的仿真验证方法，其特征在于：所述LDO的修调引脚参数由用户输入控制信号配置。
3.根据权利要求1所述的具有修调引脚的LDO的仿真验证方法，其特征在于，还包括：
生成包含所有目标LDO参数的仿真结果报表。
4.一种具有修调引脚的LDO的仿真验证系统，其特征在于，所述具有修调引脚的LDO的仿真验证系统包括：
获取模块，获取所述具有修调引脚的LDO的网表或者原理图、仿真所需的至少一种工艺参数文件、LDO的管脚分配参数、LDO的修调引脚参数和目标LDO参数；
顶层单元原理图生成模块，根据所述目标LDO参数读取所述LDO的网表或者原理图，提取所述LDO的设计结构，根据所述LDO的修调引脚参数自动生成与修调引脚相连的multibit元件模板；根据所述LDO的设计结构、所述与修调引脚相连的multibit元件模板以及所述LDO的管脚分配参数生成具有固定引脚数目的顶层单元原理图；
测试电路原理图和网表生成模块，根据所述顶层单元原理图生成所述具有修调引脚的LDO的测试电路原理图和网表；
验证仿真脚本生成模块，根据所述具有修调引脚的LDO的测试电路原理图和网表、所述仿真所需的至少一种工艺参数文件生成验证仿真脚本；
运行模块，运行所述验证仿真脚本输出所述目标LDO参数的仿真结果。
5.根据权利要求6所述的具有修调引脚的LDO的仿真验证系统，其特征在于，所述具有修调引脚的LDO的仿真验证系统还包括：
报表生成模块，与所述运行模块相连，生成包含所有目标LDO参数的仿真结果报表。
6.根据权利要求6所述的具有修调引脚的LDO的仿真验证系统，其特征在于，还包括：
输入模块，用于输入所述具有修调引脚的LDO的网表或者原理图、所述仿真所需的至少一种工艺参数文件、所述LDO的管脚分配参数、所述LDO的修调引脚参数或/和所述目标LDO参数。
7.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现权利要求1至3任一项所述方法的步骤。
8.一种电子设备，其特征在于，所述电子设备包括：
存储器，存储有一计算机程序；
处理器，与所述存储器相连，调用所述计算机程序时实现权利要求1至3任一项所述方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211369824.7A CN115796086A (zh) | 2022-11-03 | 2022-11-03 | 具有修调引脚的ldo的仿真验证方法、系统、介质及设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211369824.7A CN115796086A (zh) | 2022-11-03 | 2022-11-03 | 具有修调引脚的ldo的仿真验证方法、系统、介质及设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115796086A true CN115796086A (zh) | 2023-03-14 |
Family
ID=85435192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211369824.7A Pending CN115796086A (zh) | 2022-11-03 | 2022-11-03 | 具有修调引脚的ldo的仿真验证方法、系统、介质及设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115796086A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110830022A (zh) * | 2018-08-10 | 2020-02-21 | 圣邦微电子（北京）股份有限公司 | 修调电路和芯片 |
| CN114117985A (zh) * | 2021-12-03 | 2022-03-01 | 芯格(上海)微电子有限公司 | 集成运放的智能验证方法、系统、介质及终端设备 |
| CN114356009A (zh) * | 2021-12-27 | 2022-04-15 | 广州昂瑞微电子技术有限公司 | 用于高精度ldo的电子器件 |
-
2022
- 2022-11-03 CN CN202211369824.7A patent/CN115796086A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110830022A (zh) * | 2018-08-10 | 2020-02-21 | 圣邦微电子（北京）股份有限公司 | 修调电路和芯片 |
| CN114117985A (zh) * | 2021-12-03 | 2022-03-01 | 芯格(上海)微电子有限公司 | 集成运放的智能验证方法、系统、介质及终端设备 |
| CN114356009A (zh) * | 2021-12-27 | 2022-04-15 | 广州昂瑞微电子技术有限公司 | 用于高精度ldo的电子器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100849764B1 (ko) | 집적회로의 최적화 설계장치, 집적회로의 최적화 설계방법및 집적회로의 최적화 설계방법을 하기 위한 프로그램을기록한 기록매체 | |
| CN117321601A (zh) | 一种集成电路的版图生成方法及装置 | |
| CN110999056B (zh) | 集成电路芯片的电压调节器 | |
| US20230076636A1 (en) | Automated verification of integrated circuits | |
| Guerra et al. | Artificial neural networks as an alternative for automatic analog IC placement | |
| CN113221489A (zh) | 用于提取集成电路器件的器件模型参数的方法和装置 | |
| CN112115695A (zh) | 模板动态生成方法、系统、计算机设备及存储介质 | |
| US11170147B2 (en) | Simulation method for use in functional equivalence check | |
| CN114117985A (zh) | 集成运放的智能验证方法、系统、介质及终端设备 | |
| CN116502596A (zh) | 芯片功耗评估方法、功耗模型的生成方法和计算机设备 | |
| CN115796086A (zh) | 具有修调引脚的ldo的仿真验证方法、系统、介质及设备 | |
| US7086019B2 (en) | Systems and methods for determining activity factors of a circuit design | |
| US6668356B2 (en) | Method for designing circuits with sections having different supply voltages | |
| Novichkova et al. | Approach to Integration of a Synthesis Tool and PDK for Commercial EDA | |
| CN113485520B (zh) | 一种无片外电容型ldo瞬态响应增强电路 | |
| US10599799B1 (en) | Low-dropout regulator and charge pump modeling using frequency-domain fitting methods | |
| CN112667019A (zh) | 一种运用于ldo的省电省面积的软启动电路 | |
| US20090217219A1 (en) | Method for designing an integrated circuit | |
| García-Redondo et al. | A CAD framework for the characterization and use of memristor models | |
| US20230205971A1 (en) | Method for designing semiconductor integrated circuit, circuit design system, and control program | |
| Lourenço et al. | AIDA-CMK: Multi-Algorithm Optimization Kernel Applied to Analog IC Sizing | |
| CN118586342B (zh) | 一种仿真电路求解方法、装置、存储介质及电子设备 | |
| CN118194783B (zh) | 一种基于低功耗设计的定位方法、电子设备及存储介质 | |
| US20230267257A1 (en) | Automated verification of integrated circuits | |
| CN113377712B (zh) | 埋点数据查询方法、装置、设备及计算机可读存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |