CN110830022A - 修调电路和芯片 - Google Patents
修调电路和芯片 Download PDFInfo
- Publication number
- CN110830022A CN110830022A CN201810909503.9A CN201810909503A CN110830022A CN 110830022 A CN110830022 A CN 110830022A CN 201810909503 A CN201810909503 A CN 201810909503A CN 110830022 A CN110830022 A CN 110830022A
- Authority
- CN
- China
- Prior art keywords
- signal
- trimming
- fuse
- resistor
- control module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请公开了一种修调电路和芯片,修调电路包括:控制模块,用于根据修调信号和参考电压信号生成熔丝选择信号和熔丝信号;熔丝单元,包括排列成阵列的多个熔丝结构,每个所述熔丝结构包括连接在所述熔丝信号输入端与地之间的熔丝和开关管;选择模块,用于按预定顺序扫描所述多个熔丝结构的所述开关管,根据所述熔丝选择信号选通至少一个所述开关管;其中,所述修调信号至少包括第一电平和第二电平,所述修调信号为第一电平时,所述控制模块生成所述熔丝选择信号;所述修调信号为第二电平时,所述控制模块生成所述熔丝信号,用于在所述开关管导通时,在所述熔丝上施加所述熔丝信号。既能提高修调精度,又不需要在芯片上设置特定的修调引脚。
Description
技术领域
本发明涉及集成电路设计领域,更具体地涉及一种修调电路以及芯片。
背景技术
随着集成电路工艺和设计技术的发展,电路性能要求也越来越高,以便能满足广泛的应用需求。但是,电路性能总是会受到半导体制造工艺的非理想因素的影响,这些寄生效应主要表现在电流镜失配、电阻绝对偏差、电阻的温度系数、电阻电容失配、晶体管失配、由封装应力引入的漂移和输入失调电压等方面,而且这些误差是随机性的,因此在设计芯片的时候会预留各种各样的用于半导体的操作的修调电路。
为了在标准工艺上实现高精度的模拟集成电路,对芯片进行制造后调整成为改善失调和温漂、优化电路性能、提高芯片成品率的主流解决方案。修调技术广泛应用于高精度低失调放大器、低温漂高性能基准源、射频电路、高性能AD/DA转换器以及高复杂度的SOC芯片中。修调电阻通常分为熔丝类、齐纳击穿二极管类及薄膜电阻激光修调类三种类别。调整待修调电阻的阻值,可在芯片测试时修调,也可在芯片封装完成后进行。在设计芯片的时候会预留各种各样的用于半导体的操作的修调电路。后期流片完成后再根据测试数据进行选取合适的修调值,实际中可能有较多的修调值,在几十个上百个修调值中选出一组或几组较好的修调值,需要大量的时间和精力。
传统的修调方案主要包括:激光熔丝修调、晶圆测试修调以及晶圆封装后修调。上述三种方案都是通过将芯片上的熔丝烧断来进行修调,激光熔丝修调是通过激光来烧断金属熔丝,晶圆测试修调是在封装之前通过探针卡来烧断熔丝,封装后修调是在芯片封装之后进行的修调,通过芯片的某个功能管脚(通常为芯片的使能管脚)上加修调信号,在芯片内部产生大电流来烧断熔丝。
因为激光熔丝修调的不稳定性,现有技术通常采用晶圆测试修调和晶圆封装后修调,但是晶圆测试修调和晶圆封装后修调具有以下的不足:晶圆测试修调在晶圆封装之前进行修调,但是在晶圆封装时,芯片切割和封装也会对芯片的物理特性产生影响,造成修调后的芯片在封装之后产生偏差,达不到所要求的精度;晶圆封装后修调需要芯片具有特定的管脚来施加修调信号,对芯片的类型提出了更高的要求,无法实现量产。
因此,需要对现有技术的修调方案进行改进以提出一种修调电路,对于大部分的芯片都可在晶圆封装之后再进行修调,同时不需要特定的修调管脚,提高修调精度。
发明内容
有鉴于此,本发明的目的在于提供一种修调电路以及包括该修调电路的芯片,进一步提高修调精度。
根据本发明的一方面提供一种修调电路,其特征在于,包括:控制模块,用于根据修调信号和参考电压信号生成熔丝选择信号和熔丝信号;熔丝单元,包括排列成阵列的多个熔丝结构,每个所述熔丝结构包括连接在所述熔丝信号输入端与地之间的熔丝和开关管;选择模块,用于按预定顺序扫描所述多个熔丝结构的所述开关管,根据所述熔丝选择信号选通至少一个所述开关管;其中,所述修调信号至少包括第一电平和第二电平,所述修调信号为第一电平时,所述控制模块生成所述熔丝选择信号;所述修调信号为第二电平时,所述控制模块生成所述熔丝信号,用于在所述开关管导通时,在所述熔丝上施加所述熔丝信号。
优选地,所述控制模块包括:第一控制模块,用于根据所述修调信号和参考电压信号生成所述熔丝选择信号;第二控制模块,用于根据所述修调信号和参考电压信号生成所述熔丝信号。
优选地,所述第一控制模块包括第一比较器、第一电阻和第二电阻,所述第一比较器包括同相输入端和反相输入端,所述同相输入端与所述第一电阻和第二电阻的中间节点连接,所述第一电阻和第二电阻的中间节点用于接收所述修调信号,所述反相输入端用于接收所述参考电压信号,所述第一比较器的输出端用于输出所述熔丝选择信号,其中,所述第一电阻和第二电阻用于对所述修调信号分压以得到第一修调信号,所述第一比较器设置为当所述第一修调信号大于所述参考电压信号时,输出有效的所述熔丝选择信号。
优选地,所述第二控制模块包括第二比较器、第三电阻和第四电阻,所述第二比较器包括同相输入端和反相输入端,所述同相输入端与所述第三电阻和第四电阻的中间节点连接,所述第三电阻和第四电阻的中间节点用于接收所述修调信号,所述反相输入端用于接收所述参考电压信号,所述第二比较器的输出端用于输出所述熔丝信号,其中,所述第三电阻和第四电阻用于对所述修调信号分压以得到第二修调信号,所述第二比较器设置为当所述第二修调信号大于所述参考电压信号时,输出有效的所述熔丝信号。
优选地,所述第二电阻的阻值大于所述第三电阻的阻值,所述第一电阻的阻值等于所述第四电阻的阻值,所述第一电平的电压值小于所述第二电平的电压值。
优选地,所述修调信号还包括第三电平,当所述修调信号为第三电平时,所述熔丝选择信号和所述熔丝信号同时无效。
优选地,所述第三电平为所述修调电路工作的最低电平。
优选地,所述控制模块还包括修调控制模块,用于在修调结束之后提供修调控制信号,关闭所述修调电路。
优选地,所述选择模块包括移位寄存器。
根据本发明的另一方面提供一种芯片,其特征在于,包括:芯片输入引脚、芯片输出引脚和接地引脚;以及上述的修调电路,其中,所述修调电路通过所述芯片输入引脚接收修调信号。
本发明的修调电路和芯片包括控制模块、选择模块以及熔丝单元,控制模块通过芯片的输入引脚接收修调信号,根据修调信号和参考电压信号生成熔丝选择信号和熔丝信号。当修调信号为第一电平时,控制模块生成熔丝选择信号,选择模块根据熔丝选择信号扫描熔丝单元中的多个熔丝结构,选通某个熔丝结构的开关管;当修调信号为第二电平时,控制模块生成熔丝信号,烧断被选中熔丝结构中的熔丝,达到芯片修调的目的。本发明的修调电路可在晶圆封装之后进行修调,提高修调精度;同时本发明的修调电路的根据修调信号的不同电平状态分别得到熔丝选择信号和熔丝信号,因此采用本发明修调电路的芯片可以通过芯片的输入引脚提供熔丝选择信号和熔丝信号,不需要设置特定的修调引脚接收熔丝选择信号,适用于大部分的芯片;此外采用本发明修调电路的芯片在晶圆封装之前不需要进行电路修调,有利于提高芯片生产效率。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出传统的熔丝的结构示意图;
图2a示出芯片内熔丝修调的一种结构示意图;
图2b示出芯片内熔丝修调的另一种结构示意图;
图3示出根据本发明实施例的芯片结构示意图;
图4示出根据本发明实施例的修调电路的结构示意图;
图5示出图3中熔丝单元的结构示意图。
图6示出根据本发明实施例的修调电路的工作波形示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,在图中可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节,例如部件的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本发明。
应当理解,在以下的描述中,“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时,它可以直接耦合或连接到另一元件或者可以存在中间元件,元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反,当称元件“直接耦合到”或“直接连接到”另一元件时,意味着两者不存在中间元件。
如图1所示,熔丝包括连接在两个修调点TPAD之间的中间窄两头宽的导线10,当两个修调点TPAD之间通过一个大电流时,会引起导线10的材料熔断或者气化,形成断路。按照制造工艺划分,熔丝一般可分为金属或者多晶硅两种。
如图2a和图2b所示,芯片内熔丝修调包括串联或者并联连接的多个电阻R1-R3组成的电阻网络以及与每个电阻并联连接的熔丝Fuse1-Fuse3。采用电压源(电流源)将并联到电阻两端的熔丝烧断来达到修调的目的。如图2a所示,在A点加电源电压,通过修调点TPAD1-TPAD3可选择烧断熔丝Fuse1-Fuse3中的一个或多个,进而增大电阻网络接入外部电路的阻值,达到电路修调的目的。
在上述实施例仅示出采用电阻网络的修调电路,在其他实施例中,上述熔丝修调电路也适用于电容网络的电路,同样的,可通过烧断并联到电容两端的熔丝来调节整个电容网络连接到电路中的电容值。
图3示出根据本发明实施例的芯片结构示意图,如图3所示,LDO(Low DropoutRegulator,低压差线性稳压器)类芯片通常具有引脚:GND(芯片地)、IN(芯片输入端)和OUT(芯片输出端)。外围电路包括分别连接在芯片输入端和芯片输出端的电容Cin和Cout,电容Cin和Cout的作用为退耦降噪,可以减小芯片输入端和输出端的纹波,保证输出端的稳定。如图3所示,对于不包括使能引脚的LDO类芯片,进行熔丝修调时通常采用晶圆测试修调,即在晶圆封装之前通过探针对电路进行修调,但是这种修调方法修调后的晶圆在封装之后依旧会出现输出误差,修调精度不高。在下面的实施例中,以LDO类芯片为例对本发明实施例的修调电路进行详细的说明。
图4示出根据本发明实施例的修调电路的结构示意图。现有工艺的修调大多包括多个修调电路,本发明实施例仅以其中一个电路为例进行说明。如图4所示,修调电路100包括控制模块150、选择模块130以及熔丝单元140。控制模块150通过图3中的芯片输入端IN接收修调信号V_trim。控制模块150用于根据修调信号V_trim和参考电压信号Vref得到熔丝选择信号V_select和熔丝信号V_burn。具体地,控制模块150包括第一控制模块110和第二控制模块120,。第一控制模块110用于根据修调信号V_trim和参考电压信号Vref得到熔丝选择信号V_select。第二控制模块120用于根据修调信号V_trim和参考电压信号Vref得到熔丝信号V_burn。
第一控制模块110包括比较器OP1以及电阻R1和电阻R2,比较器OP1包括同相输入端和反相输入端,比较器OP1的同相输入端与电阻R1和电阻R2的中间节点连接,电阻R1和电阻R2的中间节点用于接收修调信号V_trim。比较器OP1的反相输入端用于接收参考电压信号Vref,比较器OP1的输出端用于输出熔丝选择信号V_select。
第二控制模块120包括比较器OP2以及电阻R1和电阻R3,比较器OP2包括同相输入端和反相输入端,比较器OP2的同相输入端与电阻R1和电阻R3的中间节点连接,电阻R1和电阻R3的中间节点用于接收修调信号V_trim。比较器OP2的反相输入端用于接收参考电压信号Vref,比较器OP2的输出端用于输出熔丝信号V_burn。
此外,第一控制模块110和第二控制模块120还包括修调控制模块111和修调控制模块121,在修调结束之后,可通过修调控制模块111和修调控制模块121提供修调控制信号,关闭修调电路100,使得芯片可以正常工作。
熔丝单元140包括成阵列排布的多级熔丝结构141,每个熔丝结构141包括熔丝Fuse以及与之相连的开关管T,所述多个熔丝的第一端相互连接以接收熔丝信号V_burn,第二端与对应的开关管第一通路端连接,如图5所示。
所述多个开关管的控制端与选择模块130连接,选择模块130用于按预定顺序扫描所述多个熔丝结构141,并根据熔丝选择信号V_select得到熔丝控制信号V_ctrl,选通所述熔丝单元中的某一级熔丝结构的开关管。在本发明实施例中,选择模块130例如可以通过移位寄存器实现,在每个时间脉冲依次向左或向右移动一个比特。
需要说明的是,为了方便说明,在上述实施例的图5中的熔丝单元中未示出与熔丝并联连接的电阻或者电容。
图6示出根据本发明实施例的修调电路的工作波形示意图。以下参照图4、图5和图6对本发明的修调电路的工作原理进行详细说明。
在第一控制模块110中,修调信号V_trim经过电阻R1和电阻R2分压以得到第一修调信号Vtrim1=Vtrim*R2/(R2+R1),比较器OP1设置为当第一修调信号V_trim1小于参考电压信号Vref时,熔丝选择信号V_select为低电平;当第一修调信号V_trim1大于参考电压信号Vref时,熔丝选择信号V_select为高电平。
在第二控制模块120中,修调信号V_trim经过电阻R1和电阻R3分压以得到第二修调信号Vtrim2=Vtrim*R3/(R3+R1),比较器OP2设置为当第二修调信号V_trim2小于参考电压信号Vref时,熔丝信号V_burn为低电平;当第二修调信号V_trim2大于参考电压信号Vref时,熔丝信号V_burn为高电平。
在本实施例中,电阻R2的电阻值大于电阻R3的电阻值,则在修调信号V_trim为同一电压值下,第一修调信号V_trim1大于第二修调信号V_trim2。因此可通过调节修调信号V_trim的电压值,在第一控制模块110输出熔丝选择信号V_select,选通熔丝单元140中某一熔丝结构的开关管之后,增大修调信号V_trim的电压值,使得第二控制模块120生成熔丝信号V_burn,烧断该熔丝结构中的熔丝。
在本发明其他实施例中,电阻R2的阻值小于电阻R3的阻值,在修调信号V_trim为同一电压值下,第一修调信号V_trim1小于第二修调信号V_trim2。可通过调节修调信号V_trim的电压值,在第二控制模块120生成熔丝信号V_burn之后,增大修调信号V_trim的电压值,使得第一控制模块110输出熔丝选择信号V_select,选通熔丝单元140中某一熔丝结构的开关管,烧断该熔丝结构中的熔丝。
如图6所示,修调信号V_trim包括电压值不同电平V1、电平V2和电平V3。其中,电平V1为芯片正常工作的最低电压,电平V1、电平V2和电平V3之间的关系为:电平V3>电平V2>电平V1。当修调信号V_trim为电平V1时,熔丝选择信号V_select和熔丝信号V_burn无效;当修调信号V_trim为电平V2时,熔丝选择信号V_select有效,熔丝信号V_burn无效;当修调信号V_trim为电平V3时,熔丝选择信号V_select和熔丝信号V_burn同时有效。
以第一级熔丝结构141为例,当修调信号V_trim为电平V2时,第一控制模块110输出熔丝选择信号V_select,选择模块130根据熔丝选择信号V_select生成熔丝控制信号V_ctrl,选通第一级熔丝结构141中的开关管T1;当修调信号V_trim为电平V3时,第二控制模块120在第一级熔丝结构141的熔丝Fuse1上提供熔丝信号V_burn,烧断熔丝Fuse1。
需要说明的是,在上述实施例中,以LDO类芯片进行说明,但是本发明的修调电路也可适用于其他类型的芯片修调,本发明不以此为限制。此外,在本发明实施例中通过芯片输入引脚提供修调信号,但是对于更多引脚的芯片,也可通过其他引脚提供修调信号,本领域的技术人员可根据具体情况进行选择。
综上所述,本发明的修调电路包括控制模块、选择模块以及熔丝单元,控制模块通过芯片的输入引脚接收修调信号,根据修调信号和参考电压信号生成熔丝选择信号和熔丝信号。当修调信号为第一电平时,控制模块生成熔丝选择信号,选择模块根据熔丝选择信号扫描熔丝单元中的多个熔丝结构,选通某个熔丝结构的开关管;当修调信号为第二电平时,控制模块生成熔丝信号,烧断被选中熔丝结构中的熔丝,达到芯片修调的目的。本发明的修调电路可在晶圆封装之后进行修调,提高修调精度;同时本发明的修调电路的根据修调信号的不同电平状态分别得到熔丝选择信号和熔丝信号,因此采用本发明修调电路的芯片可以通过提供烧断熔丝的大电流的引脚接收熔丝选择信号,不需要设置特定的修调引脚接收熔丝选择信号,适用于大部分的芯片;此外采用本发明修调电路的芯片在晶圆封装之前不需要进行电路修调,有利于提高芯片生产效率。
应当说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (10)
1.一种修调电路,其特征在于,包括:
控制模块,用于根据修调信号和参考电压信号生成熔丝选择信号和熔丝信号;
熔丝单元,包括排列成阵列的多个熔丝结构,每个所述熔丝结构包括连接在所述熔丝信号输入端与地之间的熔丝和开关管;
选择模块,用于按预定顺序扫描所述多个熔丝结构的所述开关管,根据所述熔丝选择信号选通至少一个所述开关管;
其中,所述修调信号至少包括第一电平和第二电平,
所述修调信号为第一电平时,所述控制模块生成所述熔丝选择信号;
所述修调信号为第二电平时,所述控制模块生成所述熔丝信号,用于在所述开关管导通时,在所述熔丝上施加所述熔丝信号。
2.根据权利要求1所述的修调电路,其特征在于,所述控制模块包括:
第一控制模块,用于根据所述修调信号和参考电压信号生成所述熔丝选择信号;
第二控制模块,用于根据所述修调信号和参考电压信号生成所述熔丝信号。
3.根据权利要求2所述的修调电路,其特征在于,所述第一控制模块包括第一比较器、第一电阻和第二电阻,
所述第一比较器包括同相输入端和反相输入端,所述同相输入端与所述第一电阻和第二电阻的中间节点连接,所述第一电阻和第二电阻的中间节点用于接收所述修调信号,
所述反相输入端用于接收所述参考电压信号,所述第一比较器的输出端用于输出所述熔丝选择信号,
其中,所述第一电阻和第二电阻用于对所述修调信号分压以得到第一修调信号,所述第一比较器设置为当所述第一修调信号大于所述参考电压信号时,输出有效的所述熔丝选择信号。
4.根据权利要求3所述的修调电路,其特征在于,所述第二控制模块包括第二比较器、第三电阻和第四电阻,
所述第二比较器包括同相输入端和反相输入端,所述同相输入端与所述第三电阻和第四电阻的中间节点连接,所述第三电阻和第四电阻的中间节点用于接收所述修调信号,
所述反相输入端用于接收所述参考电压信号,所述第二比较器的输出端用于输出所述熔丝信号,
其中,所述第三电阻和第四电阻用于对所述修调信号分压以得到第二修调信号,所述第二比较器设置为当所述第二修调信号大于所述参考电压信号时,输出有效的所述熔丝信号。
5.根据权利要求4所述的修调电路,其特征在于,所述第二电阻的阻值大于所述第三电阻的阻值,所述第一电阻的阻值等于所述第四电阻的阻值,所述第一电平的电压值小于所述第二电平的电压值。
6.根据权利要求1所述的修调电路,其特征在于,所述修调信号还包括第三电平,当所述修调信号为第三电平时,所述熔丝选择信号和所述熔丝信号同时无效。
7.根据权利要求6所述的修调电路,其特征在于,所述第三电平为所述修调电路工作的最低电平。
8.根据权利要求1所述的修调电路,其特征在于,所述控制模块还包括修调控制模块,用于在修调结束之后提供修调控制信号,关闭所述修调电路。
9.根据权利要求1所述的修调电路,其特征在于,所述选择模块包括移位寄存器。
10.一种芯片,其特征在于,包括:
芯片输入引脚、芯片输出引脚和接地引脚;以及
权利要求1-9任一项所述的修调电路,其中,所述修调电路通过所述芯片输入引脚接收修调信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810909503.9A CN110830022B (zh) | 2018-08-10 | 2018-08-10 | 修调电路和芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810909503.9A CN110830022B (zh) | 2018-08-10 | 2018-08-10 | 修调电路和芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110830022A true CN110830022A (zh) | 2020-02-21 |
CN110830022B CN110830022B (zh) | 2023-08-25 |
Family
ID=69541628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810909503.9A Active CN110830022B (zh) | 2018-08-10 | 2018-08-10 | 修调电路和芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110830022B (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111431492A (zh) * | 2020-05-18 | 2020-07-17 | 上海类比半导体技术有限公司 | 一种差分放大器共模抑制比和增益修调电路 |
CN113051629A (zh) * | 2021-03-10 | 2021-06-29 | 湖北大学 | 一种基于片上熔丝的通断型puf |
CN113162605A (zh) * | 2020-09-03 | 2021-07-23 | 成都利普芯微电子有限公司 | 一种芯片修调电路及修调方法 |
CN113805033A (zh) * | 2020-06-12 | 2021-12-17 | 圣邦微电子(北京)股份有限公司 | 芯片电压的修调方法 |
CN114460374A (zh) * | 2020-11-09 | 2022-05-10 | 圣邦微电子(北京)股份有限公司 | 一种精准修调电阻的电路 |
CN115796086A (zh) * | 2022-11-03 | 2023-03-14 | 芯格(上海)微电子有限公司 | 具有修调引脚的ldo的仿真验证方法、系统、介质及设备 |
CN115857605A (zh) * | 2023-03-03 | 2023-03-28 | 无锡市晶源微电子股份有限公司 | 一种熔丝修调电路 |
CN117176134A (zh) * | 2023-08-30 | 2023-12-05 | 北京中科格励微科技有限公司 | 一种复用引脚的修调电路及修调方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1419289A (zh) * | 2001-11-06 | 2003-05-21 | 雅马哈株式会社 | 具有熔线的半导体器件及其制造方法 |
US20070080739A1 (en) * | 2005-10-12 | 2007-04-12 | Freescale Semiconductor, Inc. | Trimming circuit, electronic circuit, and trimming control system |
US20080012625A1 (en) * | 2006-07-17 | 2008-01-17 | Realtek Semiconductor Corp. | Trimmer device and related trimming method |
US20090045867A1 (en) * | 2007-08-13 | 2009-02-19 | David Kwok Kuen Kwong | Fuse cell and method for programming the same |
CN103825601A (zh) * | 2012-11-15 | 2014-05-28 | 东莞赛微微电子有限公司 | 一种熔丝修调电路 |
-
2018
- 2018-08-10 CN CN201810909503.9A patent/CN110830022B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1419289A (zh) * | 2001-11-06 | 2003-05-21 | 雅马哈株式会社 | 具有熔线的半导体器件及其制造方法 |
US20070080739A1 (en) * | 2005-10-12 | 2007-04-12 | Freescale Semiconductor, Inc. | Trimming circuit, electronic circuit, and trimming control system |
US20080012625A1 (en) * | 2006-07-17 | 2008-01-17 | Realtek Semiconductor Corp. | Trimmer device and related trimming method |
US20090045867A1 (en) * | 2007-08-13 | 2009-02-19 | David Kwok Kuen Kwong | Fuse cell and method for programming the same |
CN103825601A (zh) * | 2012-11-15 | 2014-05-28 | 东莞赛微微电子有限公司 | 一种熔丝修调电路 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111431492A (zh) * | 2020-05-18 | 2020-07-17 | 上海类比半导体技术有限公司 | 一种差分放大器共模抑制比和增益修调电路 |
CN111431492B (zh) * | 2020-05-18 | 2023-09-05 | 上海类比半导体技术有限公司 | 一种差分放大器共模抑制比和增益修调电路 |
CN113805033A (zh) * | 2020-06-12 | 2021-12-17 | 圣邦微电子(北京)股份有限公司 | 芯片电压的修调方法 |
CN113805033B (zh) * | 2020-06-12 | 2024-02-06 | 圣邦微电子(北京)股份有限公司 | 芯片电压的修调方法 |
CN113162605A (zh) * | 2020-09-03 | 2021-07-23 | 成都利普芯微电子有限公司 | 一种芯片修调电路及修调方法 |
CN114460374A (zh) * | 2020-11-09 | 2022-05-10 | 圣邦微电子(北京)股份有限公司 | 一种精准修调电阻的电路 |
CN113051629A (zh) * | 2021-03-10 | 2021-06-29 | 湖北大学 | 一种基于片上熔丝的通断型puf |
CN113051629B (zh) * | 2021-03-10 | 2022-06-17 | 湖北大学 | 一种基于片上熔丝实现通断型puf的集成电路 |
CN115796086A (zh) * | 2022-11-03 | 2023-03-14 | 芯格(上海)微电子有限公司 | 具有修调引脚的ldo的仿真验证方法、系统、介质及设备 |
CN115857605A (zh) * | 2023-03-03 | 2023-03-28 | 无锡市晶源微电子股份有限公司 | 一种熔丝修调电路 |
CN117176134A (zh) * | 2023-08-30 | 2023-12-05 | 北京中科格励微科技有限公司 | 一种复用引脚的修调电路及修调方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110830022B (zh) | 2023-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110830022B (zh) | 修调电路和芯片 | |
US7332904B1 (en) | On-chip resistor calibration apparatus and method | |
US20080120838A1 (en) | Impedance Calibration for Source Series Terminated Serial Link Transmitter | |
US8183849B2 (en) | Calibration apparatus and calibration method thereof | |
CN107017844B (zh) | 一种rc振荡器 | |
US6970794B2 (en) | Semiconductor having reduced configuration pins and method thereof | |
US20100188116A1 (en) | Impedance adjusting circuit | |
US20160336932A1 (en) | Voltage comparator circuit and method | |
US6466076B2 (en) | Variable delay circuit having a ramp voltage generating unit | |
JP2013143018A (ja) | 基準電圧生成回路,それを有する発振回路および発振回路の発振周波数の校正方法 | |
US6366154B2 (en) | Method and circuit to perform a trimming phase | |
CN111969980A (zh) | 振荡器电路及电源芯片 | |
CN110083193B (zh) | 带隙基准电压产生电路 | |
US8013668B1 (en) | Bias current compensation device and method | |
US6198418B1 (en) | Digital-to analog converter accurately testable without complicated circuit configuration, semiconductor integrated circuit device using the same and testing method thereof | |
US20210208618A1 (en) | On-chip reference current generating circuit | |
US6549029B1 (en) | Circuit and method for measuring capacitance | |
CN111751693B (zh) | 一种检测双极型晶体管电流放大倍数的方法和电路 | |
US7463012B2 (en) | Bandgap reference circuits with isolated trim elements | |
US9239583B2 (en) | Circuit for generation of an electric current with a configurable value | |
CN112863584A (zh) | 一次可编程存储器的读写电路 | |
CN213402969U (zh) | 高可靠修调电路 | |
CN113948144B (zh) | 反熔丝存储单元状态检测电路及存储器 | |
JP2010074587A (ja) | 電圧比較器 | |
CN113948142A (zh) | 反熔丝存储单元状态检测电路及存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |