JP2714073B2 - 論理合成装置 - Google Patents

論理合成装置

Info

Publication number
JP2714073B2
JP2714073B2 JP63300897A JP30089788A JP2714073B2 JP 2714073 B2 JP2714073 B2 JP 2714073B2 JP 63300897 A JP63300897 A JP 63300897A JP 30089788 A JP30089788 A JP 30089788A JP 2714073 B2 JP2714073 B2 JP 2714073B2
Authority
JP
Japan
Prior art keywords
storage unit
unit
rule
circuit
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63300897A
Other languages
English (en)
Other versions
JPH02148268A (ja
Inventor
健 北原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63300897A priority Critical patent/JP2714073B2/ja
Publication of JPH02148268A publication Critical patent/JPH02148268A/ja
Application granted granted Critical
Publication of JP2714073B2 publication Critical patent/JP2714073B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、設計すべき論理回路の機能仕様に基づいて
論理回路を合成する論理合成装置に係わり、特に機能仕
様と合成された論理回路との対応付けを可能とした論理
合成装置に関する。
(従来の技術) 従来、LSIの論理回路を設計するには、設計すべき論
理回路の機能仕様に基づいて計算機により論理回路を合
成する論理合成装置が用いられている。この装置では、
機能仕様を分割して得られる各種の要素に対し、該要素
を実現するための回路を合成する変換ルール群をルール
・ベースとして用い、機能仕様を各要素毎に回路に合成
することにより、設計時間の短縮をはかっている。
しかしながら、この種の装置にあっては次のような問
題があった。即ち、回路は変換ルールが適用されて局所
的に変換されていくために、最終的に合成された論理回
路と最初の機能仕様とがどのように対応しているか探索
することは困難である。このため、合成された論理回路
に修正,変更を加える場合、該修正,変更等が与えられ
る回路の機能への影響を把握するにはシミュレーション
を行う等、多大な手間が掛かる。さらに、機能仕様と論
理回路との整合を取るために、該修正,変更等を機能仕
様の方で行い、再度論理合成を行って目的とする論理回
路を得ることが望ましいのだが、上記理由により機能仕
様に変更,修正等を加えることは極めて困難であるとい
う問題があった。
また、適用された変換ルールを全て出力させて、回路
が変換される過程を調べることは、回路全体について調
査を行うことになり、不要な調査も行う必要があるため
に、効率が悪いという欠点があった。さらに、変換ルー
ルに不具合が存在するために目的とする論理合成回路が
得られない場合、該不具合を発見する際にも困難を究め
た。
(発明が解決しようとする課題) このように、従来の論理合成装置では、入力である機
能仕様と出力である論理回路との対応を認識することが
困難であった。このため、合成された論理回路が目的と
す機能仕様でなかった場合、その原因の判断に手間が掛
かる等の問題があった。
本発明は、上記事情を考慮してなされたもので、その
目的とするところは、入力である機能仕様と出力である
論理回路との対応を容易に認識することができ、合成さ
れた論理回路が目的とする機能仕様でなかった場合の原
因の判断等を簡易に行い得る論理合成装置を提供するこ
とにある。
[発明の構成] (課題を解決するための手段) 本発明の骨子は、入力である機能仕様と出力である論
理回路とを対応付けるために、機能仕様を分割した要素
に対して適用した変換ルールを該要素と共に記憶するこ
とにある。
即ち本発明は、LSIの論理回路を設計するために、設
計すべき論理回路の機能仕様に基づいて、必要な論理回
路を合成する論理合成装置において、前記機能仕様を入
力するための回路情報入力部と、この入力部により入力
された機能仕様を複数の要素の接続情報の形で格納する
回路情報記憶部と、所定の要素を論理回路に変換するた
めの変換ルールが格納された変換ルール群記憶部と、前
記回路情報記憶部に格納された各要素に対し前記変換ル
ール群記憶部に格納された変換ルールの該当するルール
を適用して、各要素を論理回路に変換する論理合成処理
部と、前記各要素に適用した変換ルールを該ルールが適
用された要素に対応させて格納する適用ルール記憶部
と、前記論理合成処理部により合成された論理回路の解
析すべき要素を指定するための解析要素指定入力部と、
この入力部により指定された要素に対し、前記適用ルー
ル記憶部に格納された情報を基に該要素に適用された変
換ルールを解析する適用ルール解析部と、この適用ルー
ル解析部における解析結果を格納する解析結果記憶部
と、この解析結果記憶部に格納された解析結果を出力す
るための出力部とを設けるようにしたものである。
(作用) 本発明によれば、論理合成処理部で機能仕様の各要素
を該当する変換ルールに基づき回路に合成するが、この
とき各要素に対して適用した変換ルールを該要素と共に
適用ルール記憶部に格納している。従って、論路回路を
合成した後に、適用ルール記憶部に格納された情報を読
出すことにより、最終的に合成された論理回路と最初の
機能仕様とがどのように対応しているかを容易に探索す
ることが可能となる。
(実施例) 以下、本発明の詳細を図示の実施例によって説明す
る。
第1図は本発明の一実施例に係わる論理合成装置を示
すブロック図である。図中11は設計すべき論理回路の機
能仕様を入力するための回路情報入力部であり、この回
路情報入力部11に入力された機能仕様は、回路情報記録
部12に複数の要素の接続情報の形で格納される。回路情
報記録部12に格納された設計すべき論理回路の機能仕様
は、変換ルール群記憶部13に予め格納された変換ルール
と共に、論理合成処理部14に供給される。論理合成処理
部14では、機能仕様の各要素に対し該当する変換ルール
が存在するか否かが判定され、各要素が該当する変換ル
ールに基づいて回路に変換される。ここで、適用された
変換ルール及び変換前と変換後の対象となった要素は、
適用ルール記憶部15に格納される。適用ルール記憶部15
は、論理合成処理部14において適用された変換ルールと
該ルールにより変換された要素とを、変換前と変換後と
共に回路の要素に対してシーケンシャルに番号を付けた
要素番号により格納するテーブルで構成されている。な
お、論理合成処理部14で変換され合成された論理回路は
出力部16に出力されるものとなっている。
一方、17は解析すべき機能仕様における一要素を要素
番号で入力するための解析要素指定入力部であり、この
入力部17から入力された要素番号は適用ルール解析部18
に供給される。前記合成処理が終了した後に、この要素
番号が適用ルール解析部18に供給されると、適用ルール
解析部18では、入力された要素番号を元に適用ルール記
憶部15に格納されている情報の中で該要素番号と関係の
あるものを解析結果記憶部19に格納していく。より具体
的には、指定された要素番号により、適用ルール記憶部
15に格納されている情報の中で、変換前の要素番号を上
記要素番号と順々に比較していき、一致したところで、
該当する適用ルール記憶部15の情報を解析結果記憶部19
に格納し、次に変換後の要素番号についても、これ以降
の上記比較作業においては該要素番号を比較対象とす
る。解析結果記憶部19に格納された情報は、変換ルール
記憶部15に格納された情報と共に、出力部16に供給され
て出力される。即ち、解析結果記憶部19に格納された情
報及び変換ルール群記録部15に格納されている変換ルー
ル自体の情報を出力部16により使用者に見易い形式で提
供することにより、使用者が機能仕様と論理回路との対
応を認識することが可能となる。
上記構成された本装置の作用について説明する。
まず、第2図に示す機能仕様を持つ回路を考える。こ
の回路は、2ビットの入力信号IN<0:1>をインクリメ
ントした結果に対して、ビット毎にその反転を取り、出
力信号OUT<1:0> とする機能を有する。該回路が論理
回路に合成されるまでには、第3図に示す各種の変換ル
ールA〜Jが適用される。そして、合成が実行されてい
る間に、第4図のような情報が適用ルール記憶部15に格
納される。即ち、適用ルール記憶部15には、変換ルール
名が変換前と変換後の要素番号と共に格納される。な
お、第5図は上記処理により合成された論理回路を示し
ている。
ここで、解析要素指定入力部17により要素番号のイ
ンクリメントの機能を有する要素を指定した場合、適用
ルール解析部18では第4図の情報を最初から変換前の要
素番号の中で要素番号と一致するものが有るか調べて
いく。最初の変換ルールAは一致するので該情報を解析
結果記憶部19に格納する。次に、該変換ルールAの変換
後の要素番号を比較の対象とする。変換ルールDは変
換前の要素番号はであり、一致しないので解析結果記
憶部19には格納しない。次の変換ルールJは変換前の要
素番号はであるので解析結果記憶部19へ格納し、変換
後の要素番号,,,,,,を比較対象と
する。このような解析を繰返すことにより、第6図の情
報が解析結果記憶部19に格納される。そして、解析結果
記憶部19に格納された第6図の情報を基に、変換ルール
群記憶部13に格納された変換ルールを選択することによ
り、出力部16を通して第7図の情報が順に出力されるこ
とになる。
一方、解析要素指定として、要素番号を指定し、適
用ルール解析処理を行うと、先と同様の処理が行われ、
変換ルールD,H,Iに関する第8図の情報が解析結果記憶
部19へ格納され、第9図の情報が出力部16を通して出力
されることになる。
次に、他の例として第10図に示す機能仕様を持つ回路
の一部(例えば、要素番号,)を考える。合成処理
を行い、解析要素指定入力部17により、要素番号を指
定し、適用ルール解析を行った結果、第11図の解析結果
が得られたとする。しかし、目的とする回路は第12図の
回路であるので、目的とする回路が得られていない。こ
こで、第13図の出力結果により、第14図に示す変換ルー
ルが適用されておらず、該ルールが変換ルール群記憶部
13において不足しているため、追加すればよいことが判
る。このように、変換ルール群の不具合を発見すること
ができる。
かくして本実施例によれば、論理合成処理部14で機能
仕様の各要素を該当する変換ルールに基づき回路に合成
する際に、各要素に対して適用した変換ルールを該要素
と共に適用ルール記憶部15に格納する。そして、解析し
たい要素に対し、適用ルール記憶部15に格納された情報
を基に適用ルール解析部18により解析し、出力すること
により、該要素に対する適用ルールを容易に認識するこ
とができる。即ち、つまり、入力である機能仕様と出力
である論理回路との対応を容易に認識することができ、
合成された論理回路が目的とする機能仕様でなかった場
合の原因の判断等を簡易に行うことが可能となる。
なお、本発明は上述した実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で、種々変形して実施
することができる。
[発明の効果] 以上詳述したように本発明によれば、機能仕様を分割
した要素に対して適用した変換ルールを該要素と共に記
憶しているので、入力である機能仕様と出力である論理
回路との対応を容易に認識することができ、合成された
論理回路が目的とする機能仕様でなかった場合の原因の
判断等を簡易に行うことが可能となり、その有用性は絶
大である。
【図面の簡単な説明】
第1図は本発明の一実施例に係わる論理合成装置を示す
ブロック図、第2図は設計すべき論理回路の機能仕様の
一例を示す図、第3図は変換ルール群の一例を示す図、
第4図は適用ルール記憶部に格納された情報の一例を示
す図、第5図は第2図に示した機能仕様を合成処理した
論理回路を示す図、第6図は解析結果記憶部に格納され
た情報の一例を示す図、第7図は第6図の情報に基づく
出力結果の一例を示す図、第8図は解析結果記憶部に格
納された情報の他の例を示す図、第9図は第8図の情報
に基づく出力結果の一例を示す図、第10図は機能仕様の
他の例を示す図、第11図は第10図に示した部分が合成処
理された回路を示す図、第12図は得ようとする論理回路
を示す図、第13図は出力結果の一例を示す図、第14図は
変換ルールの一例を示す図である。 11……回路情報入力部、12…回路情報記憶部、13…変換
ルール記憶部、14…合成処理部、15…適用ルール記憶
部、16…出力部、17…解析要素指定入力部、18…適用ル
ール解析部、19…解析結果記憶部。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】LSIの論理回路を設計するために、設計す
    べき論理回路の機能仕様に基づいて、必要な論理回路を
    合成する論理合成装置において、 前記機能仕様を入力するための回路情報入力部と、この
    入力部により入力された機能仕様を複数の要素の接続情
    報の形で格納する回路情報記憶部と、所定の要素を論理
    回路に変換するための変換ルールが格納された変換ルー
    ル群記憶部と、前記回路情報記憶部に格納された各要素
    に対し前記変換ルール群記憶部に格納された変換ルール
    の該当するルールを適用して、各要素を論理回路に変換
    する論理合成処理部と、前記各要素に適用した変換ルー
    ルを該ルールが適用された要素に対応させて格納する適
    用ルール記憶部と、前記論理合成処理部により合成され
    た論理回路の解析すべき要素を指定するための解析要素
    指定入力部と、この入力部により指定された要素に対
    し、前記適用ルール記憶部に格納された情報を基に該要
    素に適用された変換ルールを解析する適用ルール解析部
    と、この適用ルール解析部における解析結果を格納する
    解析結果記憶部と、この解析結果記憶部に格納された解
    析結果を出力するための出力部とを具備してなることを
    特徴とする論理合成装置。
JP63300897A 1988-11-30 1988-11-30 論理合成装置 Expired - Fee Related JP2714073B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63300897A JP2714073B2 (ja) 1988-11-30 1988-11-30 論理合成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63300897A JP2714073B2 (ja) 1988-11-30 1988-11-30 論理合成装置

Publications (2)

Publication Number Publication Date
JPH02148268A JPH02148268A (ja) 1990-06-07
JP2714073B2 true JP2714073B2 (ja) 1998-02-16

Family

ID=17890441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63300897A Expired - Fee Related JP2714073B2 (ja) 1988-11-30 1988-11-30 論理合成装置

Country Status (1)

Country Link
JP (1) JP2714073B2 (ja)

Also Published As

Publication number Publication date
JPH02148268A (ja) 1990-06-07

Similar Documents

Publication Publication Date Title
US5164911A (en) Schematic capture method having different model couplers for model types for changing the definition of the schematic based upon model type selection
KR100467638B1 (ko) 특허 데이터베이스로부터 관련 특허들의 인용관계를 빠른시간내에 검색하여 분석하기 위한 방법
JP3150611B2 (ja) パターン発生装置
JP2714073B2 (ja) 論理合成装置
JP2000181942A (ja) I/oバッファ動作電源自動チェックシステム
CN114443375A (zh) 测试方法及装置、电子装置及计算机可读存储介质
KR100613525B1 (ko) 고객 맞춤형 프리젠테이션 방법
US6976242B2 (en) Organizational information processing and operational system designing method
JP3108008B2 (ja) フラッシュメモリを用いる動映像信号実時間処理方法及びその装置
JPH05120055A (ja) テストパタン発生装置
JPH05113921A (ja) 属性付与方式
JPH10334117A (ja) 類似画像検索プログラムを記録したコンピュータ読み取り可能な記録媒体
JPS63188250A (ja) 任意語長記憶回路
JPH08328840A (ja) プログラム合成方法
US20010025562A1 (en) Musical sound generator
JPH0324639A (ja) プログラム理解支援方法
JP3199036B2 (ja) I/o部分回路自動生成システム及びその方法ならびにi/o部分回路自動生成プログラムを格納した記憶媒体
JPS63259724A (ja) コメント情報付与方式
JPH10124527A (ja) 用語対応付け方法及び装置
JP2591829B2 (ja) 診断装置
JPH06162052A (ja) データ処理装置
JPH05242179A (ja) 回路図エディタシステム
JPS62282372A (ja) ライブラリ管理方式
JPH09319567A (ja) プログラム合成方法および装置
JPH02281325A (ja) 帳票出力装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees