CN117221754A - 图像传感器 - Google Patents

图像传感器 Download PDF

Info

Publication number
CN117221754A
CN117221754A CN202210615825.9A CN202210615825A CN117221754A CN 117221754 A CN117221754 A CN 117221754A CN 202210615825 A CN202210615825 A CN 202210615825A CN 117221754 A CN117221754 A CN 117221754A
Authority
CN
China
Prior art keywords
amplifying
transistor
image sensor
switch
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210615825.9A
Other languages
English (en)
Inventor
赵立新
魏经纬
乔劲轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Galaxycore Shanghai Ltd Corp
Original Assignee
Galaxycore Shanghai Ltd Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Galaxycore Shanghai Ltd Corp filed Critical Galaxycore Shanghai Ltd Corp
Priority to CN202210615825.9A priority Critical patent/CN117221754A/zh
Publication of CN117221754A publication Critical patent/CN117221754A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明提供一种图像传感器，包括：像素阵列，包括阵列排布的多个像素单元，每个像素单元包括光电二极管、转移晶体管、复位晶体管、放大晶体管；读出电路，包括分别从各列像素单元中读取电压信号的多个列处理单元，每个列处理单元包括放大模块；其中，各列像素单元的放大晶体管源极连接对应的列处理单元的放大模块输入端，放大晶体管漏极连接放大模块输出端。本发明的图像传感器的像素单元内部结构与传统3T或4T像素一致，工艺兼容性好；仅通过改进列处理单元中的放大模块连接方式实现新型放大模式，取得更高的转换增益，无需引入额外参考电压、额外放大电路带来的功耗。

Description

图像传感器
技术领域
本发明涉及一种图像传感器。
背景技术
在目前的CMOS图像传感器中，普遍采用3T或4T像素结构（图1示出传统4T像素作为示例），主要原因在于像素中的放大管M3为源极跟随器结构（sourcefollower，SF），像素输出电压范围较大以及复位电压自由度较高，其转换增益近似地反比于FD节点（M3管栅极）电容。为了在低照度下取得更好的噪声表现，业界已有的另一种做法是将像素中的放大管改为工作于共源放大结构，即所谓电容反馈跨阻抗放大器（capacitor feedbacktransimpedance amplifier，CTIA）像素结构（如图2所示），其转换增益近似地反比于M3管栅极和漏极之间的电容/>。由于/>，CTIA像素相比传统4T像素可以取得更高的转换增益。然而，CTIA像素的主要问题在于工作范围较小，需要较为精确的复位电压，PVT鲁棒性较差，而且容易由于电荷注入导致输出电压饱和。
为了综合以上两种结构的优点，专利US10277848B2提出了一种结合了两种结构的混合型像素结构，通过切换外围电路，使得像素可以在SF和CTIA两种模式之间切换，但是需要额外的参考电压，而且仍然无法解决CTIA像素本身存在的问题。专利CN110537366A提出一种差分像素结构，可以一定程度上改善单端的CTIA像素存在的问题，但是差分结构的工作过程和时序较为复杂，另外功耗也会显著增大，在应用中会受到限制。专利CN107770461提出一种双增益输出的像素结构，结合像素和列电路中放大器，实现SF和CTIA两种模式的信号输出，但是这种结构需要在像素内增加电容和晶体管以及额外的信号输出线，增大了像素的复杂程度，列电路中的放大器也会增加整体的功耗。
发明内容
本发明的目的在于提供一种图像传感器，可以在传统3T或4T像素结构基础上，通过简单的结构改进和较低的功耗成本实现较高的转换增益。
基于以上考虑，本发明提供一种图像传感器，包括：像素阵列，包括阵列排布的多个像素单元，每个像素单元包括光电二极管、转移晶体管、复位晶体管、放大晶体管；读出电路，包括分别从各列像素单元中读取电压信号的多个列处理单元，每个列处理单元包括放大模块；其中，各列像素单元的放大晶体管源极连接对应的列处理单元的放大模块输入端，放大晶体管漏极连接放大模块输出端。
优选的，所述放大模块包括第一电容、第二电容、放大单元，其中，放大晶体管源极连接第一电容第一端，第一电容第二端连接第二电容第一端以及放大单元输入端，第二电容第二端以及放大单元输出端连接放大晶体管漏极。
优选的，所述放大单元包括单个晶体管或多个晶体管。
优选的，所述放大单元为单个PMOS晶体管，PMOS晶体管的栅极连接第一电容第二端以及第二电容第一端，PMOS晶体管的源极连接第一电源电压，PMOS晶体管的漏极连接放大晶体管漏极以及第二电容第二端。
优选的，所述第二电容为所述放大单元的寄生电容。
优选的，所述第一电容、第二电容为电容阵列。
优选的，所述列处理单元还包括第一开关，所述第一开关与第二电容并联。
优选的，所述列处理单元还包括第二开关、第三开关、第四开关，所述放大晶体管源极通过第二开关连接第一电容第一端，第二电容第二端以及放大单元输出端通过第三开关连接放大晶体管漏极，放大晶体管漏极通过第四开关连接第二电源电压；
当第四开关闭合，第二开关、第三开关断开，所述图像传感器工作在第一模式，列处理单元从放大晶体管的源极读出第一电压信号；
当第四开关断开，第二开关、第三开关闭合，所述图像传感器工作在第二模式，列处理单元从放大晶体管的漏极读出第二电压信号。
优选的，当所述图像传感器工作在第二模式，列处理单元还从放大晶体管的源极读出第三电压信号。
优选的，所述放大模块包括放大单元，其中，放大晶体管源极连接放大单元输入端，放大晶体管漏极连接放大单元输出端；复位晶体管漏极连接放大晶体管漏极。
优选的，所述放大单元包括单个晶体管或多个晶体管。
优选的，所述放大单元为单个PMOS晶体管，PMOS晶体管的栅极连接放大晶体管源极，PMOS晶体管的源极连接第一电源电压，PMOS晶体管的漏极连接放大晶体管漏极。
优选的，所述列处理单元还包括第五开关、第六开关，所述放大晶体管源极通过第五开关连接放大单元输入端，放大单元输入端还通过第六开关连接地电压；
当第六开关闭合，第五开关断开，所述图像传感器工作在第一模式，列处理单元从放大晶体管的源极读出第一电压信号；
当第六开关断开，第五开关闭合，所述图像传感器工作在第二模式，列处理单元从放大晶体管的漏极读出第二电压信号。
优选的，当所述图像传感器工作在第二模式，列处理单元还从放大晶体管的源极读出第三电压信号。
优选的，所述复位晶体管漏极连接放大晶体管漏极。
优选的，所述列处理单元还包括电流源，所述电流源的输出端连接放大晶体管源极。
优选的，所述像素单元还包括选择晶体管，所述选择晶体管连接在放大晶体管源极与放大模块输入端之间，或者放大晶体管漏极与放大模块输出端之间。
与现有技术相比，本发明的图像传感器的像素单元内部结构与传统3T或4T像素一致，工艺兼容性好；仅通过改进列处理单元中的放大模块连接方式实现新型放大模式，取得更高的转换增益，无需引入额外参考电压、额外放大电路带来的功耗；放大模块的器件结构位于读出电路中，尺寸可以远大于像素内晶体管，工艺一致性更好，也可以更灵活调节转换增益；可以通过控制电路切换传统源极跟随模式（第一模式）与新型放大模式（第二模式），实现转换增益切换。
附图说明
通过参照附图阅读以下所作的对非限制性实施例的详细描述，本发明的其它特征、目的和优点将会变得更明显。
图1为现有技术的4T像素结构图像传感器的电路示意图；
图2为现有技术的CTIA像素结构图像传感器的电路示意图；
图3为本发明的图像传感器的系统示意图；
图4为本发明的图像传感器的原理示意图；
图5为根据本发明实施例一的图像传感器的电路示意图；
图6为图5的图像传感器工作在第一模式下的等效电路图；
图7为图5的图像传感器工作在第一模式下的信号时序图；
图8为图5的图像传感器工作在第二模式下的等效电路图；
图9为图5的图像传感器工作在第二模式下的信号时序图；
图10为图5的图像传感器在两种模式下的转换增益曲线图；
图11为图5的图像传感器的一种应用的电路示意图；
图12为图5的图像传感器的另一应用的电路示意图；
图13为图5的图像传感器的又一应用的电路示意图；
图14为根据本发明实施例二的图像传感器的电路示意图；
图15为图14的图像传感器工作在第二模式下的等效电路图。
在图中，贯穿不同的示图，相同或类似的附图标记表示相同或相似的装置（模块）或步骤。
具体实施方式
为解决上述现有技术中的问题，本发明提供一种图像传感器，可以在传统3T或4T像素结构基础上，通过简单的结构改进和较低的功耗成本实现较高的转换增益。
在以下优选的实施例的具体描述中，将参考构成本发明一部分的所附的附图。所附的附图通过示例的方式示出了能够实现本发明的特定的实施例。示例的实施例并不旨在穷尽根据本发明的所有实施例。可以理解，在不偏离本发明的范围的前提下，可以利用其他实施例，也可以进行结构性或者逻辑性的修改。因此，以下的具体描述并非限制性的，且本发明的范围由所附的权利要求所限定。
下面结合具体实施例进行详细阐述。
如图3、图4所示，本发明的图像传感器包括像素阵列100以及位于像素阵列100外围的读出电路200。
其中，像素阵列100包括阵列排布的多个像素单元101，每个像素单元101包括光电二极管PD和多个像素晶体管，即转移晶体管M1、复位晶体管M2、放大晶体管M3、选择晶体管M4。光电二极管PD用于对入射光进行光电转换以获得相对应的电荷，转移晶体管M1用于将光电二极管PD累积的电荷转移至浮置扩散区FD，复位晶体管M2用于对浮置扩散区FD的电势进行复位，放大晶体管M3用于将浮置扩散区FD的电荷转换为相对应的电压信号，选择晶体管M4用于将电压信号输出到读出电路的列处理单元。各晶体管的连接方式均为现有技术，具体不再赘述。
读出电路200包括多个列处理单元201，每个列处理单元201对应像素阵列100中的一列或多列像素单元101，用于从对应列像素单元101中读取输出电压信号（图4示出第M列像素单元中的一个像素单元P<N>及其对应的列处理单元M的具体电路作为示例）。其中每个列处理单元201包括放大模块202，各列像素单元101的放大晶体管M3的源极连接对应的列处理单元201的放大模块202的输入端，各列像素单元101的放大晶体管M3的漏极连接对应的列处理单元201的放大模块202的输出端。此外，所述列处理单元201还包括电流源CS，所述电流源CS的输出端连接放大晶体管M3的源极。
以下结合具体实施例详细阐述放大模块202的具体结构。
实施例一
如图5所示，所述放大模块202包括第一电容CC、第二电容CFB、放大单元203，放大晶体管M3源极连接第一电容CC第一端，第一电容CC第二端连接第二电容CFB第一端以及放大单元203输入端，第二电容CFB第二端以及放大单元203输出端连接放大晶体管M3漏极。
基于上述结构，列处理单元201可以从放大晶体管M3的漏极读出电压信号VHG，放大模块202中的第一电容CC、第二电容CFB、放大单元203的跨导Gm和负载提供了浮置扩散区FD到输出节点VHG的增益，从而获得比传统源极跟随模式更高的转换增益，并且由于第一电容CC、第二电容CFB、放大单元203均位于外围电路中，尺寸可以远大于像素内晶体管M3，相比传统的CTIA像素结构工艺一致性更好，也可以更加灵活的进行调节转换增益。
在如图5所示的优选实施例中，放大单元203为单个PMOS晶体管M5，该PMOS晶体管M5的栅极连接第一电容CC第二端以及第二电容CFB第一端，PMOS晶体管M5的源极连接第一电源电压VDD1，PMOS晶体管M5的漏极连接放大晶体管M3的漏极以及第二电容CFB第二端。通过采用PMOS晶体管M5作为放大单元203，具有结构简单，噪声小，电压裕度大等优点。本领域技术人员可以理解，在未示出的其他实施例中，也可以采用单个NMOS晶体管或多个晶体管作为放大单元203。
此外，第二电容CFB可以是放大单元203的寄生电容，也可以同第一电容CC一样，是独立的电容器件。第一电容CC、第二电容CFB可以是固定电容，也可以是可变电容阵列，从而通过改变第一电容CC、第二电容CFB比例，调节放大模块202的增益，以便灵活调节转换增益。
优选的，所述列处理单元201还包括与第二电容CFB并联的第一开关S1，用于对放大模块202进行自清零操作。
进一步优选的，所述列处理单元201还包括第二开关S2、第三开关S3、第四开关S4，所述放大晶体管M3源极通过第二开关S2连接第一电容CC第一端，第二电容CFB第二端以及放大单元203输出端通过第三开关S3连接放大晶体管M3漏极，放大晶体管M3漏极通过第四开关S4连接第二电源电压VDD2。
于是，当第四开关S4闭合，第二开关S2、第三开关S3断开，所述图像传感器工作在第一模式的等效电路如图6所示，信号时序如图7所示，该模式下，列处理单元从放大晶体管M3的源极读出第一电压信号VSF（如图10中的V1），即相当于传统的源极跟随模式，转换增益较低。
当第四开关S4断开，第二开关S2、第三开关S3闭合，所述图像传感器工作在第二模式的等效电路如图8所示，信号时序如图9所示，该模式下，列处理单元从放大晶体管M3的漏极读出第二电压信号VHG（如图10中的V2），转换增益较高。当然，当所述图像传感器工作在第二模式时，列处理单元也可以同时从放大晶体管M3的源极读出第三电压信号VSF（如图10中的V3），因此本发明的图像传感器工作在第二模式时可以同时产生高低两种转换增益输出，以便根据需要进行选择和应用。
图11为图4的实施例的一种应用，其中放大模块202直接连接模数转换器204；图12为图4的实施例的又一应用，其中放大模块202经过列放大器205后再连接模数转换器204；图13为图4的实施例的又一应用，其中放大模块202分别连接两路采样电路206、207。
实施例二
在本发明图像传感器的另一优选实施例中，也可以将放大模块202中的第一电容CC、第二电容CFB省略，也就是说，仅采用放大单元203作为放大模块，放大晶体管M3源极连接放大单元203输入端，放大晶体管M3漏极连接放大单元203输出端。
具体结构如图14所示，放大单元203优选为单个PMOS晶体管M5，该PMOS晶体管M5的栅极连接放大晶体管M3的源极，PMOS晶体管M5的源极连接第一电源电压VDD1，PMOS晶体管M5的漏极连接放大晶体管M3的漏极。然而，在未示出的其他实施例中，也可以采用单个NMOS晶体管或多个晶体管作为放大单元203。
需要注意的是，当放大模块202采用这种省略电容的结构时，需相应搭配像素单元101中复位晶体管M2的漏极连接放大晶体管M3的漏极的连接方式（不同于实施例一中复位晶体管M2的漏极连接第三电源电压VDD3），以便通过像素单元实现自清零。
进一步优选的，所述列处理单元201还包括第五开关S5、第六开关S6，所述放大晶体管M3源极通过第五开关S5连接PMOS晶体管M5的栅极（即放大单元输入端），PMOS晶体管M5的栅极还通过第六开关S6连接地电压。
于是，当第六开关S6闭合，第五开关S5断开，所述PMOS晶体管M5作为开关导通，所述图像传感器工作在第一模式，列处理单元从放大晶体管M3的源极读出第一电压信号VSF，即相当于传统的源极跟随模式，转换增益较低。
当第六开关S6断开，第五开关S5闭合，等效电路如图15所示，所述PMOS晶体管M5作为放大单元，所述图像传感器工作在第二模式，列处理单元从放大晶体管M3的漏极读出第二电压信号VHG，转换增益较高。当然，当所述图像传感器工作在第二模式时，列处理单元也可以同时从放大晶体管M3的源极读出第三电压信号VSF，因此本发明的图像传感器工作在第二模式时可以同时产生高低两种转换增益输出，以便根据需要进行选择和应用。
本领域技术人员可以理解，图14所示的实施例也可以适用于类似图11、图12、图13所示的应用，在此不再赘述。
此外，在前述实施例所示的4T像素结构中，选择晶体管M4连接在放大晶体管M3源极与放大模块202输入端之间，在未示出的其他4T像素结构中，选择晶体管M4也可以连接在放大晶体管M3漏极与放大模块202输出端之间。当然，在3T像素结构中，选择晶体管M4可以省略。
综上所述，本发明的图像传感器的像素单元内部结构与传统3T或4T像素一致，工艺兼容性好；仅通过改进列处理单元中的放大模块连接方式实现新型放大模式，取得更高的转换增益，无需引入额外参考电压、额外放大电路带来的功耗；放大模块的器件结构位于读出电路中，尺寸可以远大于像素内晶体管，工艺一致性更好，也可以更灵活调节转换增益；可以通过控制电路切换传统源极跟随模式（第一模式）与新型放大模式（第二模式），实现转换增益切换。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论如何来看，均应将实施例看作是示范性的，而且是非限制性的。此外，明显的，“包括”一词不排除其他元素和步骤，并且措辞“一个”不排除复数。装置权利要求中陈述的多个元件也可以由一个元件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。

Claims (17)

1.一种图像传感器，其特征在于，包括：
像素阵列，包括阵列排布的多个像素单元，每个像素单元包括光电二极管、转移晶体管、复位晶体管、放大晶体管；
读出电路，包括分别从各列像素单元中读取电压信号的多个列处理单元，每个列处理单元包括放大模块；
其中，各列像素单元的放大晶体管源极连接对应的列处理单元的放大模块输入端，放大晶体管漏极连接放大模块输出端。
2.如权利要求1所述的图像传感器，其特征在于，所述放大模块包括第一电容、第二电容、放大单元，其中，放大晶体管源极连接第一电容第一端，第一电容第二端连接第二电容第一端以及放大单元输入端，第二电容第二端以及放大单元输出端连接放大晶体管漏极。
3.如权利要求2所述的图像传感器，其特征在于，所述放大单元包括单个晶体管或多个晶体管。
4.如权利要求3所述的图像传感器，其特征在于，所述放大单元为单个PMOS晶体管，PMOS晶体管的栅极连接第一电容第二端以及第二电容第一端，PMOS晶体管的源极连接第一电源电压，PMOS晶体管的漏极连接放大晶体管漏极以及第二电容第二端。
5.如权利要求2所述的图像传感器，其特征在于，所述第二电容为所述放大单元的寄生电容。
6.如权利要求2所述图像传感器，其特征在于，所述第一电容、第二电容为电容阵列。
7.如权利要求2所述图像传感器，其特征在于，所述列处理单元还包括第一开关，所述第一开关与第二电容并联。
8.如权利要求2所述的图像传感器，其特征在于，所述列处理单元还包括第二开关、第三开关、第四开关，所述放大晶体管源极通过第二开关连接第一电容第一端，第二电容第二端以及放大单元输出端通过第三开关连接放大晶体管漏极，放大晶体管漏极通过第四开关连接第二电源电压；
当第四开关闭合，第二开关、第三开关断开，所述图像传感器工作在第一模式，列处理单元从放大晶体管的源极读出第一电压信号；
当第四开关断开，第二开关、第三开关闭合，所述图像传感器工作在第二模式，列处理单元从放大晶体管的漏极读出第二电压信号。
9.如权利要求8所述的图像传感器，其特征在于，当所述图像传感器工作在第二模式，列处理单元还从放大晶体管的源极读出第三电压信号。
10.如权利要求1所述的图像传感器，其特征在于，所述放大模块包括放大单元，其中，放大晶体管源极连接放大单元输入端，放大晶体管漏极连接放大单元输出端。
11.如权利要求10所述的图像传感器，其特征在于，所述放大单元包括单个晶体管或多个晶体管。
12.如权利要求11所述的图像传感器，其特征在于，所述放大单元为单个PMOS晶体管，PMOS晶体管的栅极连接放大晶体管源极，PMOS晶体管的源极连接第一电源电压，PMOS晶体管的漏极连接放大晶体管漏极。
13.如权利要求10所述的图像传感器，其特征在于，所述列处理单元还包括第五开关、第六开关，所述放大晶体管源极通过第五开关连接放大单元输入端，放大单元输入端还通过第六开关连接地电压；
当第六开关闭合，第五开关断开，所述图像传感器工作在第一模式，列处理单元从放大晶体管的源极读出第一电压信号；
当第六开关断开，第五开关闭合，所述图像传感器工作在第二模式，列处理单元从放大晶体管的漏极读出第二电压信号。
14.如权利要求13所述的图像传感器，其特征在于，当所述图像传感器工作在第二模式，列处理单元还从放大晶体管的源极读出第三电压信号。
15.如权利要求10所述的图像传感器，其特征在于，所述复位晶体管漏极连接放大晶体管漏极。
16.如权利要求1所述的图像传感器，其特征在于，所述列处理单元还包括电流源，所述电流源的输出端连接放大晶体管源极。
17.如权利要求1所述的图像传感器，其特征在于，所述像素单元还包括选择晶体管，所述选择晶体管连接在放大晶体管源极与放大模块输入端之间，或者放大晶体管漏极与放大模块输出端之间。
CN202210615825.9A 2022-06-01 2022-06-01 图像传感器 Pending CN117221754A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210615825.9A CN117221754A (zh) 2022-06-01 2022-06-01 图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210615825.9A CN117221754A (zh) 2022-06-01 2022-06-01 图像传感器

Publications (1)

Publication Number Publication Date
CN117221754A true CN117221754A (zh) 2023-12-12

Family

ID=89033963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210615825.9A Pending CN117221754A (zh) 2022-06-01 2022-06-01 图像传感器

Country Status (1)

Country Link
CN (1) CN117221754A (zh)

Similar Documents

Publication Publication Date Title
US6906586B2 (en) Differential amplifier circuit used in solid-state image pickup apparatus, and arrangement that avoids influence of variations of integrated circuits in manufacture and the like
CN109257548B (zh) 一种cmos图像传感器及图像输出方法
US20050212937A1 (en) Amplifying solid-state imaging device
KR100920166B1 (ko) 증폭형 고체 촬상장치
US8379124B2 (en) Solid-state imaging apparatus with switched capacitors
US7544921B2 (en) Linear distributed pixel differential amplifier having mirrored inputs
CN102164252B (zh) 固态图像拾取设备及其驱动方法
CN101358880B (zh) 红外焦平面读出电路及其输出级结构
TW202107839A (zh) 縱行放大器重設電路
JP2014506766A (ja) Ｃｍｏｓイメージセンサ画素読み出し回路構造および画素構造
US9001248B2 (en) Solid state imaging device with additive read mode
US8102451B2 (en) VLN biasing scheme to achieve low vertical shading for high-speed and large-format CMOS image sensors with top/bottom readout scheme
JP2006033816A (ja) 固体撮像装置
KR100691190B1 (ko) 이미지 센서 어레이
US10819936B2 (en) Bias circuit for use with divided bit lines
CN117221754A (zh) 图像传感器
CN108495064B (zh) 像素电路及图像传感器装置
US11290674B1 (en) Column amplifier capacitor switch circuit to adjust analog gain
JP2000307959A (ja) 固体撮像装置
CN111565032B (zh) 信号转换电路及信号读出电路架构
Liu et al. A low power high speed ROIC design for 1024× 1024 IRFPA with novel readout stage
KR101229470B1 (ko) 이미지 센서
TWI827488B (zh) 影像感測器及其操作方法
JP3548244B2 (ja) 光電変換装置
CN111601056B (zh) 大动态范围半浮栅图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination