CN117038686B - 一种像素结构、光电二极管和cmos图像传感器 - Google Patents
一种像素结构、光电二极管和cmos图像传感器 Download PDFInfo
- Publication number
- CN117038686B CN117038686B CN202310946815.8A CN202310946815A CN117038686B CN 117038686 B CN117038686 B CN 117038686B CN 202310946815 A CN202310946815 A CN 202310946815A CN 117038686 B CN117038686 B CN 117038686B
- Authority
- CN
- China
- Prior art keywords
- well layer
- photodiode
- transistor
- coupled
- output end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 claims abstract description 38
- 230000005540 biological transmission Effects 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 29
- 238000012546 transfer Methods 0.000 claims description 23
- 230000003071 parasitic effect Effects 0.000 claims description 7
- 230000003139 buffering effect Effects 0.000 claims description 5
- 238000005070 sampling Methods 0.000 claims description 5
- 238000013461 design Methods 0.000 abstract description 6
- 230000009286 beneficial effect Effects 0.000 abstract description 5
- 230000009977 dual effect Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 102100040678 Programmed cell death protein 1 Human genes 0.000 description 14
- 238000004088 simulation Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000006467 substitution reaction Methods 0.000 description 4
- 101150105729 SLC45A3 gene Proteins 0.000 description 3
- 102100037253 Solute carrier family 45 member 3 Human genes 0.000 description 3
- 101000622137 Homo sapiens P-selectin Proteins 0.000 description 2
- 102100023472 P-selectin Human genes 0.000 description 2
- 101710089372 Programmed cell death protein 1 Proteins 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种像素结构、光电二极管和CMOS图像传感器。像素结构上包括双光电二极管和用于复位、开关、行选择和源跟随器的MOS晶体管。本发明在电路结构上采用了双光电二极管设计，实现了像素结构同时工作在能量收集和成像模式的效果，提高了CMOS图像传感器的能量收集能力，降低了CMOS图像传感器的功耗。本发明一种像素结构、光电二极管和CMOS图像传感器在版图结构上采用垂直堆叠设计的双光电二极管，不需要占用额外的面积，有利于提高填充因子，同时为像素结构外的电路设计提供了更多的自由空间。
Description
技术领域
本发明涉及，尤其是一种像素结构、光电二极管和CMOS图像传感器。
背景技术
CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)图像传感器在物联网传感节点中具有广阔的应用前景，可以用于环境监测、物体识别以及决策制定。CIS(CMOS image sensor，CMOS图像传感器)能够以超低功耗的方式运行，并且通过内置的光电二极管进一步提高能量收集能力，显示出其巨大的潜力。然而CMOS图像传感器的潜力受限于版图结构的重叠，具体来说是像素阵列中的像素结构不能同时完成能量收集工作和成像工作，只能通过时分复用、并联PN结等方式缩短能量收集和成像的时间差，但同样存在像素结构的填充因子(fill factor)较小的问题。
发明内容
有鉴于此，本发明实施例提供一种像素结构、光电二极管和CMOS图像传感器。
本发明的第一方面提供了一种像素结构，包括第一光电二极管、第二光电二极管、第一传输晶体管、第二传输晶体管、第三放大晶体管、第四传输晶体管和第五负载晶体管；
所述第一传输晶体管输入端与电压源耦接，输出端与所述第二传输晶体管的输入端和所述第三放大晶体管的控制端耦接，控制端输入第一控制信号；
所述第二传输晶体管输出端与所述第一光电二极管的负极耦接，输入端与所述第一传输晶体管的输出端和所述第三放大晶体管的控制端耦接，控制端输入第二控制信号；
所述第三放大晶体管输入端与电压源耦接，输出端与所述第四传输晶体管的输入端耦接，控制端与所述第一传输晶体管的输出端和所述第二传输晶体管的输入端耦接；
所述第四传输晶体管输入端与所述第三放大晶体管的输出端耦接，输出端与所述第五负载晶体管的输入端和成像信号输出端耦接，控制端输入第三控制信号；
所述第五负载晶体管输入端与所述第四传输晶体管输出端和成像信号输出端耦接，输出端与地耦接，控制端输入第四控制信号；
所述第一光电二极管的正极与地耦接，负极与所述第二传输晶体管的输出端耦接；
所述第二光电二极管的正极与地耦接，负极与所述能量收集信号输出端耦接。
进一步地，所述第一光电二极管和第二光电二极管为垂直堆叠结构设计；所述第一光电二极管和第二光电二极管版图结构包括N+层、P阱层、N阱层、深N阱层和P型衬底；其中所述N+层在水平方向上位于所述P阱层内部，垂直方向上位于所述P阱层上方；所述P阱层在水平方向上被环状的所述N阱层包围，垂直方向上位于所述深N阱层上方；所述N+层、P阱层、N阱层、深N阱层均嵌入于所述P型衬底内；所述P阱层与所述P型衬底相连并接地；所述N阱层与所述深N阱层保持电连接关系。
进一步地，所述第一光电二极管由所述N+层和所述P阱层构成，所述第一光电二极管用于成像；所述第二光电二极管由所述P阱层、所述深N阱层和所述P型衬底构成，所述第二光电二极管用于进行能量收集；所述第一光电二极管的正极与所述第二光电二极管的正极通过所述P阱层与地耦接。
进一步地，所述第一控制信号为复位信号，所述第一传输晶体管用于对所述光电二极管和所述像素结构的寄生电容进行复位；所述第二控制信号为开关信号，所述第二传输晶体管用于控制所述第一光电二极管成像信号的通断；所述第三控制信号为行选择信号，所述第四传输晶体管用于控制所述像素结构进行逐行采样；所述第四控制信号为偏置信号，所述第三放大晶体管和所述第五晶体管组成源极跟随器，用于对成像信号进行放大和缓冲。
本发明第二方面公开一种像素结构，包括第一光电二极管、第二光电二极管、第一传输晶体管、第三放大晶体管、第四传输晶体管和第五负载晶体管；
所述第一传输晶体管输入端与电压源耦接，输出端与所述第一光电二极管的负极和所述第三放大晶体管的控制端耦接，控制端输入第一控制信号；
所述第三放大晶体管输入端与电压源耦接，输出端与所述第四传输晶体管的输入端耦接，控制端与所述第一传输晶体管的输出端和所述第一光电二极管的负极耦接；
所述第四传输晶体管输入端与所述第三放大晶体管的输出端耦接，输出端与所述第五负载晶体管的输入端和成像信号输出端耦接，控制端输入第三控制信号；
所述第五负载晶体管输入端与所述第四传输晶体管输出端和成像信号输出端耦接，输出端与地耦接，控制端输入第四控制信号；
所述第一光电二极管的正极与地耦接，负极与所述第一传输晶体管的输出端和所述第三放大晶体管的控制端耦接；
所述第二光电二极管的正极与地耦接，负极与所述能量收集信号输出端耦接。
进一步地，所述第一光电二极管和第二光电二极管为垂直堆叠结构设计；所述第一光电二极管和第二光电二极管版图结构包括N+层、P阱层、N阱层、深N阱层和P型衬底；其中所述N+层在水平方向上位于所述P阱层内部，垂直方向上位于所述P阱层上方；所述P阱层在水平方向上被环状的所述N阱层包围，垂直方向上位于所述深N阱层上方；所述N+层、P阱层、N阱层、深N阱层均嵌入于所述P型衬底内；所述P阱层与所述P型衬底相连并接地；所述N阱层与所述深N阱层保持电连接关系。
进一步地，所述第一光电二极管由所述N+层和所述P阱层构成，所述第一光电二极管用于成像；所述第二光电二极管由所述P阱层、所述深N阱层和所述P型衬底构成，所述第二光电二极管用于进行能量收集；所述第一光电二极管的正极与所述第二光电二极管的正极通过所述P阱层与地耦接。
进一步地，所述第一控制信号为复位信号，所述第一传输晶体管用于对所述光电二极管和所述像素结构的寄生电容进行复位；所述第三控制信号为行选择信号，所述第四传输晶体管用于控制所述像素结构进行逐行采样；所述第四控制信号为偏置信号，所述第三放大晶体管和所述第五晶体管组成源极跟随器，用于对成像信号进行放大和缓冲。
本发明第三方面公开一种光电二极管，包括N+层、P阱层、N阱层、深N阱层和P型衬底；其中所述N+层在水平方向上位于所述P阱层内部，垂直方向上位于所述P阱层上方；所述P阱层在水平方向上被环状的所述N阱层包围，垂直方向上位于所述深N阱层上方；所述N+层、P阱层、N阱层、深N阱层均嵌入于所述P型衬底内；所述P阱层与所述P型衬底相连并接地；所述N阱层与所述深N阱层保持电连接关系；所述N+层和所述P阱层构成成像光电二极管结构；所述P阱层、所述深N阱层和所述P型衬底构成能量收集光电二极管结构；所述P阱层与所述P型衬底相连并接地。
本发明第四方面公开一种CMOS图像传感器，所述CMOS图像传感器具有一种像素结构所述的像素结构所组成的像素阵列。
本发明的实施例具有如下方面有益效果：本发明一种像素结构、光电二极管和CMOS图像传感器在电路结构上采用了双光电二极管设计，实现了像素结构同时工作在能量收集和成像模式的效果，提高了CMOS图像传感器的能量收集能力，降低了CMOS图像传感器的功耗。本发明一种像素结构、光电二极管和CMOS图像传感器在版图结构上采用垂直堆叠设计的双光电二极管，不需要占用额外的面积，有利于提高填充因子，同时为像素结构外的电路设计提供了更多的自由空间。
本发明的附加方面和优点将在下面的描述部分中给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一种像素结构、光电二极管和CMOS图像传感器中4T像素结构示意图；
图2是本发明一种像素结构、光电二极管和CMOS图像传感器中光电二极管版图结构俯视图；
图3是本发明一种像素结构、光电二极管和CMOS图像传感器中光电二极管版图结构剖视图；
图4是本发明一种像素结构、光电二极管和CMOS图像传感器中4T像素结构180nm工艺晶体管原理图；
图5是本发明一种像素结构、光电二极管和CMOS图像传感器中4T像素180nm工艺仿真结果；
图6是本发明一种像素结构、光电二极管和CMOS图像传感器中3T像素结构180nm工艺晶体管原理图；
图7是本发明一种像素结构、光电二极管和CMOS图像传感器中3T像素180nm仿真结果。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
如图1所示，本发明实施例在现有CIS像素结构基础上重新设计了垂直堆叠的光电二极管的结构。以4T像素结构为例，包括第一光电二极管PD1、第二光电二极管PD2、第一传输晶体管M1、第二传输晶体管M2、第三放大晶体管M3、第四传输晶体管M4和第五负载晶体管M5。在4T像素结构中，光电感应区(包括第一光电二极管PD1和第二光电二极管PD2)与成像电路(包括第一传输晶体管M1、第三放大晶体管M3、第四传输晶体管M4和第五负载晶体管M5)通过第二传输晶体管M2隔离。传输晶体管使用NMOS管可以减少版图设计面积，使用PMOS管则可以提高复位电压，以便进一步提高输出电压摆幅和动态范围。
具体地，本实施例中第一传输晶体管M1输入端与电压源耦接，输出端与第二传输晶体管M2的输入端和第三放大晶体管M3的控制端耦接，控制端输入第一控制信号；第二传输晶体管M2输出端与第一光电二极管PD1的负极耦接，输入端与第一传输晶体管M1的输出端和第三放大晶体管M3的控制端耦接，控制端输入第二控制信号；第三放大晶体管M3输入端与电压源耦接，输出端与第四传输晶体管M4的输入端耦接，控制端与第一传输晶体管M1的输出端和第二传输晶体管M2的输入端耦接；第四传输晶体管M4输入端与第三放大晶体管M3的输出端耦接，输出端与第五负载晶体管M5的输入端和成像信号输出端OUT耦接，控制端输入第三控制信号；第五负载晶体管M5输入端与第四传输晶体管M4输出端和成像信号输出端OUT耦接，输出端与地耦接，控制端输入第四控制信号；第一光电二极管PD1的正极与地耦接，负极与第二传输晶体管M2的输出端耦接；第二光电二极管PD2的正极与地耦接，负极与能量收集信号输出端VEH耦接。
本实施例中第一控制信号为复位信号PRST，第一传输晶体管M1用于对光电二极管和像素结构的寄生电容进行复位；第二控制信号为开关信号PTG，第二传输晶体管M2用于控制第一光电二极管PD1成像信号的通断；第三控制信号为行选择信号PSEL，第四传输晶体管M4用于控制像素结构进行逐行采样；第四控制信号为偏置信号VB，第三放大晶体管M3和第五晶体管组成源极跟随器，用于对成像信号进行放大和缓冲。
本实施例光电二极管的版图如图2、3所示。本实施例中第一光电二极管PD1和第二光电二极管PD2版图结构包括N+层、P阱层(P-well层)、N阱层(N-well层)、深N阱层(DNW，Deep N-well层)和P型衬底(P-substrate)；其中N+层在水平方向上位于P阱层内部，垂直方向上位于P阱层上方；P阱层在水平方向上被环状的N阱层包围，垂直方向上位于深N阱层上方；N+层、P阱层、N阱层、深N阱层均嵌入于P型衬底内；P阱层与P型衬底相连并接地；N阱层与深N阱层保持电连接关系。本实施例中第一光电二极管PD1由N+层和P阱层构成，第一光电二极管PD1用于成像；第二光电二极管PD2由P阱层、深N阱层和P型衬底构成，第二光电二极管PD2用于进行能量收集；第一光电二极管PD1的正极与第二光电二极管PD2的正极通过P阱层与地耦接。N阱层引出接VEH输出端作为能量收集信号输出端。由于采用垂直堆叠双光电二极管，用于成像的第一光电二极管PD1工作在反偏模式。因此本实施例的成像结构依然为基于电子的成像结构，不需要像素内的PMOS管，有助于提高填充因子。
图4为本实施例4T像素结构仿真原理示意图。本实施例中设计N+层和N阱层相连为尺寸为101×101；电源电压VDD为1.8V，曝光时间(开关信号PTG间隔)为25.8μs；idc1和idc2两个电流源用于模拟光电流，均设置为100pA。各个传输晶体管参数如下所示：
图5为本实施例4T像素结构仿真结果。在本实施例像素结构中，光电二极管将光信号转换为光电流，光电流一部分流入能量收集信号输出端VEH，另一部分流入成像电路；首先将复位信号PRST置高电平，阵列中的所有像素单元同时复位，同时将PD节点的寄生电容复位，然后将开关信号PTG置高电平，开始整个像素阵列的曝光；曝光过程中，复位信号PRST会再次置高电平将FD节点的寄生电容复位；经过预设曝光时间后，将开关信号PTG再次置高电平，终止曝光进程，然后光电二极管中的电荷转移到相应悬浮节点FD中，最后行选择信号PSEL被置为高电平，第四传输晶体管M4逐行开启，并按顺序读出每行的信号电压。在逐行滚动读出期间，尚未被读出的信号临时存储在各自像素的悬浮节点FD中等待读出。仿真结果显示，像素结构的最终输出电压约为251.97mV，而能量收集输入端几乎稳定在-380mV的输出，实现了成像和能量收集的同步进行。
本发明还公开了适用于3T像素电路的像素结构，包括第一光电二极管PD1、第二光电二极管PD2、第一传输晶体管M1、第三放大晶体管M3、第四传输晶体管M4和第五负载晶体管M5。其中第一传输晶体管M1输入端与电压源耦接，输出端与第一光电二极管PD1的负极和第三放大晶体管M3的控制端耦接，控制端输入第一控制信号；第三放大晶体管M3输入端与电压源耦接，输出端与第四传输晶体管M4的输入端耦接，控制端与第一传输晶体管M1的输出端和第一光电二极管PD1的负极耦接；第四传输晶体管M4输入端与第三放大晶体管M3的输出端耦接，输出端与第五负载晶体管M5的输入端和成像信号输出端OUT耦接，控制端输入第三控制信号；第五负载晶体管M5输入端与第四传输晶体管M4输出端和成像信号输出端OUT耦接，输出端与地耦接，控制端输入第四控制信号；第一光电二极管PD1的正极与地耦接，负极与第一传输晶体管M1的输出端和第三放大晶体管M3的控制端耦接；第二光电二极管PD2的正极与地耦接，负极与能量收集信号输出端VEH耦接。
3T像素结构的仿真示意图如图6所示。本实施例中3T像素结构相比4T像素结构缺少了开关信号PTG的第二传输晶体管M2，其余设计与4T像素结构相同。本实施例中3T像素结构的填充因子大于4T像素结构，但存在较为明显的热噪声和暗电流问题。3T像素结构的仿真结果如图7所示，其中VEH电压稳定在-361.37mV，OUT输出端的电压为523.6mV，同样实现了成像和能量收集的同步进行。
本发明实施例还公开一种CMOS图像传感器。CMOS图像传感器具有一种像素结构的像素结构所组成的像素阵列。本实施例中像素结构的内容均适用于本CMOS图像传感器实施例，本CMOS图像传感器实施例所具体实现的功能与上述像素结构实施例相同，并且达到的有益效果与上述像素结构达到的有益效果也相同。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。例如每个晶体管的尺寸的改变以及工艺尺寸的改变，均不会影响本发明的有效性。
此外，虽然在功能性模块的背景下描述了本发明，但应当理解的是，除非另有相反说明，所述的功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中，或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是，有关每个模块的实际实现的详细讨论对于理解本发明是不必要的。更确切地说，考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下，在工程师的常规技术内将会了解该模块的实际实现。因此，本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本发明。还可以理解的是，所公开的特定概念仅仅是说明性的，并不意在限制本发明的范围，本发明的范围由所附权利要求书及其等同方案的全部范围来决定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
以上是对本发明的较佳实施进行了具体说明，但本发明并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (8)
1.一种像素结构，其特征在于，包括第一光电二极管、第二光电二极管、第一传输晶体管、第二传输晶体管、第三放大晶体管、第四传输晶体管和第五负载晶体管；
所述第一传输晶体管输入端与电压源耦接，输出端与所述第二传输晶体管的输入端和所述第三放大晶体管的控制端耦接，控制端输入第一控制信号；
所述第二传输晶体管输出端与所述第一光电二极管的负极耦接，输入端与所述第一传输晶体管的输出端和所述第三放大晶体管的控制端耦接，控制端输入第二控制信号；
所述第三放大晶体管输入端与电压源耦接，输出端与所述第四传输晶体管的输入端耦接，控制端与所述第一传输晶体管的输出端和所述第二传输晶体管的输入端耦接；
所述第四传输晶体管输入端与所述第三放大晶体管的输出端耦接，输出端与所述第五负载晶体管的输入端和成像信号输出端耦接，控制端输入第三控制信号；
所述第五负载晶体管输入端与所述第四传输晶体管输出端和成像信号输出端耦接，输出端与地耦接，控制端输入第四控制信号；
所述第一光电二极管的正极与地耦接，负极与所述第二传输晶体管的输出端耦接；
所述第二光电二极管的正极与地耦接，负极与能量收集信号输出端耦接；
所述第一光电二极管和第二光电二极管为垂直堆叠结构设计；所述第一光电二极管和第二光电二极管版图结构包括N+层、P阱层、N阱层、深N阱层和P型衬底；其中所述N+层在水平方向上位于所述P阱层内部，垂直方向上位于所述P阱层上方；所述P阱层在水平方向上被环状的所述N阱层包围，垂直方向上位于所述深N阱层上方；所述N+层、P阱层、N阱层、深N阱层均嵌入于所述P型衬底内；所述P阱层与所述P型衬底相连并接地；所述N阱层与所述深N阱层保持电连接关系。
2.根据权利要求1所述的一种像素结构，其特征在于，所述第一光电二极管由所述N+层和所述P阱层构成，所述第一光电二极管用于成像；所述第二光电二极管由所述P阱层、所述深N阱层和所述P型衬底构成，所述第二光电二极管用于进行能量收集；所述第一光电二极管的正极与所述第二光电二极管的正极通过所述P阱层与地耦接。
3.根据权利要求1所述的一种像素结构，其特征在于，所述第一控制信号为复位信号，所述第一传输晶体管用于对所述光电二极管和所述像素结构的寄生电容进行复位；所述第二控制信号为开关信号，所述第二传输晶体管用于控制所述第一光电二极管成像信号的通断；所述第三控制信号为行选择信号，所述第四传输晶体管用于控制所述像素结构进行逐行采样；所述第四控制信号为偏置信号，所述第三放大晶体管和所述第五负载晶体管组成源极跟随器，用于对成像信号进行放大和缓冲。
4.一种像素结构，其特征在于，包括第一光电二极管、第二光电二极管、第一传输晶体管、第三放大晶体管、第四传输晶体管和第五负载晶体管；
所述第一传输晶体管输入端与电压源耦接，输出端与所述第一光电二极管的负极和所述第三放大晶体管的控制端耦接，控制端输入第一控制信号；
所述第三放大晶体管输入端与电压源耦接，输出端与所述第四传输晶体管的输入端耦接，控制端与所述第一传输晶体管的输出端和所述第一光电二极管的负极耦接；
所述第四传输晶体管输入端与所述第三放大晶体管的输出端耦接，输出端与所述第五负载晶体管的输入端和成像信号输出端耦接，控制端输入第三控制信号；
所述第五负载晶体管输入端与所述第四传输晶体管输出端和成像信号输出端耦接，输出端与地耦接，控制端输入第四控制信号；
所述第一光电二极管的正极与地耦接，负极与所述第一传输晶体管的输出端和所述第三放大晶体管的控制端耦接；
所述第二光电二极管的正极与地耦接，负极与能量收集信号输出端耦接；
所述第一光电二极管和第二光电二极管为垂直堆叠结构设计；所述第一光电二极管和第二光电二极管版图结构包括N+层、P阱层、N阱层、深N阱层和P型衬底；其中所述N+层在水平方向上位于所述P阱层内部，垂直方向上位于所述P阱层上方；所述P阱层在水平方向上被环状的所述N阱层包围，垂直方向上位于所述深N阱层上方；所述N+层、P阱层、N阱层、深N阱层均嵌入于所述P型衬底内；所述P阱层与所述P型衬底相连并接地；所述N阱层与所述深N阱层保持电连接关系。
5.根据权利要求4所述的一种像素结构，其特征在于，所述第一光电二极管由所述N+层和所述P阱层构成，所述第一光电二极管用于成像；所述第二光电二极管由所述P阱层、所述深N阱层和所述P型衬底构成，所述第二光电二极管用于进行能量收集；所述第一光电二极管的正极与所述第二光电二极管的正极通过所述P阱层与地耦接。
6.根据权利要求4所述的一种像素结构，其特征在于，所述第一控制信号为复位信号，所述第一传输晶体管用于对所述光电二极管和所述像素结构的寄生电容进行复位；所述第三控制信号为行选择信号，所述第四传输晶体管用于控制所述像素结构进行逐行采样；所述第四控制信号为偏置信号，所述第三放大晶体管和所述第五负载晶体管组成源极跟随器，用于对成像信号进行放大和缓冲。
7.一种光电二极管，应用于如权利要求1-6任一项所述的像素结构，其特征在于，包括N+层、P阱层、N阱层、深N阱层和P型衬底；其中所述N+层在水平方向上位于所述P阱层内部，垂直方向上位于所述P阱层上方；所述P阱层在水平方向上被环状的所述N阱层包围，垂直方向上位于所述深N阱层上方；所述N阱层与所述深N阱层保持电连接关系；所述N+层和所述P阱层构成成像光电二极管结构；所述P阱层、所述深N阱层和所述P型衬底构成能量收集光电二极管结构；所述P阱层与所述P型衬底相连并接地。
8.一种CMOS图像传感器，其特征在于，所述CMOS图像传感器具有如权利要求1-6任一项所述的像素结构所组成的像素阵列。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310946815.8A CN117038686B (zh) | 2023-07-28 | 2023-07-28 | 一种像素结构、光电二极管和cmos图像传感器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310946815.8A CN117038686B (zh) | 2023-07-28 | 2023-07-28 | 一种像素结构、光电二极管和cmos图像传感器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117038686A CN117038686A (zh) | 2023-11-10 |
| CN117038686B true CN117038686B (zh) | 2024-04-16 |
Family
ID=88630941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310946815.8A Active CN117038686B (zh) | 2023-07-28 | 2023-07-28 | 一种像素结构、光电二极管和cmos图像传感器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117038686B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1819233A (zh) * | 2004-12-30 | 2006-08-16 | 东部亚南半导体株式会社 | Cmos图像传感器及其制造方法 |
| CN102497517A (zh) * | 2011-11-25 | 2012-06-13 | 吉林大学 | 低工作电压宽动态范围图像传感器 |
| CN106063253A (zh) * | 2014-03-14 | 2016-10-26 | 索尼公司 | 固态成像器件及其驱动方法和电子装置 |
| CN111602388A (zh) * | 2018-01-09 | 2020-08-28 | 株式会社芙洛提亚 | 固体摄像装置及照相机系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3621400B2 (ja) * | 2003-03-03 | 2005-02-16 | 松下電器産業株式会社 | 固体撮像装置およびその製造方法 |
-
2023
- 2023-07-28 CN CN202310946815.8A patent/CN117038686B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1819233A (zh) * | 2004-12-30 | 2006-08-16 | 东部亚南半导体株式会社 | Cmos图像传感器及其制造方法 |
| CN102497517A (zh) * | 2011-11-25 | 2012-06-13 | 吉林大学 | 低工作电压宽动态范围图像传感器 |
| CN106063253A (zh) * | 2014-03-14 | 2016-10-26 | 索尼公司 | 固态成像器件及其驱动方法和电子装置 |
| CN111526304A (zh) * | 2014-03-14 | 2020-08-11 | 索尼半导体解决方案公司 | 固态成像器件及其驱动方法和电子装置 |
| CN111602388A (zh) * | 2018-01-09 | 2020-08-28 | 株式会社芙洛提亚 | 固体摄像装置及照相机系统 |
Non-Patent Citations (2)
| Title |
|---|
| a 5-13.5gb/s multistandard receiver with high jitter tolerance digital cdr in 40-nm cmos process;Zhou Shu 等;《IEEE》;20201031;第67卷(第10期);第3378-3388页 * |
| 基于信息-时间变换的超低功率图像传感器架构设计;李志鹏;《中国优秀硕士学位论文全文数据库信息科技辑》;20220515;第I138-725页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117038686A (zh) | 2023-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205159324U (zh) | 图像传感器像素电路及处理器系统 | |
| CN206412361U (zh) | 图像传感器和成像像素 | |
| US6677656B2 (en) | High-capacitance photodiode | |
| US8471310B2 (en) | Image sensor pixels with back-gate-modulated vertical transistor | |
| EP0978878B1 (en) | Solid-state imaging device and method of detecting optical signals using the same | |
| US8242546B2 (en) | Small pixel for image sensors with JFET and vertically integrated reset diode | |
| US20060119720A1 (en) | Imager pixel with capacitance circuit for boosting reset voltage | |
| US8362532B2 (en) | Small pixel for CMOS image sensors with vertically integrated set and reset diodes | |
| EP1850387B1 (en) | Solid-state image pickup device | |
| CN107205129A (zh) | 具有卷帘快门扫描模式和高动态范围的图像传感器 | |
| US6586789B1 (en) | Pixel image sensor | |
| JP2002373978A (ja) | パンチ電圧とフォトダイオードの集電量を増加させることのできるｃｍｏｓイメージセンサ及びその製造方法 | |
| JP2012147169A (ja) | 固体撮像装置 | |
| TWI487097B (zh) | Solid state camera device | |
| US11552116B2 (en) | Image sensors with multi-channel type transistors | |
| US6525355B2 (en) | Solid-state image sensor provided with divided photoelectric conversion part | |
| CN117038686B (zh) | 一种像素结构、光电二极管和cmos图像传感器 | |
| US11588989B2 (en) | Image sensing device | |
| US11652117B2 (en) | Image sensing device | |
| US8395687B2 (en) | Methods for operating image sensors | |
| US7977716B2 (en) | CMOS image sensor with improved fill-factor and reduced dark current | |
| CN117440260A (zh) | 一种像素电路结构及其控制方法 | |
| CN116913932A (zh) | 图像感测装置 | |
| CN117395356A (zh) | 像素结构、图像传感器及其控制方法和制造方法 | |
| KR20020055121A (ko) | 광감도를 향상시킬 수 있는 이미지 센서 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |