CN116913932A - 图像感测装置 - Google Patents
图像感测装置 Download PDFInfo
- Publication number
- CN116913932A CN116913932A CN202310402494.5A CN202310402494A CN116913932A CN 116913932 A CN116913932 A CN 116913932A CN 202310402494 A CN202310402494 A CN 202310402494A CN 116913932 A CN116913932 A CN 116913932A
- Authority
- CN
- China
- Prior art keywords
- isolation structure
- image sensing
- sensing device
- transistor
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 claims abstract description 106
- 238000006243 chemical reaction Methods 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 9
- 230000008569 process Effects 0.000 claims abstract description 8
- 238000012546 transfer Methods 0.000 claims description 35
- 239000012535 impurity Substances 0.000 claims description 29
- 238000009792 diffusion process Methods 0.000 claims description 22
- 238000007667 floating Methods 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 108091006146 Channels Proteins 0.000 description 35
- 238000005516 engineering process Methods 0.000 description 29
- 230000000875 corresponding effect Effects 0.000 description 20
- 230000002596 correlated effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000005070 sampling Methods 0.000 description 7
- 230000001629 suppression Effects 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000003384 imaging method Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
一种图像感测装置包括：光电转换元件，其设置在基板中并且被配置为将入射光转换为指示入射光的光电荷；多个晶体管，其被构造为处理由光电转换元件生成的光电荷；第一隔离结构，其被设置为与光电转换元件的一侧相邻并且被构造为从基板的第一表面垂直地延伸至第一深度；以及第二隔离结构，其被设置为与光电转换元件的另一侧相邻并且被构造为从第一表面延伸至第二深度。第一深度大于第二深度，并且第一隔离结构被设置为与所述多个晶体管中的至少一个的栅电极交叠。
Description
技术领域
本专利文献中公开的技术和实现方式总体上涉及一种包括能够生成与入射光的强度对应的电信号的图像感测像素的图像感测装置。
背景技术
图像感测装置是通过使用对光做出反应的感光半导体材料将光转换为电信号来捕获光学图像的装置。随着汽车、医疗、计算机和通信行业的发展，在诸如智能电话、数字相机、游戏机、IoT(物联网)、机器人、安全相机和医疗微型相机的各种领域中对高性能图像感测装置的需求不断增加。
图像感测装置可大致分为CCD(电荷耦合器件)图像感测装置和CMOS(互补金属氧化物半导体)图像感测装置。与CMOS图像感测装置相比，CCD图像感测装置提供更好的图像质量，但是它们往往消耗更多的功率并且更大。与CCD图像感测装置相比，CMOS图像感测装置的尺寸更小并且消耗更少的功率。此外，使用CMOS制造技术来制造CMOS传感器，因此感光元件和其它信号处理电路可被集成到单个芯片中，从而允许以更低的成本生产小型化图像感测装置。出于这些原因，正在为包括移动装置的许多应用开发CMOS图像感测装置。
发明内容
所公开的技术的各种实施方式涉及具有改进的噪声特性的图像感测。
根据所公开的技术的实施方式，一种图像感测装置可包括：光电转换元件，其设置在基板中并且被配置为将入射光转换为指示入射光的光电荷；多个晶体管，其被构造为处理由光电转换元件生成的光电荷；第一隔离结构，其与光电转换元件的一侧相邻设置并且被构造为从基板的第一表面垂直地延伸至第一深度；以及第二隔离结构，其与光电转换元件的另一侧相邻设置并且被构造为从第一表面延伸至第二深度。第一深度大于第二深度，并且第一隔离结构被设置为与多个晶体管中的至少一个的栅电极交叠。
根据所公开的技术的另一实施方式，一种图像感测装置可包括：光电转换元件，其设置在基板中，并且被配置为将入射光转换为与入射光对应的光电荷；第一隔离结构，其被设置为与用于处理光电荷的晶体管的栅电极交叠，并且被构造为从基板的第一表面垂直地延伸至第一深度；以及第二隔离结构，其相对于光电转换元件设置在第一隔离结构的相对侧，并且被构造为从第一表面垂直地延伸至第二深度。第一深度大于第二深度，并且其中，入射光通过第一表面入射在基板上。
将理解，所公开的技术的以上一般描述和以下详细描述二者是例示性和说明性的，并且旨在提供对要求保护的本公开的进一步说明。
附图说明
图1是示出基于所公开的技术的一些实现方式的图像感测装置的示例的框图。
图2是示出基于所公开的技术的一些实现方式的图1所示的像素阵列中所包括的像素组的示例的电路图。
图3是示出基于所公开的技术的一些实现方式的图1所示的像素阵列的一部分的示例的示意图。
图4是示出基于所公开的技术的一些实现方式的沿着图3所示的线A-A’截取的像素阵列的示例的横截面图。
图5是将基于所公开的技术的一些实施方式实现的图4所示的边界区域与比较例的边界区域进行比较的示意图。
具体实施方式
本专利文献提供了包括能够生成与入射光的强度对应的电信号的像素的图像感测装置的实现方式和示例，其可用在配置中以基本上解决一个或更多个技术或工程问题并减轻一些其它图像感测装置中遇到的限制或缺点。所公开的技术的一些实现方式涉及一种具有改进的噪声特性的图像感测装置。所公开的技术提供了图像感测装置的各种实现方式，其可通过减少小型化像素中生成的噪声来改进像素信号的信噪比(SNR)。
以下，将参照附图描述各种实施方式。然而，应该理解，所公开的技术不限于特定实施方式，而是包括实施方式的各种修改、等同物和/或替代。所公开的技术的实施方式可提供能够通过所公开的技术直接或间接识别的各种效果。
图1是示出根据所公开的技术的实施方式的图像感测装置100的框图。
参照图1，图像感测装置100可包括像素阵列110、行驱动器120、相关双采样器(CDS)130、模数转换器(ADC)140、输出缓冲器150、列驱动器160和定时控制器170。仅通过示例的方式讨论图1所示的图像感测装置100的组件，本专利文献涵盖众多其它改变、替换、变化、更改和修改。
像素阵列110可包括按行和列布置的多个像素。在一个示例中，多个像素可按照包括行和列的二维像素阵列布置。在另一示例中，多个单位成像像素可按照三维像素阵列布置。多个像素可基于像素或像素组将光学信号转换为电信号，其中像素组中的像素共享至少特定内部电路。像素阵列110可从行驱动器120接收包括行选择信号、像素重置信号和传输信号的驱动信号。在接收到驱动信号时，像素阵列110中的对应像素可被启用以执行与行选择信号、像素重置信号和传输信号对应的操作。
行驱动器120可基于由诸如定时控制器170的控制器电路提供的命令和控制信号来启用像素阵列110以对对应行中的像素执行特定操作。在一些实现方式中，行驱动器120可选择布置在像素阵列110的一行或更多行中的一个或更多个像素。行驱动器120可生成行选择信号以选择多行当中的一行或更多行。行驱动器120可依次使能用于重置与至少一个所选行对应的成像像素的像素重置信号以及用于与所述至少一个所选行对应的像素的传输信号。因此，作为由所选行的各个成像像素生成的模拟信号，基准信号和图像信号可被依次传送至CDS 130。基准信号可以是当像素的感测节点(例如，浮置扩散节点)被重置时提供给CDS 130的电信号，图像信号可以是当像素所生成的光电荷在感测节点中累积时提供给CDS 130的电信号。指示各个像素的独特重置噪声的基准信号和指示入射光的强度的图像信号可根据需要统称为像素信号。
CMOS图像传感器可使用相关双采样(CDS)以通过对像素信号采样两次以去除这两个样本之间的差异来去除像素的不期望的偏移值(称为固定图案噪声)。在一个示例中，相关双采样(CDS)可通过比较由入射光生成的光电荷在感测节点中累积之前和之后获得的像素输出电压来去除像素的不期望的偏移值，以使得可仅测量基于入射光的像素输出电压。在所公开的技术的一些实施方式中，CDS 130可依次采样并保持从像素阵列110提供给多条列线中的每一条的基准信号和图像信号的电压电平。即，CDS 130可采样并保持与像素阵列110的各列对应的基准信号和图像信号的电压电平。
在一些实现方式中，CDS 130可基于来自定时控制器170的控制信号将各列的基准信号和图像信号作为相关双采样信号传送至ADC 140。
ADC 140用于将模拟CDS信号转换为数字信号。在一些实现方式中，ADC 140可被实现为斜坡比较型ADC。斜坡比较型ADC可包括用于比较模拟像素信号与基准信号(例如，斜升或斜降的斜坡信号)的比较器电路以及计数直至斜坡信号的电压与模拟像素信号匹配的定时器。在所公开的技术的一些实施方式中，ADC 140可将由CDS 130针对各列生成的相关双采样信号转换为数字信号，并且输出数字信号。ADC 140可基于各列的相关双采样信号和从定时控制器170提供的斜坡信号来执行计数操作和计算操作。这样，在生成数字图像数据时，ADC 140可消除或减少噪声(例如，源自成像像素的重置噪声)。
ADC 140可包括多个列计数器。像素阵列110的各列联接到列计数器，并且可通过使用列计数器将从各列接收的相关双采样信号转换为数字信号来生成图像数据。在所公开的技术的另一实施方式中，ADC 140可包括全局计数器以使用从全局计数器提供的全局代码来将与列对应的相关双采样信号转换为数字信号。
输出缓冲器150可暂时保持从ADC 140提供的基于列的图像数据以输出图像数据。在一个示例中，从ADC 140提供给输出缓冲器150的图像数据可基于定时控制器170的控制信号而被暂时存储在输出缓冲器150中。输出缓冲器150可提供接口以补偿图像感测装置100与其它装置之间的数据速率差异或传输速率差异。
列驱动器160可在从定时控制器170接收到控制信号时选择输出缓冲器的列，并且依次输出暂时存储在输出缓冲器150的所选列中的图像数据。在一些实现方式中，在从定时控制器170接收到地址信号时，列驱动器160可基于地址信号生成列选择信号并选择输出缓冲器150的列，从而从输出缓冲器150的所选列输出图像数据作为输出信号。
定时控制器170可控制行驱动器120、ADC 140、输出缓冲器150和列驱动器160中的至少一个的操作。
定时控制器170可向行驱动器120、CDS 130、ADC 140、输出缓冲器150和列驱动器160提供图像感测装置100的各个组件的操作所需的时钟信号、用于定时控制的控制信号以及用于选择行或列的地址信号。在所公开的技术的实施方式中，定时控制器170可包括逻辑控制电路、锁相环(PLL)电路、定时控制电路、通信接口电路等。
偏置发生器180可生成偏置电压以用于通过将偏置电压施加到像素阵列110来抑制像素阵列110的像素中本来会生成的暗电流，这将在下面参照图5讨论。
偏置电压可通过执行图像感测装置100的晶圆探针测试工艺来确定，并且被存储在一次性可编程存储器(OTP)存储器中。例如，可按照能够避免不必要的功耗并使暗电流抑制最大化而不会使图像感测装置100的性能劣化的方式通过实验确定偏置电压。
偏置发生器180可生成与存储在OTP存储器中的偏置电压对应的电压。在一些实现方式中，OTP存储器可被包括在图像感测装置100中。在一个示例中，OTP存储器可被包括在偏置发生器180中。
在一些实现方式中，偏置电压可包括多个电压值。
例如，多个电压值可分别对应于图像感测装置100的多个操作模式。在低亮度条件下生成的暗电流可不同于在高亮度级别下生成的暗电流。为了在各个环境中有效地抑制暗电流，从偏置发生器180提供的偏置电压可根据操作模式而变化。
另选地，多个值可分别对应于像素阵列110的多个区域。由于像素阵列110中的各个像素的位置而生成的暗电流可彼此不同。为了有效地抑制暗电流而不管各个像素的位置如何，偏置发生器180所生成的偏置电压可根据各个区域而变化。
在一些实现方式中，偏置电压可以是负电压。
图2是示出基于所公开的技术的一些实现方式的图1所示的像素阵列中所包括的像素组的示例的电路图。
参照图2，像素组200可包括至少一个像素。在一些实现方式中，像素组200可包括四个像素。在其它实现方式中，像素组200可包括少于或多于四个像素。多个像素组200可在图1的像素阵列110中在预定方向(行方向和/或列方向)上重复地布置。
像素组200可具有与光电转换元件PD1-PD4对应的四个像素共享至少一个晶体管的共享像素结构。在一个示例中，多个像素所共享的至少一个晶体管可包括转移晶体管TX1-TX4、重置晶体管RX、驱动晶体管DX和/或选择晶体管SX。
像素组200的等效电路可包括光电转换元件PD1-PD4、转移晶体管TX1-TX4、重置晶体管RX、驱动晶体管DX和选择晶体管SX。图2中仅作为示例描绘了4TR(即，四晶体管)结构。在其它实现方式中，各个像素组200可包括少于或多于四个像素(3TR结构、5TR结构等)。在其它实现方式中，各个像素可包括其自己的晶体管而不共享晶体管(例如，转移晶体管TX1-TX4、重置晶体管RX、驱动晶体管DX和选择晶体管SX)。
第一光电转换元件PD1至第四光电转换元件PD4中的每一个可生成并累积与入射光的强度(例如，入射光线的量)对应的光电荷。第一光电转换元件PD1至第四光电转换元件PD4中的每一个的一端可联接到源极电压(VSS)，第一光电转换元件PD1至第四光电转换元件PD4中的每一个的另一端可联接到第一转移晶体管TX1至第四转移晶体管TX4中的任一个。在一个示例中，源极电压(VSS)可以是接地电压。第一光电转换元件PD1至第四光电转换元件PD4中的每一个也可被实现为光电二极管、光电晶体管、光门、钉扎光电二极管或者光电二极管、光电晶体管、光门和钉扎光电二极管中的两个或更多个的组合。
第一转移晶体管TX1可联接在光电转换元件PD1和浮置扩散节点FD之间。第二转移晶体管TX2可联接在光电转换元件PD2和浮置扩散节点FD之间。第三转移晶体管TX3可联接在光电转换元件PD3和浮置扩散节点FD之间。第四转移晶体管TX4可联接在光电转换元件PD4和浮置扩散节点FD之间。第一转移晶体管TX1至第四转移晶体管TX4中的每一个可响应于传输控制信号TG而导通或截止，以使得导通的第一转移晶体管TX1至第四转移晶体管TX4中的每一个可将第一光电转换元件PD1至第四光电转换元件PD4中的任一个中累积的光电荷传输至浮置扩散节点FD。第一转移晶体管TX1导通的第一时间间隔、第二转移晶体管TX2导通的第二时间间隔、第三转移晶体管TX3导通的第三时间间隔和第四转移晶体管TX4导通的第四时间间隔可按特定顺序依次启用，而不会彼此交叠。在另一实施方式中，第一至第四时间间隔中的至少两个可彼此相同，或者可至少部分地彼此交叠。
浮置扩散节点FD可通过第一转移晶体管TX1至第四转移晶体管TX4接收第一光电转换元件PD1至第四光电转换元件PD4所生成的光电荷，并且可累积所接收的光电荷。例如，浮置扩散节点FD可包括具有预定电容的区域，使得电压或电势可根据所累积的光电荷的量而变化。在一些实现方式中，浮置扩散节点FD可包括结电容器。
重置晶体管RX可联接在漏极电压(VDD)端子和浮置扩散节点FD之间，并且可响应于像素重置信号RG而将浮置扩散节点FD的电压或电势重置为漏极电压VDD。在一些实现方式中，漏极电压VDD可以是电源电压。
驱动晶体管DX可向选择晶体管SX传输与接收到第一光电转换元件PD1至第四光电转换元件PD4中累积的光电荷的浮置扩散节点FD的电压或电势对应的电信号。换言之，驱动晶体管DX可作为源极跟随器晶体管操作。
选择晶体管SX可选择至少一个像素并且可基于行读出数据。例如，可基于页从像素读出数据。选择晶体管SX可通过选择控制信号SEL而导通，以使得与浮置扩散节点FD的电势对应并提供给选择晶体管SX的电信号可被输出作为输出电压Vout或Vref或像素信号。
选择晶体管SX的输出电压Vout或Vref可对应于图1中描绘的基准信号(例如，与重置的浮置扩散节点FD处的电压对应的信号)以及图像信号(例如，与累积从光电转换元件PD接收的光电荷的浮置扩散节点FD处的电压对应的信号)。
图3是示出基于所公开的技术的一些实现方式的图1所示的像素阵列的一部分的示例的示意图。
图3中示出像素阵列110的部分300，像素阵列110的部分300可对应于图2所示的像素组200。即，像素阵列110的部分300可在预定方向(行方向和/或列方向)上重复地布置以配置像素阵列110。
像素阵列110的部分300可包括布置成(2×2)矩阵或矩阵阵列的第一像素PX1至第四像素PX4。
参照图2和图3，第一像素PX1可包括光电转换元件PD1和转移晶体管TX1。第二像素PX2可包括光电转换元件PD2和转移晶体管TX2。第三像素PX3可包括光电转换元件PD3和转移晶体管TX3。第四像素PX4可包括光电转换元件PD4和转移晶体管TX4。图3示出转移晶体管TX1-TX4的栅极TXG1-TXG4。图3中描绘了转移晶体管TX1的栅极TXG1、转移晶体管TX2的栅极TXG2、转移晶体管TX3的栅极TXG3和转移晶体管TX4的栅极TXG4。
电连接到第一像素PX1至第四像素PX4的转移晶体管的浮置扩散节点(图2的FD)可设置在第一像素PX1至第四像素PX4的中心处。
直接或间接连接到浮置扩散节点(图2的FD)的多个晶体管(图2的RX、DX和SX)可设置在第一像素PX1至第四像素PX4与第一像素PX1至第四像素PX4所相邻的其它像素之间的边界的至少一部分中。
在图3的示例中，驱动晶体管DX的栅极DXG可被设置为与第一像素PX1和设置在第一像素PX1上方的像素(未示出)之间的边界交叠，并且选择晶体管SX的栅极SXG可被设置为与第二像素PX2和设置在第二像素PX2上方的像素(未示出)之间的边界交叠。驱动晶体管DX的栅极DXG可电连接到浮置扩散节点，选择晶体管SX的栅极SXG可接收图2的行选择信号SEL。
尽管未示出，驱动晶体管DX的第一端子和第二端子可被设置为与驱动晶体管DX的栅极DXG的至少一部分交叠，第一端子可接收漏极电压VDD，第二端子可电连接到选择晶体管SX。
另外，选择晶体管SX的第三端子和第四端子可被设置为与选择晶体管SX的栅极SXG的至少一部分交叠，第三端子可电连接到驱动晶体管DX，第四端子可电连接到输出输出电压Vout或Vref的信号线。
在一些实现方式中，第一至第四端子中的每一个可以是设置在半导体基板的一个表面处的包括特定导电类型的杂质的区域。另外，第二端子和第三端子可物理地形成在一个区域中。
尽管未示出，重置晶体管RX的栅极可设置在第一像素PX1至第四像素PX4与第一像素PX1至第四像素PX4所相邻的其它像素之间的边界处，或者可设置在第一像素PX1至第四像素PX4之外。
用于将第一像素PX1至第四像素PX4中的每一个与其相邻像素彼此隔离的隔离结构可设置在第一像素PX1至第四像素PX4中的每一个与其相邻像素之间的边界处。即，隔离结构可布置成在像素阵列110的行方向(或水平方向)上延伸的线与在像素阵列110的列方向(或垂直方向)上延伸的线彼此正交的栅格形状或网格形状。隔离结构可包括形成在从基板(图4的410)的一个表面垂直地延伸到基板中的特定深度的沟槽中的深沟槽隔离(DTI)结构。
隔离结构可被分成第一隔离结构310和第二隔离结构320。如图3所示，第一隔离结构310和第二隔离结构320可连续地布置，并且可彼此间隔开预定距离。当第一隔离结构310和第二隔离结构320彼此物理地间隔开时，施加到第一隔离结构310的偏置电压和施加到第二隔离结构的偏置电压可彼此不同。例如，如下面将讨论的，为了扩展沟道区域440，施加到第一隔离结构310的偏置电压的绝对值可大于施加到第二隔离结构320的偏置电压的绝对值。在一些实施方式中，施加到第一隔离结构310的偏置电压可根据图像感测装置100正在执行的操作和时间段而变化。例如，施加到第一隔离结构310的偏置电压在驱动晶体管DX正在操作时，可具有相对高的绝对电压值，在驱动晶体管DX不操作时，可具有相对低的电压电平(例如，与施加到第二隔离结构320的偏置电压相同的电压电平)，从而减小或最小化不必要的功耗。换言之，当需要扩展沟道区域440时，施加到第一隔离结构310的偏置电压可具有相对高的绝对值。
第一隔离结构310可设置在与驱动晶体管DX的栅极DXG交叠的区域中，第二隔离结构320可设置在与驱动晶体管DX的栅极DXG交叠的区域以外的区域中。因此，转移晶体管TX1至TX4、重置晶体管RX和选择晶体管SX的栅极可不与第一隔离结构310交叠。第一隔离结构310和第二隔离结构320可布置成一起围绕第一像素PX1。
图4是基于所公开的技术的一些实现方式的沿着图3所示的线A-A’截取的像素阵列110的横截面图400。
在一些实现方式中，横截面图400可对应于第一像素PX1和第三像素PX3的横截面。
横截面图400可包括基板410、绝缘层450以及多个栅极DXG、TXG1和TXG2。
基板410可以是半导体基板，并且可包括彼此背离的顶表面和底表面。在一些实现方式中，基板410的底表面可被称为前侧或第一表面，基板410的顶表面可被称为背侧或第二表面。图像感测装置100可形成为具有通过基板410的背侧接收入射光的背侧照明(BSI)结构。例如，基板410可以是P型或N型块状基板，可以是通过在P型块状基板上生长P型或N型外延层而形成的基板，或者可以是通过在N型块状基板上生长P型或N型外延层而形成的基板。
基板410可包括杂质区域420、光电转换元件430、钉扎层435、沟道区域440、第一隔离结构310和第二隔离结构320。
杂质区域420可以是掺杂有特定导电杂质(例如，P型或N型杂质)的区域。例如，杂质区域420可以是P型或N型外延层。
光电转换元件430可包括通过将N型杂质注入到基板410中而形成的掺杂区域。在一些实现方式中，光电转换元件530可通过层叠具有不同掺杂密度的多个掺杂区域来形成。光电转换元件430可具有尽可能大的面积以增加指示光接收(Rx)效率的填充因子。光电转换元件430可被分成包括在第一像素PX1中的光电二极管PD1和包括在第三像素PX3中的光电二极管PD3。
钉扎层435可以是沿着基板410的表面以比基板410更高的密度掺杂P+型杂质的区域，并且可用于抑制暗电流的发生。钉扎层435可形成在基板410的表面与光电转换元件430之间。钉扎层435的至少一部分可形成为与第一转移晶体管TX1的栅极TXG1或第三转移晶体管TX3的栅极TXG3交叠。
暗电流可包括由于蚀刻工艺而生成的电子的流动。这种暗电流可能沿着基板410的表面流动，从而生成非预期的噪声。如果没有形成钉扎层435并且光电转换元件430被形成为与基板410的表面接触或靠近，则光电转换元件430的光电荷可能促成暗电流的生成，以使得在像素信号中可能出现噪声。在一些实现方式中，在入射光的强度或入射光束的量相对小的低照度条件下，这种暗电流可能占优势，导致像素信号中的噪声。然而，当钉扎层435形成在基板410上方时，钉扎层435的空穴可抑制与暗电流对应的电子的流动。
沟道区域440可设置在驱动晶体管DX的栅极DXG下方以与基板410的前侧接触。沟道区域440可形成在驱动晶体管DX的第一端子和第二端子之间以提供信号载流子通过其流动的沟道。沟道区域440可以是在驱动晶体管DX的操作期间暂时形成的区域。在一些实现方式中，当杂质区域420是P型掺杂区域时，第一端子和第二端子中的每一个可包括N型杂质。在这种情况下，穿过沟道区域440的各个信号载流子可包括自由电子，并且沟道区域440可对应于N型沟道。沟道区域440或驱动晶体管DX的栅极DXG的长度(例如，水平长度；图3的L1)(例如，第一端子和第二端子之间的距离)可与第一隔离结构310的长度(例如，水平长度或宽度；图3的L2)相似或基本上相同。这样，第一隔离结构310可扩展沟道区域440的面积。在本专利文献中，假设沟道区域440的长度和驱动晶体管DX的栅极DXG的长度彼此基本上相等。
第一隔离结构310可包括电极312和绝缘层314，第二隔离结构320可包括电极322和绝缘层324。
电极312和322以及绝缘层314和324可设置在通过对基板410的背侧的DTI工艺从基板410的一个表面(即，背侧)垂直地凹陷到特定深度的沟槽(例如，背侧DTI(BDTI))中。
电极312和322可包括填充绝缘层314和324的内侧区域中的BDTI的导电材料。例如，电极312和322可包括金属、多晶硅或掺杂有杂质的掺杂多晶硅中的至少一种。此外，电极312和322可设置在彼此相邻的两个像素之间(或者可设置在两个像素之间的边界中)。
电极312和322中的每一个可从偏置发生器180接收负偏置电压。随着负偏置电压施加到电极312和322，杂质区域420中的空穴可向BDTI(或者绝缘层314或324)与杂质区域420之间的界面移动，并且可累积并固定。如上所述，由于杂质区域420中的空穴累积并固定在BDTI(或者绝缘层314或324)与杂质区域420之间的界面处，所以可通过DTI工艺抑制从BDTI表面生成的暗电流电子的流动。
绝缘层314可在与电极312和杂质区域420中的每一个接触时设置在电极312和杂质区域420之间，以用于电极312和杂质区域420之间的电隔离。绝缘层324可在与电极322和杂质区域420中的每一个接触时设置在电极322和杂质区域420之间，以用于电极322和杂质区域420之间的电隔离。绝缘层314和324可包括折射率与杂质区域420的折射率不同的绝缘材料。即，绝缘层314和324可包括折射率高于杂质区域420的折射率的绝缘材料。例如，绝缘层314和324中的每一个可包括氧化硅层、氮化硅层和氮氧化硅层中的至少一个。绝缘层314和324可减小或最小化由入射在一个像素上但由于一些原因而进入另一相邻像素的光导致的光学串扰。这样，信噪比(SNR)可降低。
包括电极312和绝缘层314(例如，填充有用于形成电极312的材料和用于形成绝缘层314的材料)的第一隔离结构310以及包括电极322和绝缘层324(例如，填充有用于形成电极322的材料和用于形成绝缘层324的材料)的第二隔离结构320可设置在相邻像素的相邻光电转换元件430之间，从而抑制暗电流和光学串扰的发生。
尽管未示出，选择性地透射特定波长范围内的光的滤光器以及收集或会聚入射光的微透镜可设置在基板410的背侧下方。
如上所述，具有相似内部结构的第一隔离结构310和第二隔离结构320具有不同的垂直长度或深度。第一隔离结构310相对于基板410的背侧的深度可不同于第二隔离结构320相对于基板410的背侧的深度。第一隔离结构310可从基板410的背侧延伸第一深度D1，第二隔离结构320可从基板410的背侧延伸第二深度D2。第一深度D1可大于第二深度D2。因此，基板410的前侧与第一隔离结构310之间的距离可小于基板410的前侧与第二隔离结构320之间的距离。即，第一隔离结构310可被设置为比第二隔离结构320更靠近基板410的前侧。
第一隔离结构310和第二隔离结构320具有不同深度的原因将稍后参照图5描述。
另一方面，在第一像素PX1中，第一隔离结构310可与第一像素PX1的光电转换元件430的一侧相邻设置，第二隔离结构320可与第一像素PX1的光电转换元件430的另一侧相邻设置。换言之，第二隔离结构320可相对于第一像素PX1的光电转换元件430设置在第一隔离结构310的相对侧。
在一些实现方式中，绝缘层450可被设置为覆盖基板410的前侧。在一些实现方式中，绝缘层450的一端与基板410的前侧接触。绝缘层450可将基板410与包括在各个像素中的晶体管(例如，TX、RX、DX和SX)的栅极电隔离。在一些实现方式中，绝缘层450可包括氧化硅层、氮化硅层或氮氧化硅层中的至少一个。
多个栅极DXG、TXG1和TXG2可设置在绝缘层450上方，并且可通过对应栅极绝缘区域470和480与外围装置电隔离。
图5是将基于所公开的技术的一些实施方式实现的图4所示的边界区域与比较例的边界区域进行比较的示意图。
参照图5，图4所示的边界区域500和包括第二隔离结构320而非第一隔离结构310的边界区域510被示出作为比较例。
边界区域500可以是与第一像素PX1与其相邻像素之间的边界对应的区域，并且可包括驱动晶体管DX的栅极DXG、沟道区域440和第一隔离结构310。
第一隔离结构310的电极312可接收从偏置发生器180提供的偏置电压(Vb)。偏置电压(Vb)可具有负(-)极性，因此杂质区域420中的空穴可在向绝缘层314和杂质区域420之间的界面移动之后被累积并固定。固定的空穴(例如，图5的正(+)空穴)可在抑制暗电流时影响沟道区域440的厚度。
当驱动晶体管DX是n沟道金属氧化物半导体(NMOS)晶体管时，沟道区域440可以是N型沟道。
由于第一隔离结构310的表面上累积并固定的空穴具有正(+)极性并且第一隔离结构310被设置为更靠近具有负(-)极性的沟道区域440，所以第一隔离结构310的表面上累积并固定的空穴可对沟道区域440施加引力(例如，库仑引力)。该引力可增加沟道区域440的厚度，以使得沟道区域440可具有第一厚度TH1。
比较例的边界区域510可包括驱动晶体管DX的栅极DXG、沟道区域540和第二隔离结构320。即，比较例的第二隔离结构320也可设置在驱动晶体管DX的栅极DXG下方，以使得第二隔离结构320设置在整个像素阵列110上方。
第二隔离结构320的电极322可接收从偏置发生器180提供的偏置电压(Vb)。偏置电压(Vb)可具有负(-)极性，因此杂质区域420中的空穴可在向绝缘层324和杂质区域420之间的界面移动之后被累积并固定。在这种情况下，固定的空穴(即，图5的正(+)空穴)可抑制暗电流。
由于第二隔离结构320具有小于第一隔离结构310的第一深度D1的第二深度D2，所以即使正(+)空穴被累积并固定在第二隔离结构320的表面处，第二隔离结构320也会难以向沟道区域540施加引力。因此，沟道区域540的厚度可相对减小，并且沟道区域540可具有小于第一厚度TH1的第二厚度TH2。
设置在驱动晶体管DX的栅极DXG下方的沟道区域440和540的厚度TH1和TH2可与驱动晶体管DX的沟道面积关联。即，随着沟道区域440的厚度TH1和沟道区域540的厚度TH2增加，驱动晶体管DX的沟道区域的大小可增加。
随着流过驱动晶体管DX的电流增加，驱动晶体管DX中生成的随机电报信号(RTS)噪声可减少。
由于沟道区域440的第一厚度TH1大于沟道区域540的第二厚度TH2，所以沟道区域440的沟道区域的大小可大于沟道区域540的沟道区域的大小。因此，流过沟道区域440的电流变得大于流过沟道区域540的电流，以使得边界区域500的驱动晶体管DX中生成的RTS噪声可显著小于边界区域510的驱动晶体管DX中生成的RTS噪声。
DTI结构可减少或防止相邻像素之间的串扰。然而，在一些情况下，例如在用于形成DTI结构的蚀刻工艺期间，由半导体制造工艺问题(例如，悬空键)导致的缺陷可增加。
为了抑制由这些缺陷导致的暗电流，如上所述将负(-)偏置电压施加到DTI结构中的电极。然而，随着DTI结构的体积增加，DTI结构中的电极的体积也可与DTI结构的该体积成比例地增加。各个电极可具有电阻分量，以使得施加偏置电压所需的功耗也可与电极的体积增加成比例地增加。如果减小施加偏置电压所需的功率以降低功耗，则可能无法有效地执行暗电流的抑制。
因此，在功耗或暗电流抑制性能方面，在整个像素阵列110上具有第一深度D1的第一隔离结构310可能不是有利的。
在所公开的技术的一些实施方式中，具有相对小的第二深度D2的第二隔离结构320设置在像素阵列110的大部分区域中以优化功耗和暗电流抑制性能，并且具有相对大的第一深度D1的第一隔离结构310可设置在与驱动晶体管DX的栅极DXG交叠的区域中以使驱动晶体管DX的RTS噪声最小化。即，隔离结构不对称地设置在像素阵列110中，以使得隔离结构的性能可最大化。
第一隔离结构310的第一深度D1和第二隔离结构320的第二深度D2中的每一个可考虑功耗、暗电流抑制性能、RTS噪声抑制性能等来通过实验确定。
尽管作为示例讨论了各自具有相对大的深度的隔离结构设置在与驱动晶体管DX的栅极DXG交叠的区域中，但所公开的技术的范围不限于此。
在所公开的技术的其它实施方式中，具有特定深度的隔离结构设置在像素阵列110的整个区域中，并且深度大于特定深度的其它隔离结构可不对称地设置在需要扩展或扩大沟道区域的区域中。因此，第一隔离结构310可被设置为与用于处理光电转换元件430所生成的光电荷的多个晶体管中的至少一个的栅极交叠。
从以上描述显而易见的是，基于所公开的技术的一些实现方式的图像感测装置可通过减少小型化像素中生成的噪声来改进像素信号的信噪比(SNR)。
所公开的技术的一些实施方式可提供能够通过上述专利文献直接或间接认识到的各种效果。
尽管已描述了多个例示性实施方式，但应该理解，基于在本专利文献中描述和/或示出的内容可以想到对所公开的实施方式和其它实施方式的修改和增强。
相关申请的交叉引用
本专利文献要求2022年4月18日提交的韩国专利申请No.10-2022-0047571的优先权和权益，其公开整体作为本专利文献的公开的一部分通过引用并入本文。
Claims (19)
1.一种图像感测装置，该图像感测装置包括：
光电转换元件，该光电转换元件设置在基板中并且将入射光转换为指示所述入射光的光电荷；
多个晶体管，所述多个晶体管处理由所述光电转换元件生成的所述光电荷；
第一隔离结构，该第一隔离结构被设置为与所述光电转换元件的一侧相邻并且从所述基板的第一表面垂直地延伸至第一深度；以及
第二隔离结构，该第二隔离结构被设置为与所述光电转换元件的另一侧相邻并且从所述第一表面延伸至第二深度，
其中，所述第一深度大于所述第二深度，并且其中，所述第一隔离结构被设置为与所述多个晶体管中的至少一个的栅电极交叠。
2.根据权利要求1所述的图像感测装置，其中，所述多个晶体管包括以下中的至少一个：
转移晶体管，该转移晶体管将所述光电荷转移至浮置扩散节点；
重置晶体管，该重置晶体管重置所述浮置扩散节点；
驱动晶体管，该驱动晶体管生成与所述浮置扩散节点的电势对应的电信号；或者
选择晶体管，该选择晶体管选择性地输出所述驱动晶体管的电信号作为像素信号。
3.根据权利要求2所述的图像感测装置，其中，
所述驱动晶体管的栅电极被设置为与所述第一隔离结构交叠。
4.根据权利要求3所述的图像感测装置，其中，
所述转移晶体管的栅电极、所述重置晶体管的栅电极和所述选择晶体管的栅电极被设置为不与所述第一隔离结构交叠。
5.根据权利要求3所述的图像感测装置，其中，
所述选择晶体管的栅电极被设置为与所述第二隔离结构交叠。
6.根据权利要求3所述的图像感测装置，其中，
所述第一隔离结构的水平长度与设置在所述驱动晶体管的栅电极下方的沟道区域的水平长度相同。
7.根据权利要求1所述的图像感测装置，其中，
所述第一隔离结构与面向所述第一表面的第二表面之间的距离短于所述第二隔离结构与所述第二表面之间的距离。
8.根据权利要求1所述的图像感测装置，其中，
所述第一隔离结构和所述第二隔离结构中的每一个设置在包括所述光电转换元件的像素和与所述像素相邻的另一像素之间的边界处。
9.根据权利要求8所述的图像感测装置，其中，
所述第一隔离结构和所述第二隔离结构被设置为围绕包括所述光电转换元件的所述像素。
10.根据权利要求1所述的图像感测装置，其中，所述第一隔离结构和所述第二隔离结构中的每一个包括：
电极，该电极接收偏置电压；以及
绝缘层，该绝缘层将所述电极和所述基板的杂质区域彼此电隔离。
11.根据权利要求10所述的图像感测装置，其中，
所述偏置电压是负电压。
12.根据权利要求1所述的图像感测装置，其中，
所述多个晶体管包括n沟道金属氧化物半导体NMOS晶体管，该NMOS晶体管包括与所述第一隔离结构交叠的栅电极。
13.一种图像感测装置，该图像感测装置包括：
光电转换元件，该光电转换元件设置在基板中，并且将入射光转换为与所述入射光对应的光电荷；
第一隔离结构，该第一隔离结构被设置为与用于处理所述光电荷的晶体管的栅电极交叠并且从所述基板的第一表面垂直地延伸至第一深度；以及
第二隔离结构，该第二隔离结构相对于所述光电转换元件设置在所述第一隔离结构的相对侧，并且从所述第一表面垂直地延伸至第二深度，
其中，所述第一深度大于所述第二深度，并且其中，所述入射光通过所述第一表面入射在所述基板上。
14.根据权利要求13所述的图像感测装置，其中，
所述第一隔离结构和所述第二隔离结构中的每一个设置在包括所述光电转换元件的像素和与所述像素相邻的另一像素之间的边界处。
15.根据权利要求14所述的图像感测装置，其中，
所述第一隔离结构和所述第二隔离结构被设置为围绕包括所述光电转换元件的所述像素。
16.根据权利要求13所述的图像感测装置，其中，用于处理所述光电荷的所述晶体管包括生成与浮置扩散节点的电势对应的电信号的驱动晶体管。
17.根据权利要求16所述的图像感测装置，其中，所述驱动晶体管是n沟道金属氧化物半导体NMOS晶体管。
18.根据权利要求13所述的图像感测装置，其中，所述第一隔离结构和所述第二隔离结构中的每一个包括：
电极，该电极接收偏置电压；以及
绝缘层，该绝缘层将所述电极和所述基板的杂质区域彼此电隔离。
19.根据权利要求18所述的图像感测装置，其中，所述偏置电压是负电压。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2022-0047571 | 2022-04-18 | ||
| KR1020220047571A KR20230148602A (ko) | 2022-04-18 | 2022-04-18 | 이미지 센싱 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116913932A true CN116913932A (zh) | 2023-10-20 |
Family
ID=88307101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310402494.5A Pending CN116913932A (zh) | 2022-04-18 | 2023-04-14 | 图像感测装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230335571A1 (zh) |
| KR (1) | KR20230148602A (zh) |
| CN (1) | CN116913932A (zh) |
-
2022
- 2022-04-18 KR KR1020220047571A patent/KR20230148602A/ko unknown
- 2022-11-23 US US17/993,367 patent/US20230335571A1/en active Pending
-
2023
- 2023-04-14 CN CN202310402494.5A patent/CN116913932A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20230148602A (ko) | 2023-10-25 |
| US20230335571A1 (en) | 2023-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108511471B (zh) | 固体摄像装置、固体摄像装置的制造方法以及电子设备 | |
| US10367029B2 (en) | Image sensors having a separation impurity layer | |
| KR100851495B1 (ko) | Ｊｆｅｔ 및 수직적으로 집적된 리셋 다이오드를 갖는이미지 센서의 소형 픽셀 | |
| KR20160016325A (ko) | 이미지 픽셀, 이를 포함하는 이미지 센서, 및 이를 포함하는 이미지 처리 시스템 | |
| US10084007B2 (en) | Image sensor having pickup region | |
| CN112243094B (zh) | 图像感测装置 | |
| US11682687B2 (en) | Image sensing device | |
| US8164127B2 (en) | Image sensor including a pixel cell having an epitaxial layer, system having the same, and method of forming a pixel cell | |
| KR20160025939A (ko) | 이미지 센서, 및 상기 이미지 센서의 픽셀 | |
| CN112135072B (zh) | 图像传感器 | |
| US8395687B2 (en) | Methods for operating image sensors | |
| US20230335571A1 (en) | Image sensing device | |
| CN113571537B (zh) | 图像传感器 | |
| US20230133670A1 (en) | Image sensing device | |
| US20230411418A1 (en) | Imaging sensing device and method of manufacturing the same | |
| US20240204031A1 (en) | Pixel of image sensor and image sensor | |
| US20230215885A1 (en) | Adjustable well capacity pixel for semiconductor imaging sensors | |
| US20230238418A1 (en) | Image sensing device | |
| US20210127082A1 (en) | Image sensing device | |
| KR100714604B1 (ko) | 이미지 센서 및 그 제조방법 | |
| CN114944406A (zh) | 图像感测装置 | |
| CN115883995A (zh) | 图像感测装置 | |
| CN113471227A (zh) | 图像感测装置 | |
| KR20230015162A (ko) | 이미지 센싱 장치 | |
| KR20020058560A (ko) | 포토다이오드의 광감도 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |