CN115883995A - 图像感测装置 - Google Patents

Abstract

一种图像感测装置包括：浮置扩散区域，其与单位像素的第一顶点相邻设置；传输栅极，其与浮置扩散区域抵接；源极区域，其与单位像素的第二顶点相邻设置；漏极区域，其与单位像素的第三顶点相邻设置；以及像素晶体管栅极，其定位在源极区域和漏极区域之间，其中，第二顶点和第三顶点定位在单位像素的对角方向上。

Description

图像感测装置

技术领域

各种实施方式总体上涉及一种图像感测装置。

背景技术

图像感测装置通过使用对光做出反应的感光半导体材料将光转换为电信号来捕获光学图像。随着汽车、医疗、计算机和通信行业的发展，在诸如智能电话、数字相机、游戏机、物联网、机器人、安全相机和医疗微型相机的各种装置中对高性能图像感测装置的需求不断增加。

图像感测装置可大致分成CCD(电荷耦合器件)图像感测装置和CMOS(互补金属氧化物半导体)图像感测装置。CCD图像感测装置提供比CMOS图像感测装置更好的图像质量，但是与CMOS图像感测装置相比具有更大的尺寸并消耗更多的功率。另一方面，CMOS图像感测装置与CCD图像感测装置相比具有更小的尺寸并消耗更少的功率。另外，由于CMOS图像感测装置可使用CMOS制造技术来制造，所以感光元件和信号处理电路可被集成到单个芯片中，从而能够以低成本将图像感测装置小型化。出于这些原因，为包括移动装置的许多应用开发了CMOS图像感测装置。

发明内容

各种实施方式涉及一种可在维持或减小其尺寸的同时确保像素晶体管的沟道长度的图像感测装置。

可在一些实施方式中实现所公开的技术以提供一种可在减小其像素尺寸的同时确保其像素晶体管区域的图像感测装置。

根据所公开的技术的实施方式，一种图像感测装置可包括：单位像素，其被配置为具有包括第一顶点、第二顶点、第三顶点和第四顶点的形状，其中，第二顶点和第三顶点定位在单位像素的对角方向上；浮置扩散区域，其与单位像素的第一顶点相邻设置；传输栅极，其抵接在浮置扩散区域上；源极区域，其与单位像素的第二顶点相邻设置；漏极区域，其与单位像素的第三顶点相邻设置；以及像素晶体管栅极，其定位在源极区域和漏极区域之间。

在一些实现方式中，像素晶体管栅极是驱动晶体管栅极、选择晶体管栅极和重置晶体管栅极中的任一个。

在一些实现方式中，单位像素包括形成在基板中的光电转换区域并且生成与入射光对应的光电荷，并且传输栅极包括从基板的一个表面朝着光电转换区域延伸的凹陷栅极。

在一些实现方式中，单位像素包括与单位像素的第四顶点相邻设置的接触区域，并且基板电压被施加到接触区域。

在一些实现方式中，单位像素可包括形成在基板中并被配置为生成与入射光对应的光电荷的光电转换区域以及将光电转换区域与另一相邻单位像素隔离的隔离区域。

根据所公开的技术的实施方式，一种图像感测装置可包括：像素组，其包括彼此相邻的四个单位像素，各个单位像素被配置为具有包括第一顶点、第二顶点、第三顶点和第四顶点的形状并且被配置为检测入射光并生成与入射光的强度对应的光电荷，各个单位像素包括与单位像素的第一顶点相邻设置并且被配置为累积由单位像素生成的光电荷的浮置扩散区域、抵接在浮置扩散区域上并且被配置为传输累积在浮置扩散区域中的光电荷的传输栅极、与单位像素的第二顶点相邻设置的源极区域、与单位像素的第三顶点相邻设置的漏极区域以及定位在源极区域和漏极区域之间的像素晶体管栅极，其中，第二顶点和第三顶点定位在单位像素的对角方向上。

在一些实现方式中，包括在像素组中的两个像素晶体管栅极是驱动晶体管栅极，并且驱动晶体管栅极彼此联接。

在一些实现方式中，包括在像素组中的像素晶体管栅极中的至少一个是双转换增益晶体管栅极。

在一些实现方式中，包括在像素组中的单位像素的第一顶点与像素组的中心相邻定位。

在一些实现方式中，包括在像素组中的浮置扩散区域与像素组的中心相邻定位。

在一些实现方式中，包括在像素组中的浮置扩散区域彼此电联接。

在一些实现方式中，包括在像素组中的单位像素的第一顶点定位在相对于各个单位像素的中心的相同的方向上。

根据所公开的技术的实施方式，一种图像感测装置可包括：像素组，其包括按2×4矩阵配置彼此相邻的八个单位像素，各个单位像素被配置为具有第一顶点、第二顶点、第三顶点和第四顶点并且被配置为检测入射光并生成与入射光的强度对应的光电荷，各个单位像素包括与单位像素的第一顶点相邻设置并被配置为累积由单位像素生成的光电荷的浮置扩散区域、抵接在浮置扩散区域上并被配置为传输累积在浮置扩散区域中的光电荷的传输栅极、与单位像素的第二顶点相邻设置的源极区域、与单位像素的第三顶点相邻设置的漏极区域以及定位在源极区域和漏极区域之间的像素晶体管栅极，其中，第二顶点和第三顶点定位在单位像素的对角方向上。

在一些实现方式中，包括在像素组中的像素晶体管栅极中的四个是驱动晶体管栅极，并且驱动晶体管栅极彼此联接。

在一些实现方式中，包括在像素组中的像素晶体管栅极中的至少一个是双转换增益晶体管栅极。

在一些实现方式中，包括在像素组中的浮置扩散区域彼此电联接。

根据本公开的实施方式的图像感测装置可充分确保用于在小型化的单位像素中形成像素晶体管栅极的区域。

另外，根据本公开的各种实施方式，由于充分确保像素晶体管的源极区域和漏极区域之间的距离，所以可防止像素晶体管中可出现的短沟道效应。

此外，可提供通过本文献直接或间接理解的各种效果。

附图说明

图1是示出基于所公开的技术的一些实施方式的图像感测装置的示例的框图。

图2示出基于所公开的技术的一些实施方式的单位像素的示例布局。

图3示出基于所公开的技术的一些实施方式的沿着A-A’截取的单位像素的示例横截面。

图4示出基于所公开的技术的一些实施方式的沿着B-B’截取的单位像素的示例横截面。

图5示出基于所公开的技术的一些实施方式的沿着C-C’截取的单位像素的示例横截面。

图6示出基于所公开的技术的一些实施方式的第一像素组的示例布局。

图7示出基于所公开的技术的一些实施方式的第二像素组的示例布局。

图8示出基于所公开的技术的一些实施方式的第三像素组的示例布局。

图9示出基于所公开的技术的一些实施方式的像素组的示例电路。

图10示出基于所公开的技术的一些实施方式的第四像素组的示例布局。

图11示出基于所公开的技术的一些实施方式的像素组的示例电路。

具体实施方式

以下，将参照附图描述各种实施方式。然而，应该理解，本公开不限于特定实施方式，而是包括各种修改、等同物和/或替代物。本公开的实施方式可提供可通过本公开直接/间接识别的各种效果。

图1是示出基于所公开的技术的一些实施方式的图像感测装置的示例的框图。

在一些示例实现方式中，图像感测装置100可包括像素阵列110、行驱动器120、相关双采样器(CDS)130、模数转换器(ADC)140、输出缓冲器150、列驱动器160和定时控制器170。

像素阵列110可包括布置成行和列的多个单位像素。在实施方式中，多个单位像素可布置成包括行和列的二维像素阵列。在另一实施方式中，多个单位像素可布置成三维像素阵列。多个单位像素可基于单位像素或基于像素组将光学信号转换为电信号，并且各个像素组内的单位像素可共享一个或更多个内部电路。

像素组可包括多个单位像素。例如，包括在像素组中的单位像素可按矩阵配置布置。像素阵列110可从行驱动器120接收包括行选择信号、像素重置信号和传输信号的驱动信号。响应于驱动信号，像素阵列110的对应单位像素可被启用以执行与行选择信号、像素重置信号和传输信号对应的操作。

行驱动器120可基于由定时控制器170施加的命令和控制信号来启用像素阵列110以对包括在对应行中的单位像素执行特定操作。在实施方式中，行驱动器120可选择布置在像素阵列110的至少一行中的至少一个单位像素。行驱动器120可生成行选择信号以选择多行中的至少一行。行驱动器120可依次使能针对与所选行对应的像素的像素重置信号和传输信号。这样，由所选行的各个像素生成的模拟型参考信号和模拟型图像信号可被依次传输至相关双采样器130。参考信号可以是当单位像素的感测节点(例如，浮置扩散区域节点)被重置时提供给相关双采样器130的电信号，图像信号可以是当由单位像素生成的光电荷累积在感测节点中时提供给相关双采样器130的电信号。参考信号可指示像素固有的重置噪声，图像信号可指示入射光的强度。参考信号和图像信号可被统称为像素信号。

CMOS图像传感器可通过对像素信号采样两次来使用相关双采样，以便去除两个样本之间的差异，从而去除像素的非期望偏移值(例如，固定图案噪声)。例如，在相关双采样中，通过比较由入射光生成的光电荷累积在感测节点中之前和之后获取的像素输出电压，非期望偏移值可被去除以生成仅表示入射光强度的像素输出电压。在实施方式中，相关双采样器130可依次采样并保持从像素阵列110提供给多条相应列线的参考信号和图像信号。换言之，相关双采样器130可采样并保持与像素阵列110的各列对应的参考信号和图像信号的电平。

相关双采样器130可基于来自定时控制器170的控制信号将各列的参考信号和图像信号作为相关双采样信号传输至ADC 140。

ADC 140可将针对各列从相关双采样器130接收的相关双采样信号转换为数字信号。在实施方式中，ADC 140可被实现为斜坡比较型ADC。斜坡比较型ADC可包括比较斜升和斜降的斜坡信号与模拟像素信号的比较电路，并且可包括执行计数操作直至斜坡信号匹配模拟像素信号的计数器。在实施方式中，ADC 140可将由相关双采样器130针对各列生成的相关双采样信号转换为数字信号。

ADC 140可包括分别与像素阵列110的列对应的多个列计数器。像素阵列110的列可分别联接到列计数器，并且可通过使用列计数器将与各个列对应的相关双采样信号转换为数字信号来生成图像数据。在另一实施方式中，ADC 140可包括一个全局计数器，并且可使用从全局计数器提供的全局码将与各个列对应的相关双采样信号转换为数字信号。

输出缓冲器150可基于列来暂时保持和输出由ADC 140提供的图像数据。响应于接收到定时控制器170的控制信号，输出缓冲器150可暂时存储由ADC 140提供的图像数据。输出缓冲器150可作为补偿图像感测装置100和与其联接的另一装置之间的传输速率(或处理速度)的差异的接口装置来操作。

列驱动器160可基于定时控制器170的控制信号来选择输出缓冲器150的列，并且可依次发送暂时存储在输出缓冲器150的所选列中的图像数据。在实施方式中，列驱动器160可通过基于从定时控制器170接收的地址信号生成列选择信号来选择输出缓冲器150的列，并且可将图像数据从输出缓冲器150的所选列发送到外部。

定时控制器170可控制行驱动器120、相关双采样器130、ADC 140、输出缓冲器150和列驱动器160中的至少一个。

定时控制器170可向行驱动器120、相关双采样器130、ADC 140、输出缓冲器150和列驱动器160中的至少一个提供图像感测装置100的各个组件的操作所需的时钟信号、用于定时控制的控制信号以及用于选择行和列的地址信号。在实施方式中，定时控制器170可包括逻辑控制电路、锁相环(PLL)电路、定时控制电路和通信接口电路。

图2示出基于所公开的技术的一些实施方式的单位像素20的示例布局。

在一些实现方式中，单位像素重复地布置在图1的像素阵列110上，并且单位像素20是像素的最小单元。

单位像素20可包括形成在基板200中或与基板200的一个表面相邻的多个材料层和结构。在一些实现方式中，基板200可包括半导体材料层，例如掺杂有杂质的硅层或外延层。在示例中，基板200可以是掺杂有P型杂质的硅基板。

在一些实现方式中，单位像素20可包括与基板200的一个表面相邻形成的材料层和结构，如下面将讨论的。

单位像素20可包括浮置扩散区域210、传输栅极220、源极区域230、漏极区域240、像素晶体管栅极250、接触区域260和隔离区域270。

浮置扩散区域210可累积响应于入射在单位像素20上的光而在光电转换区域(未示出)处生成的光电荷，并且与累积的光电荷对应的电压可通过像素晶体管传输至图像感测装置中的电路。

浮置扩散区域210可具有多边形形状，浮置扩散区域210的电容可根据形成在基板中的浮置扩散区域210的深度和浮置扩散区域210的形状而变化。

在像素PX具有多个边和多个角的实现方式中，浮置扩散区域210可与单位像素20的第一顶点相邻设置。例如，在图2中，第一顶点可指示单位像素20的左下角。

在一些实现方式中，与单位像素20的任何其它顶点(例如，第二顶点、第三顶点和第四顶点)相比，浮置扩散区域210更靠近顶点中的一个(例如，第一顶点)。

在一些实现方式中，与包括在单位像素20中的任何其它元件相比，浮置扩散区域210可最接近第一顶点。

传输栅极220可形成为抵接在浮置扩散区域210上。传输栅极220可包括联接栅极221和凹陷栅极222。凹陷栅极222可形成在基板200中，从基板200的一个表面垂直延伸到基板200中。

联接栅极221可形成在基板200的一个表面上，并且可联接到凹陷栅极222以及形成在基板中或基板上的信号线或互连件(未示出)。联接栅极221可用于通过信号线或互连件接收传输栅极控制信号。

传输栅极220可在线A-A’延伸的方向上抵接在浮置扩散区域210上。传输栅极220可具有沿着与浮置扩散区域210抵接的表面(在垂直于线A-A’的方向上)延伸的形状。

凹陷栅极222可具有在浮置扩散区域210和传输栅极220彼此抵接的方向上延伸的形状，并且联接栅极221可与凹陷栅极222至少部分地交叠。

由于凹陷栅极222和联接栅极221在单位像素20的对角方向上延伸，所以可确保用于形成传输栅极220的面积，并且可在减小单位像素20中传输栅极220所占据的面积的同时改进光电荷传输效率。

传输栅极220可包括导电材料和介电层。导电材料可包括例如金属或多晶硅。传输栅极220可包括用于将浮置扩散区域210和光电转换区域(未示出)与包括在传输栅极220中的导电材料隔离的介电层。

源极区域230可形成在基板200中。源极区域230可掺杂有与基板200的杂质类型不同的杂质类型。在实施方式中，当基板200掺杂有P型杂质时，源极区域230可掺杂有N型杂质。

漏极区域240可形成在基板200中，并且可掺杂有与基板200的杂质类型不同的杂质类型。在实施方式中，当基板200掺杂有P型杂质时，漏极区域240可掺杂有N型杂质。

源极区域230可与单位像素20的第二顶点相邻设置。在一些实现方式中，与单位像素20的任何其它顶点(例如，第一顶点、第三顶点和第四顶点)相比，源极区域230最接近顶点中的一个(例如，第二顶点)。

漏极区域240可与单位像素20的第三顶点相邻设置。在一些实现方式中，与单位像素20的任何其它顶点(例如，第一顶点、第二顶点和第四顶点)相比，漏极区域240最接近顶点中的一个(例如，第三顶点)。

像素晶体管栅极250可定位在源极区域230和漏极区域240之间。像素晶体管栅极250可形成为与源极区域230和漏极区域240的至少部分交叠。

像素晶体管栅极250可包括从单位像素20的第二顶点延伸到第三顶点的区域。

像素晶体管栅极250、源极区域230和漏极区域240可被包括在像素晶体管中。例如，像素晶体管可以是驱动晶体管、重置晶体管、选择晶体管和双转换增益晶体管中的任一个。像素晶体管彼此联接/联接到其它电路，驱动晶体管、重置晶体管、选择晶体管和双转换增益晶体管的功能将稍后在本专利文献中参照图9来讨论。

当具有启用电平的电压的信号被施加到传输栅极220时，光电转换区域(未示出)中生成的光电荷可传输至浮置扩散区域210并且可由像素晶体管处理以作为像素信号输出。

对像素晶体管的控制信号可通过行驱动器(参见图1的120)施加到各个单位像素20，并且施加控制信号的定时可由定时控制器170控制。

在实施方式中，一个单位像素20可包括一个像素晶体管。单位像素20的尺寸的减小可导致单位像素20中设置像素晶体管的区域减小。当用于形成像素晶体管的面积减小时，源极区域230和漏极区域240之间的距离可减小。

当源极区域230和漏极区域240之间的距离减小时，可能发生短沟道效应。

由于短沟道效应，当像素晶体管的源极区域230和漏极区域240之间的距离缩短时，击穿电压减小并且源极区域230和漏极区域240之间的泄漏电流增加。

换言之，在施加到像素晶体管栅极250的电压信号不具有启用电压电平的定时，源极区域230和漏极区域240之间的距离减小可导致源极区域230和漏极区域240之间的电流泄漏。当发生短沟道效应时，在像素信号中可能出现失真。

当源极区域230与形成在单位像素20中的漏极区域240足够远时，可防止短沟道效应。

由于像素晶体管栅极250形成为从单位像素20的第二顶点延伸到第三顶点，所以可确保设置在单位像素20中的像素晶体管中所包括的源极区域230和漏极区域240之间的足够距离。

像素晶体管栅极250可包括导电材料和介电层。导电材料可包括例如金属或多晶硅。介电层可将像素晶体管栅极250和基板200隔离。另外，介电层可将包括在像素晶体管栅极250中的导电材料与源极区域230和漏极区域240隔离。

当具有启用电压电平的像素晶体管信号(例如，重置信号、选择信号等)被施加到像素晶体管栅极250时，沟道区域可形成在源极区域230和漏极区域240之间，并且电流可流过沟道区域。

接触区域260可被定位成与单位像素20的第四顶点相邻。在一些实现方式中，与单位像素20的任何其它顶点(例如，第一顶点、第二顶点和第三顶点)相比，接触区域260最靠近顶点中的一个(例如，第四顶点)。

接触区域260可掺杂有与基板200的杂质相同的杂质。例如，当基板200掺杂有P型杂质时，接触区域260可掺杂有P型杂质。

接触区域260可具有比基板200更高的掺杂浓度。由于接触区域260具有比基板200更高的掺杂浓度，所以联接到接触区域260的导线与接触区域260之间的电阻可减小。

基板电压可通过联接到接触区域260的导线施加到接触区域260。可通过所施加的基板电压来调节像素晶体管的阈值电压。

隔离区域270可沿着单位像素20的边缘设置。通过隔离区域270，包括在单位像素20中的光电转换区域(未示出)可电隔离和物理隔离。

在实施方式中，隔离区域270可形成为包括介电材料的沟槽结构。在另一实施方式中，隔离区域270可通过掺杂杂质来形成。通过隔离区域270，单位像素20可与另一相邻单位像素20隔离。

图3示出基于所公开的技术的一些实施方式的沿着A-A’截取的单位像素的示例横截面30。

图3示出包括在单位像素中的元件之间的垂直结构。

单位像素可包括基板200，并且可包括浮置扩散区域210、传输栅极220、像素晶体管栅极250、接触区域260、隔离区域270、光电转换区域280和沟道掺杂区域290。

浮置扩散区域210可形成在与单位像素的第一顶点相邻并与基板200的一个表面接触的区域中。

传输栅极220可形成为抵接在浮置扩散区域210上并抵接在光电转换区域280上。传输栅极220可包括联接栅极221和凹陷栅极222。传输栅极220可形成为与光电转换区域280的至少一部分交叠。

联接栅极221和凹陷栅极222可包括彼此联接的导电材料。在实施方式中，联接栅极221的宽度可比凹陷栅极222的宽度窄。在另一实施方式中，联接栅极221的宽度可比凹陷栅极222的宽度宽。

凹陷栅极222可从基板200的一个表面朝着光电转换区域280延伸。凹陷栅极222可包括沿着凹陷栅极222的侧表面和底部设置的介电层。通过介电层，可将包括在凹陷栅极222中的导电材料与浮置扩散区域210隔离，并且可将包括在凹陷栅极222中的导电材料与光电转换区域280隔离。

当具有启用电平的电压被施加到传输栅极220时，可沿着传输栅极220的侧表面形成沟道区域。沟道区域可形成在光电转换区域280和浮置扩散区域210之间，并且电子可通过沟道区域从光电转换区域280移动到浮置扩散区域210。

像素晶体管栅极250可形成在基板200的一个表面上，并且可形成为与光电转换区域280的至少一部分交叠。

接触区域260可与单位像素的第四顶点相邻，并且可与基板200的一个表面接触。

隔离区域270可形成为从基板200的一个表面延伸到基板200的另一表面的结构。

隔离区域270可包括浅沟槽271和深沟槽272。在实施方式中，可通过对基板200的蚀刻工艺和沉积工艺来形成浅沟槽271和深沟槽272。

由于隔离区域270形成为从基板200的一个表面延伸到另一表面，所以可抑制分别包括在相邻单位像素中的光电转换区域280之间的光电荷的移动。

光电转换区域280可定位在距基板200的一个表面预设深度处。

光电转换区域280可生成与所接收的入射光对应的光电荷。光电转换区域280可包括有机或无机光电二极管。在一些实现方式中，除了光电二极管之外，光电转换区域280可包括诸如光电门的感光元件。

在实施方式中，光电转换区域280可形成在半导体基板中，并且可形成为具有互补导电类型的杂质(P型杂质和N型杂质)区域垂直地层叠。

沟道掺杂区域290可被定位在像素晶体管栅极250下方并且可与基板200的一个表面接触。

作为从基板200的一个表面掺杂的区域，沟道掺杂区域290可掺杂有与基板200的杂质类型相反的杂质类型。例如，当基板200掺杂有P型杂质时，沟道掺杂区域290可掺杂有N型杂质。

随着形成沟道掺杂区域290，当具有启用电压电平的信号被施加到像素晶体管栅极250时，沟道区域可容易地形成在像素晶体管栅极250下方。

图4示出基于所公开的技术的一些实施方式的沿着B-B’截取的单位像素的示例横截面40。

图4示出通过沿着其中心部分切割传输栅极220而截取的横截面。

光电转换区域280可通过隔离区域270与包括在其它相邻单位像素中的光电转换区域隔离。如沿着线B-B’截取的横截面图所示，联接栅极221的宽度可比凹陷栅极222的宽度更宽。

在实施方式中，联接栅极221可与隔离区域270的一部分交叠。为了配置信号线的布局，联接栅极221可延伸以与隔离区域270的一部分交叠。

由于形成凹陷栅极222，所以可确保形成在浮置扩散区域和光电转换区域280之间的沟道区域的足够长度。由于凹陷栅极222和光电转换区域280彼此抵接，所以当具有启用电平的电压的传输信号被施加到传输栅极220时，光电荷可容易地从光电转换区域280移动到浮置扩散区域。

图5示出基于所公开的技术的一些实施方式的沿着C-C’截取的单位像素的示例横截面50。

像素晶体管栅极250可形成在基板200的一个表面上。像素晶体管栅极250可与光电转换区域280交叠。

沟道掺杂区域290可形成在像素晶体管栅极250下方。沟道掺杂区域290可与基板200的一个表面接触，并且可从基板200的一个表面朝着基板200的另一表面延伸。

可通过向基板200的一个表面中掺杂杂质来形成源极区域230和漏极区域240。像素晶体管栅极250可定位在源极区域230和漏极区域240之间。源极区域230可与单位像素的第二顶点相邻设置，漏极区域240可与单位像素的第三顶点相邻设置。

在实施方式中，沟道掺杂区域290可从基板200的一个表面掺杂至比源极区域230和漏极区域240更浅的深度。沟道掺杂区域290可掺杂有与源极区域230和漏极区域240的杂质类型相同的杂质类型。沟道掺杂区域290的掺杂浓度可低于源极区域230和漏极区域240的掺杂浓度。

沟道掺杂区域290可形成在比像素晶体管栅极250的面积更窄的区域中。

图6示出基于所公开的技术的一些实施方式的第一像素组的示例布局。

第一像素组PG1可包括四个单位像素PX1、PX2、PX3和PX4。

尽管图6仅示出包括在各个单位像素PX1、PX2、PX3和PX4中的浮置扩散区域FD1、FD2、FD3和FD4、传输栅极TG1、TG2、TG3和TG4以及像素晶体管栅极DG、RG、DCG和SG，但单位像素PX1、PX2、PX3和PX4还可包括其它材料层/结构和/或电路。

图6的第一单位像素PX1的布局可对应于上面参照图2描述的单位像素20(参见图2)的布局。

单位像素PX1-PX4可关于第一像素组PG1的中心对称。

第一单位像素PX1可包括第一浮置扩散区域FD1、第一传输栅极TG1、驱动晶体管栅极DG和第一隔离区域IS1。驱动晶体管栅极DG可对应于上面参照图2描述的像素晶体管栅极250。驱动晶体管栅极DG可被包括在驱动晶体管中，驱动晶体管的详细功能将参照图9详细描述。

包括在第一单位像素PX1中的第一浮置扩散区域FD1可与第一单位像素PX1的第一顶点相邻设置。

第一传输栅极TG1可抵接在第一浮置扩散区域FD1上，并且驱动晶体管栅极DG可按照在第一单位像素PX1的第二顶点和第三顶点之间延伸的形状设置。

第二单位像素PX2可包括第二浮置扩散区域FD2、第二传输栅极TG2、重置晶体管栅极RG和第二隔离区域IS2。重置晶体管栅极RG可被包括在重置晶体管中，重置晶体管的详细功能将参照图9详细描述。

包括在第二单位像素PX2中的第二浮置扩散区域FD2可与第二单位像素PX2的第一顶点相邻设置。

第二传输栅极TG2可抵接在第二浮置扩散区域FD2上，并且重置晶体管栅极RG可按照在第二单位像素PX2的第二顶点和第三顶点之间延伸的形状设置。

第三单位像素PX3可包括第三浮置扩散区域FD3、第三传输栅极TG3、双转换增益晶体管栅极DCG和第三隔离区域IS3。双转换增益晶体管栅极DCG可被包括在双转换增益晶体管中，双转换增益晶体管的详细功能将参照图9详细描述。

包括在第三单位像素PX3中的第三浮置扩散区域FD3可与第三单位像素PX3的第一顶点相邻设置。

第三传输栅极TG3可抵接在第三浮置扩散区域FD3上，并且双转换增益晶体管栅极DCG可按照在第三单位像素PX3的第二顶点和第三顶点之间延伸的形状设置。

第四单位像素PX4可包括第四浮置扩散区域FD4、第四传输栅极TG4、选择晶体管栅极SG和第四隔离区域IS4。选择晶体管栅极SG可被包括在选择晶体管中，选择晶体管的功能将参照图9详细描述。

包括在第四单位像素PX4中的第四浮置扩散区域FD4可与第四单位像素PX4的第一顶点相邻设置。

第四传输栅极TG4可抵接在第四浮置扩散区域FD4上，并且选择晶体管栅极SG可按照在第四单位像素PX4的第二顶点和第三顶点之间延伸的形状设置。

包括在第一像素组PG1中的第一单位像素PX1至第四单位像素PX4可被定位为使得第一单位像素PX1至第四单位像素PX4的第一顶点与第一像素组PG1的中心相邻。换言之，第一单位像素PX1至第四单位像素PX4的第一顶点可抵接在第一像素组PG1的中心上，并且与第一顶点相邻定位的浮置扩散区域FD1、FD2、FD3和FD4可与第一像素组PG1的中心相邻。

在本公开的另一实施方式中，定位在浮置扩散区域FD1、FD2、FD3和FD4之间的隔离区域IS1至IS4可被省略。当隔离区域IS1至IS4被省略时，浮置扩散区域FD1、FD2、FD3和FD4可形成为一个区域。

包括在第一像素组PG1中的单位像素PX1、PX2、PX3和PX4可共享像素晶体管栅极DG、RG、DCG和SG。

例如，包括在第一像素组PG1中的浮置扩散区域FD1、FD2、FD3和FD4可联接到包括在第一单位像素PX1中的驱动晶体管栅极DG。

另外，浮置扩散区域FD1、FD2、FD3和FD4可联接到包括重置晶体管栅极RG的重置晶体管，并且可联接到包括双转换增益晶体管栅极DCG的双转换增益晶体管。

驱动晶体管可联接到包括选择晶体管栅极SG的选择晶体管，并且浮置扩散区域FD1、FD2、FD3和FD4与像素晶体管可通过金属布线联接。单位像素PX1、PX2、PX3和PX4的配置和布置可根据金属布线或互连件的配置而变化。

在实施方式中，第一单位像素PX1至第四单位像素PX4被布置为使得浮置扩散区域FD1、FD2、FD3和FD4彼此相邻，用于联接浮置扩散区域FD1、FD2、FD3和FD4的金属布线或互连件所设置的区域可最小化。

当金属布线所设置的区域较宽时，单位像素PX1至PX4中生成的寄生电容可增加，导致像素信号中的噪声增加。因此，基于所公开的技术的一些实施方式实现的图像感测装置可减少像素信号的失真。

在所公开的技术的一些实施方式中，由于第一像素组PG1包括双转换增益晶体管，所以可调节感测节点的转换增益。双转换增益晶体管的详细功能将参照图9详细描述。

图7示出基于所公开的技术的一些实施方式的第二像素组的示例布局。

第二像素组PG2可包括四个单位像素PX1、PX2、PX3和PX4。

尽管图7仅示出包括在各个单位像素PX1、PX2、PX3和PX4中的浮置扩散区域FD1、FD2、FD3和FD4、传输栅极TG1、TG2、TG3和TG4以及像素晶体管栅极DG1、RG、DG2和SG，但是单位像素PX1、PX2、PX3和PX4还可包括其它材料层/结构和/或电路。

包括在第二像素组PG2中的像素晶体管栅极DG1、RG、DG2和SG当中的两个像素晶体管栅极可以是驱动晶体管栅极DG1和DG2。

在所公开的技术的一些实施方式中，包括在像素组中的双转换增益晶体管栅极可由驱动晶体管栅极代替。

包括在第二像素组PG2中的第一驱动晶体管栅极DG1和第二驱动晶体管栅极DG2可分别被包括在第一单位像素PX1和第三单位像素PX3中。

分别包括第一驱动晶体管栅极DG1和第二驱动晶体管栅极DG2的第一驱动晶体管和第二驱动晶体管可并联联接。例如，第一驱动晶体管的一端可联接到选择晶体管的一端，并且第二驱动晶体管的一端可联接到选择晶体管的所述一端。

通过包括第一驱动晶体管和第二驱动晶体管，基于所公开的技术的一些实施方式的第二像素组PG2可增加驱动晶体管的栅极面积，从而减少从驱动晶体管生成的噪声。

图8示出基于所公开的技术的一些实施方式的第三像素组的示例布局。

第三像素组PG3可包括四个单位像素PX1、PX2、PX3和PX4。

尽管图8仅示出浮置扩散区域FD1、FD2、FD3和FD4、传输栅极TG1、TG2、TG3和TG4以及像素晶体管栅极DG、RG、DCG和SG，但是单位像素PX1、PX2、PX3和PX4还可包括其它材料层/结构和/或电路。

包括在第三像素组PG3中的各个单位像素PX1、PX2、PX3和PX4的第一顶点可被定位在相对于各个单位像素PX1、PX2、PX3和PX4的中心的相同的方向上。包括在像素组中的单位像素PX1、PX2、PX3和PX4的配置和布置可根据金属布线或互连件的配置而变化。

图9示出基于所公开的技术的一些实施方式的像素组的示例电路。

图9的电路图可对应于包括四个单位像素的像素组。

具有四个单位像素的像素组可包括四个单位像素以及分别包括在单位像素中的光电转换区域PD1、PD2、PD3和PD4。

例如，第一光电转换区域PD1可被包括在第一单位像素中，并且第一光电转换区域PD1和第一传输晶体管TX1可联接。

第一传输晶体管TX1可从行驱动器120(参见图1)接收第一传输信号TS1，并且根据所接收的第一传输信号TS1的电压电平，可将第一光电转换区域PD1中生成的光电荷传输至感测节点SN。

类似地，第二光电转换区域PD2可通过第二传输晶体管TX2联接到感测节点SN，第三光电转换区域PD3可通过第三传输晶体管TX3联接到感测节点SN，第四光电转换区域PD4可通过第四传输晶体管TX4联接到感测节点SN。

感测节点SN可累积从光电转换区域PD1至PD4接收的光电荷，并且可输出与累积的光电荷对应的电压信号。

例如，感测节点SN可具有分别包括在单位像素中的四个浮置扩散区域联接至的配置，并且感测节点SN的电容可以是四个浮置扩散区域的电容之和。

感测节点SN可联接到双转换增益晶体管DCGX的一端，并且双转换增益晶体管DCGX的另一端可接地。感测节点SN的电容可基于施加到双转换增益晶体管DCGX的转换增益信号DCGS的电压电平来确定或调节。

例如，当图像感测装置在高照度环境下操作时，可在光电转换区域PD1至PD4中生成量超过感测节点SN的电容的光电荷并且可将其传输至感测节点SN。

为了防止感测节点SN的饱和现象，可在高照度拍摄环境下施加具有启用电平的电压的转换增益信号DCGS，因此，感测节点SN的电容可增加双转换增益晶体管DCGX的电容。

因此，包括双转换增益晶体管DCGX的图像感测装置可控制感测节点SN的电容并确保高动态范围。

感测节点SN可联接到重置晶体管RX。重置晶体管RX的未联接到感测节点SN的另一端可联接到像素电压VDD。当施加到重置晶体管RX的重置信号RS具有启用电平的电压时，联接到重置晶体管RX的元件的电压可被重置为像素电压VDD的电平。

由于重置晶体管RX将包括在像素组中的元件重置为像素电压VDD的电平，所以可准确地检测光电转换区域PD1、PD2、PD3和PD4中的每一个中收集的光电荷的量。

驱动晶体管DX的栅极可联接到感测节点SN。驱动晶体管DX可作为放大感测节点SN的电压的源极跟随器晶体管操作。

驱动晶体管DX的一端可联接到像素电压VDD，并且驱动晶体管DX的另一端可联接到选择晶体管SX。

在实施方式中，驱动晶体管DX可包括多个晶体管。

例如，驱动晶体管DX可以包括彼此联接的包括第一驱动晶体管栅极DG1的晶体管和包括第二驱动晶体管栅极DG2的晶体管(图7所示)。

选择晶体管SX可接收选择信号SS，并且可根据所接收的选择信号SS输出由驱动晶体管DX放大的电压作为像素信号。

上述像素晶体管可以是驱动晶体管DX、重置晶体管RX、选择晶体管SX和双转换增益晶体管DCGX中的任一个。在实施方式中，各个单位像素可包括一个像素晶体管。

在上面参照图7描述的第二像素组PG2的情况下，驱动晶体管DX可被配置为包括第一驱动晶体管和第二驱动晶体管二者。另外，在第二像素组PG2的情况下，双转换增益晶体管DCGX可被省略，并且感测节点SN的一端可接地。

图10示出基于所公开的技术的一些实施方式的第四像素组的示例布局。

第四像素组PG4可包括八个单位像素PX1至PX8，并且图10示出八个单位像素PX1至PX8配置共享像素的示例性布局。

在实施方式中，八个单位像素PX1至PX8可配置2×4阵列。

第一单位像素PX1至第四单位像素PX4的第一顶点可彼此相邻定位。由于分别包括在第一单位像素PX1至第四单位像素PX4中的第一浮置扩散区域FD1至第四浮置扩散区域FD4与第一顶点相邻定位，所以第一浮置扩散区域FD1至第四浮置扩散区域FD4可彼此相邻定位。

类似地，分别包括在第五单位像素PX5至第八单位像素PX8中的第五浮置扩散区域FD5至第八浮置扩散区域FD8可彼此相邻定位。

第四像素组PG4可包括重置晶体管栅极RG、双转换增益晶体管栅极DCG、四个驱动晶体管栅极DG1至DG4以及两个选择晶体管栅极SG1和SG2。

分别包括第一驱动晶体管栅极DG1至第四驱动晶体管栅极DG4的单位像素PX3至PX6可被定位成彼此抵接，并且分别包括第一驱动晶体管栅极DG1至第四驱动晶体管栅极DG4的第一至第四驱动晶体管可彼此联接以作为一个驱动晶体管操作。

分别包括第一选择晶体管栅极SG1和第二选择晶体管栅极SG2的单位像素PX7和PX8可彼此相邻设置，并且分别包括选择晶体管栅极SG1和SG2的第一选择晶体管和第二选择晶体管可联接到驱动晶体管以调节像素信号的输出定时。

图11示出基于所公开的技术的一些实施方式的像素组的示例电路。

图11的电路图可对应于包括八个单位像素的像素组。

具有八个单位像素的像素组可包括八个单位像素以及分别包括在单位像素中的光电转换区域PD1至PD8。

例如，第一光电转换区域PD1可被包括在第一单位像素中，并且第一光电转换区域PD1和第一传输晶体管TX1可联接。

第一传输晶体管TX1可从行驱动器120(参见图1)接收第一传输信号TS1，并且根据所接收的第一传输信号TS1的电压电平，可将第一光电转换区域PD1中生成的光电荷传输至感测节点SN。

类似地，第二光电转换区域PD2至第八光电转换区域PD8可分别通过第二传输晶体管TX2至第八传输晶体管TX8联接到感测节点SN。

感测节点SN可累积从光电转换区域PD1至PD8接收的光电荷，并且可输出与所累积的光电荷对应的电压信号。

例如，感测节点SN可具有分别包括在单位像素中的八个浮置扩散区域联接至的配置，并且感测节点SN的电容可以是八个浮置扩散区域的电容之和。

感测节点SN可联接到双转换增益晶体管DCGX的一端，并且双转换增益晶体管DCGX的另一端可接地。感测节点SN的电容可基于施加到双转换增益晶体管DCGX的转换增益信号DCGS的电压电平来确定或调节。

例如，当图像感测装置在高照度环境下操作时，在光电转换区域PD1至PD8中的每一个中可生成量超过感测节点SN的电容的光电荷并且可将其传输至感测节点SN。

为了防止感测节点SN的饱和现象，可在高照度拍摄环境下施加具有启用电平的电压的转换增益信号DCGS，因此，感测节点SN的电容可增加双转换增益晶体管DCGX的电容。

因此，包括双转换增益晶体管DCGX的图像感测装置可控制感测节点SN的电容并且确保高动态范围。

例如，驱动晶体管DX可以是多个晶体管联接至的电路的等效电路。例如，驱动晶体管DX可以是图10所示的分别包括第一驱动晶体管栅极DG1至第四驱动晶体管栅极DG4的第一至第四驱动晶体管联接至的电路的等效电路。由于第一至第四驱动晶体管彼此联接，所以可实现驱动晶体管栅极的面积增加的效果。

感测节点SN可联接到重置晶体管RX。重置晶体管RX的未联接到感测节点SN的另一端可联接到像素电压VDD。当施加到重置晶体管RX的重置信号RS具有启用电平的电压时，联接到重置晶体管RX的元件的电压可被重置为像素电压VDD的电平。

由于重置晶体管RX将包括在像素组中的元件重置为像素电压VDD的电平，所以可准确地检测光电转换区域PD1、PD2、PD3、PD4、PD5、PD6、PD7和PD8中的每一个中收集的光电荷的量。

驱动晶体管DX的栅极可联接到感测节点SN。驱动晶体管DX可作为放大感测节点SN的电压的源极跟随器晶体管操作。

驱动晶体管DX的一端可联接到像素电压VDD，并且驱动晶体管DX的另一端可联接到选择晶体管SX。

选择晶体管SX可接收选择信号SS，并且可根据所接收的选择信号SS输出由驱动晶体管DX放大的电压作为像素信号。

例如，选择晶体管SX可联接到多个晶体管。例如，选择晶体管SX可联接到图10所示的分别包括第一选择晶体管栅极SG1和第二选择晶体管栅极SG2的第一至第二选择晶体管。

尽管上面参照附图描述了所公开的技术的各种实施方式，但所公开的实施方式仅是某些实现方式的示例。因此，可基于本专利文献中公开和/或示出的内容对所公开的实施方式和其它实施方式进行各种修改或增强。

相关申请的交叉引用

本专利文献要求2021年9月27日提交的韩国专利申请No.10-2021-0127013的优先权和权益，其整体作为本专利文献的公开的一部分通过引用并入本文。

Claims (16)

1.一种图像感测装置，该图像感测装置包括：

单位像素，该单位像素具有包括第一顶点、第二顶点、第三顶点和第四顶点的形状，其中，所述第二顶点和所述第三顶点定位在所述单位像素的对角方向上；

浮置扩散区域，该浮置扩散区域与所述单位像素的所述第一顶点相邻设置；

传输栅极，该传输栅极抵接在所述浮置扩散区域上；

源极区域，该源极区域与所述单位像素的所述第二顶点相邻设置；

漏极区域，该漏极区域与所述单位像素的所述第三顶点相邻设置；以及

像素晶体管栅极，该像素晶体管栅极定位在所述源极区域和所述漏极区域之间。

2.根据权利要求1所述的图像感测装置，其中，所述像素晶体管栅极是驱动晶体管栅极、选择晶体管栅极和重置晶体管栅极中的任一个。

3.根据权利要求1所述的图像感测装置，其中，

所述单位像素包括形成在基板中的光电转换区域并且生成与入射光对应的光电荷，并且

所述传输栅极包括从所述基板的一个表面朝着所述光电转换区域延伸的凹陷栅极。

4.根据权利要求1所述的图像感测装置，其中，所述单位像素包括与所述单位像素的所述第四顶点相邻设置的接触区域，并且基板电压被施加到所述接触区域。

5.根据权利要求1所述的图像感测装置，其中，所述单位像素包括：

光电转换区域，该光电转换区域形成在基板中并且生成与入射光对应的光电荷；以及

隔离区域，该隔离区域将所述光电转换区域与另一相邻单位像素隔离。

6.一种图像感测装置，该图像感测装置包括：

像素组，该像素组包括彼此相邻的四个单位像素，各个单位像素具有包括第一顶点、第二顶点、第三顶点和第四顶点的形状并且检测入射光并生成与所述入射光的强度对应的光电荷，

各个单位像素包括：

浮置扩散区域，该浮置扩散区域与所述单位像素的所述第一顶点相邻设置并且累积由所述单位像素生成的所述光电荷；

传输栅极，该传输栅极抵接在所述浮置扩散区域上并且传输所述浮置扩散区域中累积的所述光电荷；

源极区域，该源极区域与所述单位像素的所述第二顶点相邻设置；

漏极区域，该漏极区域与所述单位像素的所述第三顶点相邻设置；以及

像素晶体管栅极，该像素晶体管栅极定位在所述源极区域和所述漏极区域之间，

其中，所述第二顶点和所述第三顶点定位在所述单位像素的对角方向上。

7.根据权利要求6所述的图像感测装置，其中，包括在所述像素组中的所述像素晶体管栅极中的两个是驱动晶体管栅极，并且所述驱动晶体管栅极彼此联接。

8.根据权利要求6所述的图像感测装置，其中，包括在所述像素组中的所述像素晶体管栅极中的至少一个是双转换增益晶体管栅极。

9.根据权利要求6所述的图像感测装置，其中，包括在所述像素组中的所述单位像素的所述第一顶点与所述像素组的中心相邻定位。

10.根据权利要求9所述的图像感测装置，其中，包括在所述像素组中的所述浮置扩散区域与所述像素组的所述中心相邻定位。

11.根据权利要求10所述的图像感测装置，其中，包括在所述像素组中的所述浮置扩散区域彼此电联接。

12.根据权利要求6所述的图像感测装置，其中，包括在所述像素组中的所述单位像素的所述第一顶点被定位在相对于各个所述单位像素的中心的相同的方向上。

13.一种图像感测装置，该图像感测装置包括：

像素组，该像素组包括按2×4矩阵配置彼此相邻的八个单位像素，各个单位像素具有第一顶点、第二顶点、第三顶点和第四顶点并且检测入射光并生成与所述入射光的强度对应的光电荷，

各个单位像素包括：

浮置扩散区域，该浮置扩散区域与所述单位像素的所述第一顶点相邻设置并且累积由所述单位像素生成的所述光电荷；

传输栅极，该传输栅极抵接在所述浮置扩散区域上并且传输所述浮置扩散区域中累积的所述光电荷；

源极区域，该源极区域与所述单位像素的所述第二顶点相邻设置；

漏极区域，该漏极区域与所述单位像素的所述第三顶点相邻设置；以及

像素晶体管栅极，该像素晶体管栅极定位在所述源极区域和所述漏极区域之间，

其中，所述第二顶点和所述第三顶点定位在所述单位像素的对角方向上。

14.根据权利要求13所述的图像感测装置，其中，包括在所述像素组中的所述像素晶体管栅极中的四个是驱动晶体管栅极，并且所述驱动晶体管栅极彼此联接。

15.根据权利要求13所述的图像感测装置，其中，包括在所述像素组中的所述像素晶体管栅极中的至少一个是双转换增益晶体管栅极。

16.根据权利要求13所述的图像感测装置，其中，包括在所述像素组中的所述浮置扩散区域彼此电联接。

Images