KR101950067B1

KR101950067B1 - 광전 변환 장치 및 광전 변환 시스템

Info

Publication number: KR101950067B1
Application number: KR1020160037361A
Authority: KR
Inventors: 다이스케 요시다
Original assignee: 캐논 가부시끼가이샤
Priority date: 2015-03-30
Filing date: 2016-03-29
Publication date: 2019-02-19
Also published as: EP3076663B1; EP3076663A3; TW201705755A; US10142573B2; EP3076663A2; BR102016007030A2; RU2016111612A; US20180041726A1; US20190052824A1; RU2638914C2; TWI592018B; JP2016192594A; CN106027923A; KR20160117270A; CN106027923B; US20160295142A1; US9813649B2; JP6407083B2

Abstract

광전 변환 장치에 있어서, 화소 트랜지스터와 차동 트랜지스터가 차동 쌍을 형성한다. 클램프 회로가 차동 트랜지스터의 게이트 전압을 클램프한다. 출력 회로가 화소 트랜지스터의 게이트의 전압에 기초하는 전압을 차동 트랜지스터의 게이트에 출력하는 제1 동작을 행한다. 출력 회로는 또한 차동 트랜지스터로부터의 전류를 수신하는 것에 응답하여, 화소 트랜지스터의 게이트 전압과 차동 트랜지스터의 게이트 전압 간의 비교의 결과에 기초하는 신호를 출력 노드에 출력하는 제2 동작도 행한다. 제2 동작에 있어서, 출력 회로의 제어 유닛이 차동 트랜지스터의 드레인 전압의 변화를 출력 노드의 전압의 변화보다 작도록 제어한다.

Description

광전 변환 장치 및 광전 변환 시스템{PHOTOELECTRIC CONVERSION APPARATUS AND PHOTOELECTRIC CONVERSION SYSTEM}

본 발명은 광전 변환 장치 및 광전 변환 시스템에 관한 것이다.

일본 특허 공개 제2005-311487호 공보(이하, 특허문헌 1)의 도 2에 개시된 광전 변환 장치에서는, 차동 증폭기가 화소의 화소 증폭 트랜지스터(도 2의 114)와 열마다 배치된 차동 트랜지스터(도 2의 201)를 이용하여 형성된다. 화소 증폭 트랜지스터에는, 광전 변환 소자에서 발생한 전하에 기초하는 신호가 입력된다. 차동 트랜지스터에는, 램프 파형의 참조 전압이 입력된다. 화소 증폭 트랜지스터의 게이트의 전압을 차동 트랜지스터의 게이트의 전압과 비교하는 동작에 의해, 광전 변환 소자에서 발생한 전하에 기초하는 신호가 디지털 신호로 변환된다.

일 양태에서, 본 개시내용은 광전 변환 소자와, 상기 광전 변환 소자에서 발생한 전하에 기초하는 신호를 수신하도록 구성된 제1 트랜지스터 및 참조 신호를 수신하도록 구성된 제2 트랜지스터를 포함하는 차동 쌍과, 상기 제2 트랜지스터의 게이트의 전압을 클램프하도록 구성된 클램프 회로와, 상기 제1 트랜지스터의 게이트의 전압에 기초하는 전압을 상기 제2 트랜지스터의 게이트에 출력하는 제1 동작 및 상기 제2 트랜지스터로부터의 전류를 수신하고, 상기 제1 트랜지스터의 게이트의 전압과 상기 제2 트랜지스터의 게이트의 전압 간의 비교의 결과에 기초하는 신호를 출력 노드에 출력하는 제2 동작을 수행하도록 구성된 출력 회로를 포함하는 광전 변환 장치를 제공한다. 상기 출력 회로는, 상기 제2 동작에 있어서, 상기 제2 트랜지스터의 드레인의 전압의 변화량을 상기 출력 노드의 전압의 변화량보다 작도록 제어하게 구성된 제어 유닛을 포함한다.

다른 양태에서, 본 개시내용은 광전 변환 소자와, 상기 광전 변환 소자에서 발생한 전하에 기초하는 신호를 수신하도록 구성된 제1 트랜지스터 및 참조 신호를 수신하도록 구성된 제2 트랜지스터를 포함하는 차동 쌍과, 상기 제2 트랜지스터의 게이트의 전압을 클램프하도록 구성된 클램프 회로와, 상기 제2 트랜지스터에 전기적으로 접속된 제3 트랜지스터 및 상기 제3 트랜지스터의 게이트에 접속된 게이트를 갖는 제4 트랜지스터를 포함하는 전류 미러 회로와, 상기 제4 트랜지스터의 게이트와 드레인을 접속하는 제1 스위치 소자를 포함하는 광전 변환 장치를 제공한다.

본 발명의 추가적인 특징은 첨부된 도면을 참고한 예시적인 실시예에 대한 이하의 설명으로부터 명확해질 것이다.

도 1은 광전 변환 장치의 전체 구성을 도시하는 블록도이다.
도 2는 광전 변환 장치의 전체 구성을 도시하는 블록도이다.
도 3은 광전 변환 장치의 구성을 도시하는 도면이다.
도 4는 광전 변환 장치의 구동 신호에 관한 타이밍 차트를 모식적으로 도시하는 도면이다.
도 5는 광전 변환 장치의 회로 구성을 도시하는 도면이다.
도 6은 광전 변환 장치의 회로 구성을 도시하는 도면이다.
도 7은 광전 변환 장치의 회로 구성을 도시하는 도면이다.
도 8은 광전 변환 장치의 회로 구성을 도시하는 도면이다.
도 9는 광전 변환 장치의 회로 구성을 도시하는 도면이다.
도 10은 광전 변환 장치의 회로 구성을 도시하는 도면이다.
도 11은 광전 변환 장치의 회로 구성을 도시하는 도면이다.
도 12는 광전 변환 장치의 회로 구성을 도시하는 도면이다.
도 13은 광전 변환 장치의 회로 구성을 도시하는 도면이다.
도 14는 광전 변환 시스템의 구성을 도시하는 도면이다.

몇 가지의 실시예는 광전 변환 장치로부터 출력되는 신호의 정밀도를 향상시킬 수 있다.

광전 변환 장치에 있어서는, 광전 변환 장치로부터의 출력되는 신호의 정밀도가 저하될 가능성이 있다. 특허문헌 1의 도 2에 개시의 광전 변환 장치에 있어서는, 차동 트랜지스터의 드레인이 차동 증폭기의 출력 노드로서 기능한다. 그러므로, 상기 비교 동작에 있어서, 화소 증폭 트랜지스터의 게이트의 전압과 차동 트랜지스터의 게이트의 전압 간의 관계에서 반전이 일어날 때, 즉 전압 관계가 반전될 때, 차동 트랜지스터의 드레인의 전압이 크게 변화할 수 있다. 구체적으로, 차동 트랜지스터의 드레인의 전압의 변화량은, 접지 전압과 전원 전압(도 2의 AVD) 간의 차에 가깝거나, 거의 동등하다. 차동 트랜지스터의 드레인의 전압의 변화는 차동 트랜지스터의 게이트와 드레인 간의 기생 용량을 통해, 참조 신호를 공급하는 노드에 접속되는 차동 트랜지스터의 게이트에 전달될 수 있다.

참조 신호를 공급하는 노드의 전압의 변동은 광전 변환 장치로부터 출력되는 신호의 정밀도를 저하시킬 수 있다. 예를 들어, 차동 증폭기의 출력의 반전 후에 참조 신호가 역방향으로 변화하면, 이는 이 차동 증폭기의 출력이 다시 반전되는 결과를 야기할 수 있다. 또한, 복수의 차동 증폭기에 공통 참조 신호가 공급되는 경우, 어떤 차동 증폭기의 출력의 반전에 의해 야기되는 참조 신호의 변화가 다른 차동 증폭기의 출력을 반전시킬 수 있다. 이는 아날로그-디지털 변환 정밀도를 저하시킬 수 있다. 즉, 광전 변환 장치로부터 출력되는 디지털 신호의 정밀도가 감소하거나 저하될 가능성이 있다.

이하에서는 도면을 참조하면서, 본 발명의 양태들을 설명한다. 이하에 설명된 양태들은 제1 내지 제10 실시예들에 공통으로 관련된다. 도 1은 일 양태에 따른 광전 변환 장치의 전체 구성을 모식적으로 도시하는 블록도이다. 복수의 화소(100)가 화소 어레이(102)를 구성한다. 화소 어레이(102)는 복수의 화소 행과 복수의 화소 열을 포함한다. 수직 주사 회로(101)는 복수의 화소(100)로부터의 신호를 판독하기 위해서 복수의 화소(100)를 제어한다. 복수의 화소(100)로부터의 신호는, 예를 들어, 행마다 판독된다.

비교기 회로(104)는 화소(100)의 신호와 참조 신호를 비교한다. 참조 신호 발생 회로(103)에 의해 발생된 참조 신호가 비교기 회로(104)에 입력된다. 비교기 회로(104)에 의해 행해진 비교의 결과에 기초하는 제어 신호가 출력 회로(105)를 통해 카운터(106)에 출력된다. 그 비교의 결과에 기초하는 이 제어 신호가 카운터(106)의 카운트 기간을 제어한다. 카운터(106)는 제어 신호를 수신하는 타이밍에 대응하는, 또는 이를 나타내는 카운트 값을 메모리(107)에 출력한다. 메모리(107)에 출력된 카운트 값이 화소(100)로부터의 신호에 대해 수행된 아날로그-디지털 변환(이하, AD 변환)의 결과를 나타내는 디지털 신호로서 거기에 저장된다. 메모리(107)에 저장된 디지털 신호는 수평 주사 회로(108)를 통해 광전 변환 장치로부터 순차적으로 출력된다.

또한, 출력 회로(105)는 화소(100)의 신호에 기초하는 피드백 신호로서의 신호를 비교기 회로(104)에 출력한다. 비교기 회로(104)는 피드백 신호를 유지하는 것이 가능하다.

도 2는 다른 양태에 따른 광전 변환 장치의 전체 구성을 도시하는 블록도이다. 도 1에 도시된 광전 변환 장치의 경우에는, 각 화소 열에 하나의 카운터(106)가 배치된다. 도 2에 도시된 광전 변환 장치는 복수의 화소 열이 공통 카운터(109)를 공유한다는 점에서 도 1에 도시된 광전 변환 장치와 상이하다. 구체적으로는, 공통 카운터(109)가 출력하는 카운트 값이, 각 화소 열의 래치(110)에 입력된다. 출력 회로(105)로부터 제어 신호를 출력하는 타이밍에 따라, 각 화소 열의 래치(110)는 공통 카운터로부터 출력되는 카운트 값을 래치한다. 기타의 동작들은 도 1에 도시된 광전 변환 장치와 마찬가지이다.

도 3은 광전 변환 장치의 화소(100), 비교기 회로(104), 및 출력 회로(105)의 구성을 도시하고 있다. 설명을 간략하게 하기 위해서, 도 3에는 1개의 화소(100)만이 도시되어 있다.

화소(100)는 광전 변환 소자 PD, 리셋 트랜지스터 M1, 전송 트랜지스터 M2, 화소 트랜지스터 M3, 및 선택 트랜지스터 M4를 포함한다. 리셋 트랜지스터 M1의 게이트에는 구동 신호 φR이 입력되고, 전송 트랜지스터 M2의 게이트에는 구동 신호 φT가 입력되고, 선택 트랜지스터 M4의 게이트에는 구동 신호 φS가 입력된다.

화소 트랜지스터 M3의 게이트는 플로팅 확산 노드(floating diffusion node)(이하, FD 노드)에 접속되고 있다. 광전 변환 소자 PD에서 발생한 전하는 전송 트랜지스터 M2에 의해 FD 노드에 전송된다. 즉, 화소 트랜지스터 M3의 게이트에 광전 변환 소자 PD에서 발생한 전하에 기초하는 신호가 입력된다. 바꾸어 말하면, 화소 트랜지스터 M3은 그의 게이트에서 광전 변환 소자 PD에서 발생한 전하에 기초하는 신호를 수신한다. 리셋 트랜지스터 M1은 화소 트랜지스터 M3의 게이트의 전압을 리셋한다. 화소 트랜지스터 M3의 게이트가 FD 노드에 접속되고 있으므로, 본 설명에서는 화소 트랜지스터 M3의 게이트를 FD 노드라고도 칭한다는 점에 유의한다.

비교기 회로(104)는 차동 트랜지스터 M5를 포함한다. 차동 트랜지스터 M5의 게이트에는 참조 신호 VRMP가 입력된다. 바꾸어 말하면, 차동 트랜지스터 M5는 그의 게이트에서 참조 신호를 수신한다. 참조 신호 VRMP는, 예를 들어, 시간과 함께 그 전압이 변화하는 램프 전압 신호이다. 화소 트랜지스터 M3 및 차동 트랜지스터 M5는 테일 전류원 IS1에 접속됨으로써 차동 쌍을 형성할 수 있다. 도 3에 있어서, 테일 전류원 IS1은, 예를 들어, 게이트에 특정의 바이어스 전압이 인가되는 NMOS 트랜지스터로 실현될 수 있다. 테일 전류원 IS1은 일부 실시예들에서 생략될 수 있다. 화소 트랜지스터 M3 및 차동 트랜지스터 M5는 도전형에 있어서 동일하다. 본 양태에서는, 화소 트랜지스터 M3 및 차동 트랜지스터 M5는 모두 N-채널형의 MOS 트랜지스터들이다.

비교기 회로(104)는 차동 트랜지스터 M5의 게이트의 전압을 특정의 전압에 클램프하는 클램프 회로(300)를 포함한다. 클램프 회로(300)는, 예를 들어, 클램프 스위치 소자 SW1 및 클램프 용량 소자 C1을 포함한다. 클램프 스위치 소자 SW1은 차동 트랜지스터 M5의 게이트에 접속된다. 클램프 스위치 소자 SW1은 구동 신호 φCLMP에 의해 제어된다. 클램프 스위치 소자 SW1이 오프가 되면, 차동 트랜지스터 M5의 게이트는 전기적으로 플로팅 상태가 된다. 이는 차동 트랜지스터 M5의 게이트의 전압을 특정의 전압에 클램프하는 것을 가능하게 한다. 클램프 용량 소자 C1의 한쪽의 전극은 차동 트랜지스터 M5의 게이트에 접속된다. 클램프 용량 소자 C1의 다른 쪽 전극에는, 참조 신호 VRMP가 입력된다. 이 구성에서, 참조 신호 VRMP의 AC 성분이 클램프 용량 소자 C1을 통해 차동 트랜지스터 M5의 게이트에 입력된다.

도 3에는 도시되어 있지 않지만 1개의 화소 열에 포함되는 복수의 화소(100)에 대하여 도 3에 도시된 1개의 비교기 회로(104)가 배치된다. 구체적으로는, 복수의 화소(100)의 선택 트랜지스터 M4의 소스들이 서로 접속되어 테일 전류원 IS1에 접속된다. 또한, 복수의 화소(100)의 화소 트랜지스터의 드레인이 서로 접속된다. 1개의 차동 트랜지스터 M5가 1개의 화소 열에 포함되는 복수의 화소(100)의 각각의 화소 트랜지스터 M3와 함께 차동 쌍을 형성한다. 바꾸어 말하면, 복수의 화소(100) 각각에 포함되는 각각의 화소 트랜지스터 M3와 차동 트랜지스터 M5는 차동 쌍을 형성한다. 촬상용의 광전 변환 장치, 즉, 촬상 장치는 화소 열과 비교기 회로(104)의 복수의 세트를 포함한다.

출력 노드(310)를 갖는 출력 회로(105)가 차동 트랜지스터 M5에 전기적으로 접속된다. 출력 노드(310)는 화소 트랜지스터 M3의 소스 및 드레인 및 차동 트랜지스터 M5의 소스 및 드레인의 어느 것과도 다른 노드이다.

출력 회로(105)는 화소 트랜지스터 M3의 게이트의 전압에 기초하는 전압을 차동 트랜지스터 M5의 게이트에 출력하는 제1 동작을 행한다. 또한, 출력 회로(105)는 출력 회로(105)가 차동 트랜지스터 M5로부터의 전류를 수신하고, 화소 트랜지스터 M3의 게이트의 전압과 차동 트랜지스터 M5의 게이트의 전압 간의 비교의 결과에 기초하는 신호를 출력 노드(310)에 출력하는 제2 동작을 행한다. 다른 양태에서, 출력 회로(105)는 제2 동작에 있어서 차동 트랜지스터 M5로부터의 전류를 수신하면서 화소 트랜지스터 M3의 게이트의 전압과 차동 트랜지스터 M5의 게이트의 전압 간의 비교의 결과에 기초하는 신호를 출력 노드(310)에 출력한다. 또 다른 양태에서, 출력 회로(105)는 제2 동작에 있어서 차동 트랜지스터 M5로부터의 전류를 수신하는 것에 응답하여 화소 트랜지스터 M3의 게이트의 전압과 차동 트랜지스터 M5의 게이트의 전압 간의 비교의 결과에 기초하는 신호를 출력 노드(310)에 출력한다. 도 3에 있어서, "피드백 신호"가 화소 트랜지스터 M3의 게이트의 전압에 기초하는 전압을 나타내고, "제어 신호"가 비교의 결과에 기초하는 신호를 나타내고 있다.

제1 동작에 있어서, 출력 회로(105)는 차동 트랜지스터 M5에 전류를 공급하는 전류원으로서 동작할 수도 있다. 이 경우, 출력 회로(105)는 화소 트랜지스터 M3 및 차동 트랜지스터 M5로 형성된 연산 증폭기의 부하로서 기능한다. 따라서, 차동 트랜지스터 M5의 게이트와 드레인이 서로 단락되면, 출력 회로(105)는 화소 트랜지스터 M3의 게이트의 전압에 기초하는 전압을 차동 트랜지스터 M5의 게이트에 출력한다.

클램프 스위치 소자 SW1을 오프가 되게 함으로써, 클램프 회로(300)는 차동 트랜지스터 M5의 게이트에 출력된 전압을 유지한다. 즉, 클램프 회로(300)는 차동 트랜지스터 M5의 게이트의 전압을 화소 트랜지스터 M3의 게이트의 전압에 기초하는 전압에 클램프한다. 화소 트랜지스터 M3의 게이트의 전압에 기초하는 전압은, 예를 들어, 화소 트랜지스터 M3의 게이트의 전압과 실질적으로 동등한 전압을 포함한다. 트랜지스터 특성의 차, 온도의 차, 열 노이즈 등이 있기 때문에, 상술한 2개의 전압은 정확히 동등하지 않을 수도 있다.

제2 동작에 있어서, 출력 회로(105)는 차동 트랜지스터 M5의 전류를 검출하는 전류 검출 회로로서 동작할 수도 있다. 전류 검출 회로는 차동 트랜지스터 M5의 전류의 변화를 다른 신호로서 차동 트랜지스터 M5의 드레인과는 다른 출력 노드(310)에 출력한다. 이 기능을 이용하여, 출력 회로(105)는 화소 트랜지스터 M3의 게이트의 전압과 차동 트랜지스터 M5의 게이트의 전압 간의 비교의 결과에 기초하는 신호를 출력 노드(310)에 출력한다.

예를 들어, 차동 트랜지스터 M5의 게이트의 전압이 화소 트랜지스터 M3의 게이트의 전압보다 높은 경우에, 출력 회로(105)는 출력 노드(310)에 제1 전압을 출력한다. 한편, 차동 트랜지스터 M5의 게이트의 전압이 화소 트랜지스터 M3의 게이트의 전압보다 낮은 경우에, 출력 회로(105)는 출력 노드(310)에 제1 전압과는 다른 제2 전압을 출력한다.

상술한 설명에서는, 테일 전류원 IS1에 접속된 배선의 기생 저항을 무시하고 있다. 배선의 기생 저항은 화소 트랜지스터 M3와 차동 트랜지스터 M5로 형성된 연산 증폭기의 오프셋을 야기할 수 있다.

출력 회로(105)는, 상술한 제2 동작에 있어서, 차동 트랜지스터 M5의 드레인의 전압의 변화량을 출력 노드(310)의 전압의 변화량보다 작도록 제어하는 제어 유닛을 포함한다. 특히, 제어 유닛은 화소 트랜지스터 M3의 게이트의 전압의 크기와 차동 트랜지스터 M5의 게이트의 전압의 크기 간의 상대 관계에서 반전이 일어날 때 차동 트랜지스터 M5의 드레인의 전압의 변화량을 출력 노드(310)의 전압의 변화량보다 작도록 제어한다. 이 경우, 출력 노드(310)의 전압의 변화는 상술한 제1 전압과 제2 전압 간의 차이로서 정의될 수 있다.

제어 유닛은 전류 미러 회로를 포함할 수 있다. 전류 미러 회로는 각각이 다른 한쪽의 게이트에 접속된 게이트를 갖는 2개의 트랜지스터를 적어도 포함한다. 2개의 트랜지스터 중 한쪽의 드레인이 차동 트랜지스터 M5에 전기적으로 접속된다.

제어 유닛은 2개의 트랜지스터 중 다른 한쪽의 게이트와 드레인을 접속하는 스위치 소자를 포함할 수 있고, 다른 한쪽은 차동 트랜지스터 M5에 전기적으로 접속된 드레인을 갖는 한쪽과는 상이하다. 이 스위치 소자를 이용하여, 상술한 제1 동작과 제2 동작 사이에 전환하는 것이 가능하다. 바꾸어 말하면, 제1 동작과 제2 동작은 스위치 소자들의 상태의 온/오프에 응답하여 전환될 수 있다.

상술한 바와 같이, 출력 회로(105)는 차동 트랜지스터 M5의 드레인의 전압의 변동을 저감하는 제어 유닛을 포함한다. 이러한 구성은 차동 트랜지스터 M5의 드레인의 전압의 변동으로 인한 참조 신호의 변동의 저감을 가능하게 한다. 결과로서, 광전 변환 장치로부터 출력되는 신호의 정밀도를 향상시킬 수 있다.

다음으로, 본 실시예에 따른 광전 변환 장치의 구동을 아래에 설명한다. 도 4는 광전 변환 장치의 구동 신호에 관한 타이밍 차트를 모식적으로 도시하는 도면이다. 도 4는 1개의 화소 행으로부터 신호가 판독되는 기간인 1회의 수평 주사 기간(1H 기간)에 대한 구동 신호를 나타내고 있다. 구동 신호가 하이 레벨일 때, 이 구동 신호가 공급되는 트랜지스터들은 온이 된다. 구동 신호가 로우 레벨일 때, 이 구동 신호가 공급되는 트랜지스터들은 오프가 된다. 하이 레벨 및 로우 레벨의 구체적인 전압은 트랜지스터의 도전형에 따라서 정해진다.

본 실시예에 있어서는, 구동 신호 φCLMP가 하이 레벨일 때에, 출력 회로(105)는 전류원으로서 동작한다. 구동 신호 φCLMP가 로우 레벨일 때에, 출력 회로(105)는 전류 검출 회로로서 동작한다.

처음에, 구동 신호 φR 및 구동 신호 φCLMP가 하이 레벨로 설정된다. 그 결과, 리셋 트랜지스터 M1 및 클램프 스위치 소자 SW1이 도통 상태가 되며, 즉, 그것들은 온이 된다. FD 노드의 전압은 전원 전압 VDD 등의 특정의 전압(이하, 리셋 레벨)에 리셋된다. 동시에, 출력 회로(105)는 FD 노드의 전압에 기초하는 전압(이하, 클램프 레벨)을 차동 트랜지스터 M5의 게이트 및 클램프 용량 소자 C1에 출력한다. 즉, 출력 회로(105)는 화소 트랜지스터 M3의 게이트의 전압에 기초하는 전압을 차동 트랜지스터 M5의 게이트에 출력하는 제1 동작을 행한다.

그 후, 구동 신호 φR과 구동 신호 φCLMP는 로우 레벨로 순차적으로 변경된다. 그 결과, 리셋 레벨이 FD 노드에 의해 유지되고, 클램프 레벨이 클램프 용량 소자 C1에 유지된다. 클램프 스위치 소자 SW1을 오프가 되게 하기 전에 리셋 트랜지스터 M1을 오프가 되게 함으로써, 리셋 트랜지스터 M1에서 발생하는 열 노이즈가 클램프 레벨에 반영될 수 있다. 클램프 스위치 소자 SW1이 오프가 된 직후의 상태에서, FD 노드의 전압, 즉 화소 트랜지스터 M3의 게이트의 전압은 차동 트랜지스터 M5의 게이트의 전압과 거의 동등하다.

계속해서, 참조 신호 VRMP는 더 높은 전압으로 변경된다. 그 결과, 차동 트랜지스터 M5의 게이트의 전압이 화소 트랜지스터 M3의 게이트의 전압보다 높아진다. 화소 트랜지스터 M3 및 차동 트랜지스터 M5는 차동 쌍을 형성하기 때문에, 테일 전류원 IS1의 전류 대부분이 차동 트랜지스터 M5를 통하여 흐른다.

다음으로, 참조 신호 VRMP에 대해 램프 다운이 개시된다. 램프 다운은 참조 신호 VRMP의 전압을 점차 감소시키는 동작이다. 어떤 타이밍에서, 화소 트랜지스터 M3의 게이트의 전압의 크기와 차동 트랜지스터 M5의 게이트의 전압의 크기 간에 관계에 반전이 일어난다. 이 관계에 반전이 일어난 후에, 테일 전류원 IS1의 전류 대부분은 화소 트랜지스터 M3를 통하여 흐르고, 차동 트랜지스터 M5의 전류는 감소한다.

출력 회로(105)는 차동 트랜지스터 M5의 전류의 변화를 검출한다. 구체적으로는, 차동 트랜지스터 M5의 전류가 감소하는 타이밍에서, 출력 회로(105)는 전류의 변화의 발생을 나타내는 신호를, 제어 신호로서, 출력 노드(310)에 출력한다. 바꾸어 말하면, 출력 회로(105)는 화소 트랜지스터 M3의 게이트의 전압과 차동 트랜지스터 M5의 게이트의 전압 간의 비교의 결과에 기초하는 신호를 출력 노드(310)에 출력하는 제2 동작을 행한다.

도 1에 도시된 광전 변환 장치에 있어서는, 제어 신호가 카운터(106)를 제어함으로써 램프 다운의 개시부터 전압의 크기 관계의 반전의 발생까지의 시간을 계측하고 있다. 도 2에 도시된 광전 변환 장치에 있어서는, 제어 신호가 래치(110)를 제어함으로써 램프 다운의 개시부터 전압의 크기 관계의 반전의 발생까지의 시간을 계측하고 있다. 램프 다운의 개시 이후 소정의 시간이 경과한 후에, 리셋 레벨의 AD 변환이 종료된다. 리셋 레벨의 AD 변환이 행해지는 기간은 도 4에서 N_AD로 표기되고 있다.

그 후, 참조 신호 VRMP가 리셋된다. 구동 신호 φT를 하이 레벨로 변경함으로써, 전송 트랜지스터 M2가 온이 되고, 광전 변환 소자 PD에서 발생한 전하가 FD 노드에 전송된다. 본 설명에서는, 광전 변환 소자 PD로부터 FD 노드에 전하가 전송된 후의 상태에서 FD 노드의 전압을 광 신호 레벨이라고 칭한다.

구동 신호 φT가 로우 레벨로 변경된 후, 참조 신호 VRMP의 램프 다운이 개시된다. 그 후, 리셋 레벨의 AD 변환과 마찬가지로 광 신호 레벨의 AD 변환이 행해진다. 광 신호 레벨의 AD 변환이 행해지는 기간은 도 4에서 S_AD로 표기되고 있다.

여기서 상세한 설명은 생략되지만, 광전 변환 장치에 있어서는, 광 신호 레벨을 AD 변환하여 얻어진 코드 값으로부터 리셋 레벨을 AD 변환하여 얻어진 코드 값을 감산하는 것에 의해 디지털 CDS(correlated double sampling)가 행해질 수도 있다.

본 실시예에서는, 출력 회로(105)가 차동 트랜지스터 M5의 드레인의 전압의 변동을 저감하는 제어 유닛을 포함한다. 그러므로, 상술한 동작에 있어서, 전압 관계에 반전이 일어날 때에, 차동 트랜지스터 M5의 드레인의 전압의 변동이 억제된다. 따라서, 참조 신호 VRMP의 변동을 저감할 수 있다. 결과로서, 광전 변환 장치로부터 출력되는 디지털 신호의 정밀도를 향상시킬 수 있다.

상술한 양태에서는, 차동 트랜지스터 M5는 화소들(100) 각각의 화소 트랜지스터 M3와 함께 차동 쌍을 형성한다. 그러나, 대안의 양태에서는, 차동 트랜지스터 M5가 어떤 화소(100)에도 포함되지 않는 트랜지스터와 함께 차동 쌍을 형성할 수도 있다. 예를 들어, 각각의 화소(100)로부터 출력되는 신호는 각각의 화소(100)에 포함되는 증폭기 유닛에 의해 공통의 신호선에 출력된다. 그리고 공통의 출력선의 신호가 차동 트랜지스터 M5와 함께 차동 쌍을 구성하는 상기 트랜지스터의 게이트에 입력된다. 상술한 대안의 양태에 있어서도, 광전 변환 장치로부터 출력되는 신호의 정밀도를 향상시킬 수 있다.

이하 본 개시내용에 따른 몇 가지의 실시예를 설명한다. 다르게 설명되지 않는 한, 상술한 양태들은 모든 실시예에 적용된다. 한 실시예의 일부가 다른 실시예의 일부로 대체될 수도 있고, 또는 한 실시예의 일부가 다른 실시예에 부가될 수도 있다는 점에 유의한다.

제1 실시예

이하 제1 실시예에 따른 광전 변환 장치를 설명한다. 이 제1 실시예는 출력 회로(105)의 제어 유닛이 전류 미러 회로를 포함하는 것이 특징이다.

도 5는 광전 변환 장치의 화소(100), 비교기 회로(104), 및 출력 회로(105)의 구성을 도시하고 있다. 설명을 간략하게 하기 위해서, 도 5에는 1개의 화소(100)만이 도시되어 있다. 도 3의 것들과 기능이 유사한 부분들은 유사한 참조 번호들로 표시되고, 그에 대한 추가 상세한 설명은 생략된다.

출력 회로(105)의 제어 유닛은 P-채널형의 MOS 트랜지스터 M6 및 P-채널형의 MOS 트랜지스터 M7을 포함하는 전류 미러 회로를 포함한다. 트랜지스터 M6의 드레인은 차동 트랜지스터 M5의 드레인에 전기적으로 접속된다. 트랜지스터 M6의 게이트와 트랜지스터 M7의 게이트가 서로 접속된다.

출력 회로(105)가 제1 동작을 행할 때에, 트랜지스터 M6 및 M7으로 형성된 전류 미러 회로는 트랜지스터 M7의 전류를 트랜지스터 M6에 미러링한다. 출력 회로(105)가 제2 동작을 행할 때에, 전류 미러 회로는 트랜지스터 M6의 전류를 트랜지스터 M7에 미러링한다.

본 실시예에서는, 제1 동작에 있어서, 전류 미러 회로는 트랜지스터 M6로부터 차동 트랜지스터 M5에 전류를 공급하는 전류원으로서 동작한다. 제2 동작에 있어서, 전류 미러 회로는 차동 트랜지스터 M5로부터 트랜지스터 M6에 입력되는 전류를 트랜지스터 M7에 미러링하는 전류 검출 회로로서 동작한다.

출력 회로(105)의 제어 유닛은 용량 소자 C2를 포함한다. 용량 소자 C2는 트랜지스터 M6의 드레인에 전기적으로 접속된 제1 단자 및 트랜지스터 M6의 게이트에 전기적으로 접속된 제2 단자를 갖는다. 용량 소자 C2를 통해, 트랜지스터 M6의 드레인과 게이트가 서로 AC 결합되고, 따라서 트랜지스터 M6의 전류를 트랜지스터 M7에 미러링할 수 있다.

출력 회로(105)의 제어 유닛은 제1 스위치 소자 SW2를 포함한다. 제1 스위치 소자 SW2는 트랜지스터 M7의 게이트와 드레인을 접속한다. 제1 스위치 소자 SW2를 온이 되게 함으로써, 전류 미러 회로는 트랜지스터 M7의 전류를 트랜지스터 M6에 미러링할 수 있다. 제1 스위치 소자 SW2를 오프가 되게 함으로써, 전류 미러 회로는 트랜지스터 M6의 전류를 트랜지스터 M7에 미러링할 수 있다. 즉, 제1 스위치 소자 SW2가 출력 회로(105)로 수행되는 제1 동작과 제2 동작 사이에 전환한다.

용량 소자 C2의 용량은 제1 스위치 소자 SW2가 오프 상태에 있는 상태에서 제1 스위치 소자 SW2의 양단 사이의 결합 용량보다 크다는 점에 유의한다. MOS 트랜지스터가 제1 스위치 소자 SW2로 이용되는 경우, 제1 스위치 소자 SW2의 양단은 이 MOS 트랜지스터의 소스와 드레인이다. 상술한 구성은 전류 미러 회로의 동작의 안정성을 향상시키는 것을 가능하게 한다.

클램프 회로(300)는 클램프 스위치 소자 SW1 및 클램프 용량 소자 C1을 포함한다. 본 실시예에 있어서, 클램프 스위치 소자 SW1은 차동 트랜지스터 M5의 게이트와 드레인을 접속한다. 클램프 스위치 소자 SW1은 차동 트랜지스터 M5의 게이트와 드레인을 게이트 접지 회로(common gate circuit)를 통해 전기적으로 접속할 수도 있다.

클램프 스위치 소자 SW1과 제1 스위치 소자 SW2가 동상(same phase)으로 동작하는 것이 바람직할 수 있다. 본 실시예에서는, 클램프 스위치 소자 SW1과 제1 스위치 소자 SW2를 공통 구동 신호 φCLMP를 이용하여 제어함으로써, 클램프 스위치 소자 SW1과 제1 스위치 소자 SW2가 동상으로 동작한다.

본 실시예에서, 출력 회로(105)는 출력 노드(310)에 접속된 참조 전류원 IS2를 포함한다. 참조 전류원 IS2는 트랜지스터 M7에 참조 전류를 출력한다. 출력 노드(310)는 인버터 회로에 접속된다.

본 실시예에서, 광전 변환 장치는 도 4에 도시된 구동 신호에 의해 구동된다. 구동 신호 φCLMP가 하이 레벨인 기간 동안에는, 클램프 스위치 소자 SW1과 제1 스위치 소자 SW2가 온이 된다. 참조 전류원 IS2로부터의 참조 전류가 트랜지스터 M6 및 M7으로 형성된 전류 미러를 통해 차동 트랜지스터 M5에 출력된다. 즉, 트랜지스터 M6가 차동 트랜지스터 M5에 전류를 공급하는 전류원으로서 동작한다.

클램프 스위치 소자 SW1은 차동 트랜지스터 M5의 게이트와 드레인을 접속하고 있다. 그 결과, 화소 트랜지스터 M3, 차동 트랜지스터 M5, 테일 전류원 IS1은 트랜지스터 M6에 의해 제공되는 전류원이 부하로 기능하는 전압 폴로워로서 동작한다. 따라서, FD 노드의 전압이 차동 트랜지스터 M5의 게이트 및 클램프 용량 소자 C1에 출력된다. 바꾸어 말하면, 출력 회로(105)는 화소 트랜지스터 M3의 게이트의 전압에 기초하는 전압을 차동 트랜지스터 M5의 게이트에 출력하는 제1 동작을 행한다.

구동 신호 φCLMP가 로우 레벨이 되면, 클램프 스위치 소자 SW1과 제1 스위치 소자 SW2는 오프가 된다. 그 후, 출력 회로(105)는 화소 트랜지스터 M3의 게이트의 전압을 차동 트랜지스터 M5의 게이트의 전압과 비교하는 제2 동작을 행한다.

상술한 바와 같이, 트랜지스터 M6의 게이트와 드레인이 용량 소자 C2를 통해 서로 AC 결합된다. 그러므로, 차동 트랜지스터 M5를 통하여 흐르는 전류가 트랜지스터 M6로부터 트랜지스터 M7에 미러링된다. 미러링된 전류의 크기와 참조 전류원 IS2로부터의 참조 전류 간의 관계에 따라 출력 노드(310)의 전압이 변화한다. 즉, 출력 노드(310)에 비교의 결과에 기초하는 신호가 출력된다.

여기서, 다양한 요소들의 값들의 예를 설명한다. 예를 들어, 전류 미러 회로를 형성하는 트랜지스터 M6 및 M7는 사이즈가 거의 동등하다. 테일 전류원 IS1의 전류량 I_IS1과 참조 전류원 IS2의 전류량 I_IS2는 I_IS1 = 2 × I_IS2의 관계를 실질적으로 만족시킨다.

상기 조건에 있어서, 제1 동작에 있어서는, 테일 전류원 IS1의 전류량 I_IS1의 1/2과 거의 동등한 크기의 전류가 화소 트랜지스터 M3 및 차동 트랜지스터 M5 각각을 통하여 흐른다, 즉, 전류량 I_IS2와 거의 동등한 양의 전류가 그 각각을 통하여 흐른다. 제2 동작에 있어서는, 차동 트랜지스터 M5의 게이트의 전압이 화소 트랜지스터 M3의 게이트의 전압보다 높을 때는, 테일 전류원 IS1의 전류 대부분은 차동 트랜지스터 M5를 통하여 흐르고, 화소 트랜지스터 M3를 통해서는 거의 아무런 전류도 흐르지 않는다. 그러므로, 트랜지스터 M7를 통해서는 테일 전류원 IS1과 거의 같은 크기의 전류가 흐른다. 그 결과, 트랜지스터 M7의 드레인의 전압, 즉 출력 노드(310)의 전압은 전원 전압 VDD와 거의 동등하게 된다.

참조 신호가 램프 다운하면, 차동 트랜지스터 M5의 게이트의 전압이 화소 트랜지스터 M3의 게이트의 전압보다 낮아진다. 이 상태에서, 테일 전류원 IS1의 전류 대부분은 화소 트랜지스터 M3를 통해 흐르고, 차동 트랜지스터 M5의 전류는 거의 0이 된다. 그러므로, 트랜지스터 M7의 전류도 거의 0이 된다. 그 결과, 트랜지스터 M7의 드레인의 전압, 즉, 출력 노드(310)의 전압은 접지 전압과 거의 동등하게 된다.

상술한 바와 같이, 출력 회로(105)는 차동 트랜지스터 M5의 전류의 변화를 검출한다. 이 동작에 있어서, 트랜지스터 M6이 전류 미러 회로의 입력으로서 기능한다. 차동 트랜지스터 M5의 드레인 전류가 변화해도, 트랜지스터 M6의 드레인 전압은 크게 변화하지 않는다. 바꾸어 말하면, 전류 미러 회로가 차동 트랜지스터 M5의 드레인의 전압의 변화를 출력 노드의 전압의 변화보다 작도록 제어한다. 따라서, 참조 신호 VRMP의 전압의 변동을 저감할 수 있다. 결과로서, 본 실시예는 광전 변환 장치로부터 출력되는 신호의 정밀도를 향상시키는 것을 가능하게 한다.

특허문헌 1에 개시된 광전 변환 장치의 비교예에 있어서, 클램프 동작이 종료한 후에도, PMOS 트랜지스터(203)가 정전류원으로서 동작한다. 이 상황에서, 차동 트랜지스터(201)의 드레인의 전압이 출력으로서 판독된다. 그러므로, 전압 관계에 반전이 일어날 때에, 차동 트랜지스터(201)의 드레인 전압이 크게 변화한다. 이 전압 변동이 참조 신호의 전압을 변화시켜, 결과적으로, 화질 저하의 원인이 될 수 있다.

상술한 바와 같이, 본 실시예는 광전 변환 장치로부터 출력되는 신호의 정밀도를 향상시키는 것을 가능하게 한다.

제2 실시예

이하 제2 실시예에 따른 광전 변환 장치를 설명한다. 이 실시예는 출력 회로(105)가 전류원 IS3을 포함하는 점에서 제1 실시예와 상이하다. 이하 제1 실시예와의 차이가 설명되지만 제1 실시예의 것들과 유사한 부분들에 대한 설명은 생략된다.

도 6은 광전 변환 장치의 화소(100), 비교기 회로(104), 및 출력 회로(105)의 구성을 도시하고 있다. 설명을 간략하게 하기 위해서, 도 6에는 1개의 화소(100)만이 도시되어 있다. 도 3 또는 도 5의 것들과 기능이 유사한 부분들은 유사한 참조 번호들로 표시되고, 그에 대한 추가 상세한 설명은 생략된다.

출력 회로(105)가 전류원 IS3을 포함한다. 전류원 IS3은 전류 미러 회로의 트랜지스터 M6의 드레인에 접속된다. 전류원 IS3은 차동 트랜지스터 M5의 전류가 거의 0이 될 때에 트랜지스터 M6의 전류가 0이 되는 것을 방지할 수 있다. 이는 출력 회로(105)의 응답 특성의 향상을 가능하게 한다.

여기서, 다양한 요소들의 값들의 예를 설명한다. 전류원 IS3의 전류량 I_IS3은 테일 전류원 IS1의 전류량 I_IS1 및 참조 전류원 IS2의 전류량 I_IS2보다 작은 것이 바람직할 수 있다. 전류 미러 회로를 형성하는 트랜지스터 M6 및 M7의 사이즈가 거의 동등할 경우, 전류량 I_IS1, 전류량 I_IS2 및 전류량 I_IS3이 I_IS1 = 2 × (I_IS2 - I_IS3)의 관계를 실질적으로 만족시키는 것이 바람직할 수 있다.

상술한 바와 같이, 본 실시예는 광전 변환 장치의 동작 속도를 향상시키는 것을 가능하게 한다. 또한, 제1 실시예와 마찬가지로, 본 실시예는 광전 변환 장치로부터 출력되는 신호의 정밀도를 향상시키는 것을 가능하게 한다.

제3 실시예

이하 제3 실시예에 따른 광전 변환 장치를 설명한다. 제3 실시예는 출력 회로(105)의 제어 유닛의 용량 소자 C2가 제2 스위치 소자 SW3으로 대체된다는 점에서 제1 실시예 및 제2 실시예와 상이하다. 이하 제1 실시예 및 제2 실시예와의 차이가 설명되지만 제1 실시예 또는 제2 실시예의 것들과 유사한 부분들에 대한 설명은 생략된다.

도 7은 광전 변환 장치의 화소(100), 비교기 회로(104) 및 출력 회로(105)의 구성을 도시하고 있다. 설명을 간략하게 하기 위해서, 도 7에는 1개의 화소(100)만이 도시되어 있다. 도 3, 도 5 또는 도 6의 것들과 기능이 유사한 부분들은 동일한 참조 번호로 표시되고, 그에 대한 추가 상세한 설명은 생략된다.

출력 회로(105)가 제1 동작을 행할 때에, 트랜지스터 M6 및 M7로 형성된 전류 미러 회로는 트랜지스터 M7의 전류를 트랜지스터 M6에 미러링한다. 출력 회로(105)가 제2 동작을 행할 때에, 전류 미러 회로는 트랜지스터 M6의 전류를 트랜지스터 M7에 미러링한다.

본 실시예에서는, 제1 동작에 있어서, 전류 미러 회로는, 트랜지스터 M6로부터 차동 트랜지스터 M5에 전류를 공급하는 전류원으로서 동작한다. 제2 동작에 있어서, 전류 미러 회로는 차동 트랜지스터 M5로부터 트랜지스터 M6에 입력되는 전류를 트랜지스터 M7에 미러링하는 전류 검출 회로로서 동작한다.

출력 회로(105)의 제어 유닛은 제1 스위치 소자 SW2와 제2 스위치 소자 SW3을 포함한다. 제1 스위치 소자 SW2는 트랜지스터 M7의 게이트와 드레인을 접속한다. 제2 스위치 소자 SW3은 트랜지스터 M6의 드레인과 게이트를 전기적으로 접속한다.

본 실시예에 있어서, 제1 스위치 소자 SW2와 상기 제2 스위치 소자 SW3은 배타적인 방식으로 동작한다. 바꾸어 말하면, 제1 스위치 소자 SW2가 온 상태일 때, 제2 스위치 소자 SW3은 오프가 된다. 한편, 제1 스위치 소자 SW2가 오프 상태일 때, 제2 스위치 소자 SW3은 온이 된다. 구체적으로, 제1 스위치 소자 SW2는 구동 신호 φCLMP에 의해 제어된다. 제2 스위치 소자 SW3은 구동 신호 φCLMP와 역상(opposite in phase)인 구동 신호 φCLMPB에 의해 제어된다.

제1 스위치 소자 SW2를 온이 되게 하고 제2 스위치 소자 SW2를 오프가 되게 함으로써, 전류 미러 회로는 트랜지스터 M7의 전류를 트랜지스터 M6에 미러링할 수 있다. 제1 스위치 소자 SW2를 오프가 되게 하고 제2 스위치 소자 SW2가 온이 되게 함으로써, 전류 미러 회로는 트랜지스터 M6의 전류를 트랜지스터 M7에 미러링할 수 있다. 즉, 제1 스위치 소자 SW2 및 제2 스위치 소자 SW3이 출력 회로(105)로 수행되는 제1 동작과 제2 동작 사이에 전환한다.

따라서, 제1 실시예와 마찬가지로, 본 실시예는 광전 변환 장치로부터 출력되는 신호의 정밀도를 향상시키는 것을 가능하게 한다.

제4 실시예

이하 제4 실시예에 따른 광전 변환 장치를 설명한다. 제4 실시예는 출력 회로(105)가 소스 접지 증폭 회로(common-source amplifier circuit)를 포함한다는 점에서 제1 실시예 내지 제3 실시예와 상이하다. 이하 제1 실시예 내지 제3 실시예와의 차이가 설명되지만 제1 실시예 내지 제3 실시예 중 어느 하나의 것들과 유사한 부분들에 대한 설명은 생략된다.

도 8은 광전 변환 장치의 화소(100), 비교기 회로(104), 및 출력 회로(105)의 구성을 도시하고 있다. 설명을 간략하게 하기 위해서, 도 8에는 1개의 화소(100)만이 도시되어 있다. 도 3 및 도 5 내지 도 7 중 하나의 것들과 기능이 유사한 부분들은 유사한 참조 번호들로 표시되고, 그에 대한 추가 상세한 설명은 생략된다.

출력 회로(105)는 전류원 IS4와 N-채널형의 MOS 트랜지스터 MS를 포함하는 소스 접지 증폭 회로를 포함한다. 소스 접지 증폭 회로의 입력 노드는 용량 소자 C3을 통해 트랜지스터 M7의 드레인에 접속된다. 소스 접지 증폭 회로의 출력 노드는 출력 회로(105)의 출력 노드(310)로서 기능한다.

출력 회로(105)는 또한 제3 스위치 소자 SW4를 포함한다. 제3 스위치 소자 SW4를 구비함으로써, 제1 동작에 있어서, 소스 접지 증폭 회로의 입력 노드의 전압을 클램프할 수 있다. 제3 스위치 소자 SW4는, 클램프 스위치 소자 SW1 및 제1 스위치 소자 SW2와 마찬가지로, 구동 신호 φCLMP에 의해 제어된다. 구동 신호 φCLMP가 하이 레벨인 기간 동안, 클램프 스위치 소자 SW1, 제1 스위치 소자 SW2, 및 제3 스위치 소자 SW4가 온이 되고, 따라서 클램프 용량 소자 C1, 용량 소자 C2, 및 용량 소자 C3는 그 각각의 동작점에서 클램프된다.

본 실시예에서는, 상술한 바와 같이, 출력 회로(105)가 소스 접지 증폭 회로를 포함한다. 이는 제2 동작에 있어서 이득을 증가시키는 것을 가능하게 한다. 또한, 제1 실시예와 마찬가지로, 본 실시예는 광전 변환 장치로부터 출력되는 신호의 정밀도를 향상시키는 것을 가능하게 한다.

제5 실시예

이하 제5 실시예에 따른 광전 변환 장치를 설명한다. 제5 실시예는 출력 회로(105)가 복수의 전류 미러 회로를 포함한다는 점에서 제1 실시예 내지 제4 실시예와 상이하다. 이하 제1 실시예 내지 제4 실시예와의 차이가 설명되지만 제1 실시예 내지 제4 실시예 중 어느 하나의 것들과 유사한 부분들에 대한 설명은 생략된다.

도 9는 광전 변환 장치의 화소(100), 비교기 회로(104), 및 출력 회로(105)의 구성을 도시하고 있다. 설명을 간략하게 하기 위해서, 도 9에는 1개의 화소(100)만이 도시되어 있다. 도 3 및 도 5 내지 도 8 중 하나의 것들과 기능이 유사한 부분들은 유사한 참조 번호들로 표시되고, 그에 대한 추가 상세한 설명은 생략된다.

출력 회로(105)의 제어 유닛은 P-채널형의 MOS 트랜지스터 M8 및 P-채널형의 MOS 트랜지스터 M9를 포함하는 제1 전류 미러 회로를 포함한다. 트랜지스터 M8의 드레인은 화소 트랜지스터 M3의 드레인에 전기적으로 접속된다. 트랜지스터 M8의 게이트와 트랜지스터 M9의 게이트가 서로 접속된다. 제1 전류 미러 회로는 화소 트랜지스터 M3의 전류를, 제1 미러 출력 노드로서 기능하는, 트랜지스터 M9의 드레인에 출력한다.

출력 회로(105)의 제어 유닛은 P-채널형의 MOS 트랜지스터 M6 및 P-채널형의 MOS 트랜지스터 M7을 포함하는 제2 전류 미러 회로를 포함한다. 트랜지스터 M6의 드레인은 차동 트랜지스터 M5의 드레인에 전기적으로 접속된다. 트랜지스터 M6의 게이트와 트랜지스터 M7의 게이트가 서로 접속된다. 제2 전류 미러 회로는 차동 트랜지스터 M5의 전류를, 제2 미러 출력 노드로서 기능하는, 트랜지스터 M7의 드레인에 출력한다.

출력 회로(105)의 제어 유닛은 또한 N-채널형의 MOS 트랜지스터 M10 및 N-채널형의 MOS 트랜지스터 M11을 포함하는 제3 전류 미러 회로를 포함한다. 트랜지스터 M10의 드레인은 트랜지스터 M7의 드레인에 전기적으로 접속된다. 트랜지스터 M10의 게이트와 트랜지스터 M11의 게이트가 서로 접속된다. 제3 전류 미러 회로는 제2 미러 출력 노드(트랜지스터 M7의 드레인)을 제1 미러 출력 노드(트랜지스터 M9의 드레인)에 출력한다.

트랜지스터 M9의 드레인과 트랜지스터 M11의 드레인이 접속되는 노드가 출력 회로(105)의 출력 노드(310)로서 기능한다. 클램프 스위치 소자 SW1은 차동 트랜지스터 M5의 게이트와 출력 노드(310)를 접속한다.

클램프 스위치 소자 SW1이 온이 되면, 출력 노드(310)의 전압이 차동 트랜지스터 M5의 게이트에 피드백된다. 즉, 화소 트랜지스터 M3 및 차동 트랜지스터 M5는 전압 폴로워로서 동작한다. 상술한 바와 같이, 출력 회로(105)는 화소 트랜지스터 M3의 게이트의 전압에 기초하는 전압을 차동 트랜지스터 M5의 게이트에 출력하는 제1 동작을 행한다.

클램프 스위치 소자 SW1이 오프가 되면, 화소 트랜지스터 M3의 전류 및 차동 트랜지스터 M5의 전류가, 각각, 트랜지스터 M9 및 트랜지스터 M11을 통해 출력 노드(310)에 출력된다. 화소 트랜지스터 M3의 전류 및 차동 트랜지스터 M5의 전류가 출력 노드(310)에서 비교되고, 비교의 결과를 나타내는 신호가 출력 노드(310)에 출력된다. 화소 트랜지스터 M3의 전류와 차동 트랜지스터 M5의 전류 간의 관계는 이들 2개의 트랜지스터의 게이트들의 전압 간의 관계로 정해진다. 상술한 바와 같이, 출력 회로(105)는 화소 트랜지스터 M3의 게이트의 전압과 차동 트랜지스터 M5의 게이트의 전압을 비교하고, 비교의 결과에 기초하는 신호를 출력하는 제2 동작을 행한다.

제6 실시예

이하 제6 실시예에 따른 광전 변환 장치를 설명한다. 제6 실시예는 출력 회로(105)가 전류 미러 회로와 게이트 접지 회로를 포함한다는 점에서 제1 실시예 내지 제5 실시예와 상이하다. 이하 제1 실시예 내지 제5 실시예와의 차이가 설명되지만 제1 실시예 내지 제5 실시예 중 어느 하나의 것들과 유사한 부분들에 대한 설명은 생략된다.

도 10은 광전 변환 장치의 화소(100), 비교기 회로(104), 및 출력 회로(105)의 구성을 도시하고 있다. 설명을 간략하게 하기 위해서, 도 10에는 1개의 화소(100)만이 도시되어 있다. 도 3 및 도 5 내지 도 9 중 하나의 것들과 기능이 유사한 부분들은 유사한 참조 번호들로 표시되고, 그에 대한 추가 상세한 설명은 생략된다.

전류 미러 회로는 또한 P-채널형의 MOS 트랜지스터 MG1 및 P-채널형의 MOS 트랜지스터 MG2를 포함한다. 트랜지스터 MG1 및 트랜지스터 MG2은 각각 트랜지스터 M6 및 트랜지스터 M7에 캐스코드 접속된다. 트랜지스터 MG1의 게이트 및 트랜지스터 MG2의 게이트에는 바이어스 전압 Vbs가 공급된다. 그 결과, 트랜지스터 MG1 및 트랜지스터 MG2은 각각 게이트 접지 회로를 구성한다.

본 실시예에서는, 제1 동작에 있어서, 전류 미러 회로는 트랜지스터 M6로부터 차동 트랜지스터 M5에 전류를 공급하는 전류원으로서 동작하고 있다. 제2 동작에 있어서, 전류 미러 회로는 차동 트랜지스터 M5로부터 트랜지스터 M6에 입력되는 전류를 트랜지스터 M7에 미러링하는 전류 검출 회로로서 동작한다.

출력 회로(105)의 제어 유닛은 용량 소자 C2를 포함한다. 용량 소자 C2는 제1 단자 및 제2 단자를 갖는다. 용량 소자 C2의 제1 단자는 게이트 접지 회로(트랜지스터 MG1)를 통해 트랜지스터 M6의 드레인에 전기적으로 접속된다. 용량 소자 C2의 제2 단자는 트랜지스터 M6의 게이트에 전기적으로 접속된다. 용량 소자 C2를 통해, 트랜지스터 M6의 드레인과 게이트가 서로 AC 결합되고, 따라서 트랜지스터 M6의 전류를 트랜지스터 M7에 미러링할 수 있다.

출력 회로(105)의 제어 유닛은 제1 스위치 소자 SW2를 포함한다. 제1 스위치 소자 SW2는 트랜지스터 M7의 게이트와 드레인을 게이트 접지 회로(트랜지스터 MG2)을 통해 전기적으로 접속한다. 제1 스위치 소자 SW2를 온이 되게 함으로써, 전류 미러 회로는 트랜지스터 M7의 전류를 트랜지스터 M6에 미러링할 수 있다. 제1 스위치 소자 SW2를 오프가 되게 함으로써, 전류 미러 회로는 트랜지스터 M6의 전류를 트랜지스터 M7에 미러링할 수 있다. 즉, 제1 스위치 소자 SW2가 출력 회로(105)로 수행되는 제1 동작과 제2 동작 사이에 전환한다.

용량 소자 C2의 용량은 제1 스위치 소자 SW2가 오프 상태에 있는 상태에서 제1 스위치 소자 SW2의 양단 사이의 결합 용량보다 크다는 점에 유의한다. MOS 트랜지스터가 제1 스위치 소자 SW2로서 이용되는 경우, 제1 스위치 소자 SW2의 양단은 이 MOS 트랜지스터의 소스와 드레인이다. 상술한 구성은 전류 미러 회로의 동작의 안정성을 향상시키는 것을 가능하게 한다.

클램프 회로(300)는 클램프 스위치 소자 SW1 및 클램프 용량 소자 C1을 포함한다. 본 실시예에 있어서, 클램프 스위치 소자 SW1이 차동 트랜지스터 M5의 게이트와 드레인을 게이트 접지 회로(트랜지스터 MG1)를 통해 전기적으로 접속한다.

클램프 스위치 소자 SW1과 제1 스위치 소자 SW2가 동상으로 동작하는 것이 바람직할 수 있다. 본 실시 형태에서는, 클램프 스위치 소자 SW1과 제1 스위치 소자 SW2가 공통 구동 신호 φCLMP에 의해 제어된다.

본 실시예에 있어서, 출력 회로(105)는 출력 노드(310)에 접속된 참조 전류원 IS2를 포함한다. 참조 전류원 IS2는 트랜지스터 M7에 참조 전류를 출력한다. 출력 노드(310)는 인버터 회로에 접속된다.

본 실시예에 있어서, 광전 변환 장치는 도 4에 도시된 구동 신호에 의해 구동된다. 즉, 본 실시예에서, 구동은 제1 실시예와 유사한 방식으로 행해진다.

여기서, 다양한 요소들의 값들의 예를 설명한다. 예를 들어, 전류 미러 회로를 형성하는 트랜지스터 M6 및 M7은 사이즈가 거의 동등하다. 테일 전류원 IS1의 전류량 I_IS1과, 참조 전류원 IS2의 전류량 I_IS2와, 전류원 IS3의 전류량 I_IS3은 I_IS1 = 2 × (I_IS2 - I_IS3)의 관계를 실질적으로 만족시킨다.

상술한 조건에 있어서, 제1 동작에 있어서는, 테일 전류원 IS1의 전류량 I_IS1의 1/2과 거의 동등한 크기의 전류가 화소 트랜지스터 M3 및 차동 트랜지스터 M5 각각을 통하여 흐른다, 즉, 이들 2개의 트랜지스터 각각을 통하여 흐르는 전류는 전류량 (I_IS2 - I_IS3)과 거의 동등하다. 제2 동작에 있어서는, 차동 트랜지스터 M5의 게이트의 전압이 화소 트랜지스터 M3의 게이트의 전압보다 높을 때는, 테일 전류원 IS1의 전류 대부분이 차동 트랜지스터 M5를 통하여 흐르고, 화소 트랜지스터 M3를 통해서는 거의 아무런 전류도 흐르지 않는다. 그러므로, 트랜지스터 M7를 통해서는 테일 전류원 IS1과 거의 같은 크기의 전류가 흐른다. IS1 = 2 × IS2이므로, 트랜지스터 M7의 드레인의 전압, 즉, 출력 노드(310)의 전압은 전원 전압 VDD와 거의 동등하게 된다.

참조 신호가 램프 다운하면, 차동 트랜지스터 M5의 게이트의 전압이 화소 트랜지스터 M3의 게이트의 전압보다 낮아진다. 이 상태에서는, 테일 전류원 IS1의 전류 대부분이 화소 트랜지스터 M3을 통하여 흐르고, 차동 트랜지스터 M5의 전류는 거의 0이 된다. 따라서, 트랜지스터 M7의 전류도 거의 0이 된다. 그 결과, 트랜지스터 M7의 드레인의 전압, 즉, 출력 노드(310)의 전압은 접지 전압과 거의 동등하게 된다.

상술한 바와 같이, 출력 회로(105)는 차동 트랜지스터 M5의 전류의 변화를 검출한다. 이 동작에서, 트랜지스터 M6이 전류 미러 회로의 입력으로서 기능한다. 차동 트랜지스터 M5의 드레인 전류가 변화해도, 트랜지스터 M6의 드레인의 전압은 크게 변화하지 않는다. 바꾸어 말하면, 전류 미러 회로가 차동 트랜지스터 M5의 드레인의 전압의 변화를 출력 노드의 전압의 변화보다 작도록 제어한다. 따라서, 참조 신호 VRMP의 전압의 변동을 저감할 수 있다. 결과로서, 본 실시예는 광전 변환 장치로부터 출력되는 신호의 정밀도를 향상시키는 것을 가능하게 한다.

본 실시예에서는, 전류 미러 회로를 형성하는 트랜지스터 M6 및 트랜지스터 M7이 각각 게이트 접지 회로가 캐스코드 접속된다. 이는 차동 트랜지스터 M5의 드레인의 전압의 변동을 제1 실시예보다 더 효과적으로 저감하는 것을 가능하게 한다.

제7 실시예

이하 제7 실시예에 따른 광전 변환 장치를 설명한다. 제7 실시예는 출력 회로(105)의 제어 유닛의 용량 소자 C2가 제2 스위치 소자 SW3으로 대체된다는 점에서 제6 실시예와 상이하다. 이하 제6 실시예와의 차이가 설명되지만 제6 실시예의 것들과 유사한 부분들에 대한 설명은 생략된다. 본 실시예에서, 제2 스위치 소자 SW3은 제3 실시예에 따른 제2 스위치 소자 SW3과 유사한 방식으로 기능한다.

도 11은 광전 변환 장치의 화소(100), 비교기 회로(104), 및 출력 회로(105)의 구성을 도시하고 있다. 설명을 간략하게 하기 위해서, 도 11에는 1개의 화소(100)만이 도시되어 있다. 도 7 또는 도 10의 것들과 기능이 유사한 부분들은 유사한 참조 번호들로 표시되고, 그에 대한 추가 상세한 설명은 생략된다.

전류 미러 회로는 또한 P-채널형의 MOS 트랜지스터 MG1 및 P-채널형의 MOS 트랜지스터 MG2를 포함한다. 트랜지스터 MG1 및 트랜지스터 MG2는 각각 트랜지스터 M6 및 트랜지스터 M7에 캐스코드 접속된다. 트랜지스터 MG1의 게이트 및 트랜지스터 MG2의 게이트에는 바이어스 전압 Vbs가 공급된다. 그 결과, 트랜지스터 MG1 및 트랜지스터 MG2는 각각 게이트 접지 회로를 형성한다.

출력 회로(105)의 제어 유닛은 제1 스위치 소자 SW2와 제2 스위치 소자 SW3을 포함한다. 제1 스위치 소자 SW2는 트랜지스터 M7의 게이트와 드레인을 게이트 접지 회로(트랜지스터 MG2)를 통해 전기적으로 접속한다. 제2 스위치 소자 SW3은 트랜지스터 M6의 드레인과 게이트를 게이트 접지 회로(트랜지스터 MG1)를 통해 전기적으로 접속한다.

본 실시예에 있어서, 제1 스위치 소자 SW2와 상기 제2 스위치 소자 SW3은 배타적인 방식으로 동작한다. 바꾸어 말하면, 제1 스위치 소자 SW2가 온 상태일 때 제2 스위치 소자 SW3이 오프가 된다. 한편, 제1 스위치 소자 SW2가 오프 상태일 때, 제2 스위치 소자 SW3이 온이 된다. 구체적으로, 제1 스위치 소자 SW2는 구동 신호 φCLMP에 의해 제어된다. 제2 스위치 소자 SW3은 구동 신호 φCLMP와 역상인 구동 신호 φCLMPB에 의해 제어된다.

제1 스위치 소자 SW2를 온이 되게 하고 제2 스위치 소자 SW2를 오프가 되게 함으로써, 전류 미러 회로는 트랜지스터 M7의 전류를 트랜지스터 M6에 미러링할 수 있다. 제1 스위치 소자 SW2를 오프가 되게 하고 제2 스위치 소자 SW2를 온이 되게 함으로써, 전류 미러 회로는 트랜지스터 M6의 전류를 트랜지스터 M7에 미러링할 수 있다. 즉, 제1 스위치 소자 SW2 및 제2 스위치 소자 SW3이 출력 회로(105)로 수행되는 제1 동작과 제2 동작 사이에 전환한다.

따라서, 제6 실시예와 마찬가지로, 본 실시예는 광전 변환 장치로부터 출력되는 신호의 정밀도를 향상시키는 것을 가능하게 한다.

제8 실시예

이하 제8 실시예에 따른 광전 변환 장치를 설명한다. 제8 실시예는 출력 회로(105)가 전류 미러 회로와 부하 트랜지스터를 포함한다는 점에서 제1 실시예 내지 제7 실시예와 상이하다. 이하 제1 실시예 내지 제7 실시예와의 차이가 설명되지만 제1 실시예 내지 제7 실시예 중 어느 하나의 것들과 유사한 부분들에 대한 설명은 생략된다.

도 12는 광전 변환 장치의 화소(100), 비교기 회로(104), 및 출력 회로(105)의 구성을 도시하고 있다. 설명을 간략하게 하기 위해서, 도 12에는 1개의 화소(100)만이 도시되어 있다. 도 3 및 도 5 내지 도 11 중 하나의 것들과 기능이 유사한 부분들은 유사한 참조 번호들로 표시되고, 그에 대한 추가 상세한 설명은 생략된다.

출력 회로(105)의 제어 유닛은 N-채널형의 MOS 트랜지스터 M6 및 N-채널형의 MOS 트랜지스터 M7을 포함하는 전류 미러 회로를 포함한다. 트랜지스터 M6의 드레인은 게이트 접지 회로(트랜지스터 MG1)를 통해 차동 트랜지스터 M5의 드레인에 전기적으로 접속된다. 트랜지스터 M6의 게이트와 트랜지스터 M7의 게이트가 서로 접속된다.

출력 회로(105)가 제1 동작을 행할 때에, 트랜지스터 M6 및 M7로 형성된 전류 미러 회로는 트랜지스터 M7의 전류를 트랜지스터 M6에 미러링한다. 또한, 출력 회로(105)가 제2 동작을 행할 때에, 전류 미러 회로는 트랜지스터 M6의 전류를 트랜지스터 M7에 미러링한다.

출력 회로(105)의 제어 유닛은 P-채널형의 부하 트랜지스터 ML1 및 ML2를 포함한다. 부하 트랜지스터 ML1의 드레인은 차동 트랜지스터 M5의 드레인에 전기적으로 접속된다. 부하 트랜지스터 ML1의 게이트와 부하 트랜지스터 ML2의 게이트는 서로 접속되고, 공통으로 접속된 게이트들에는 바이어스 전압 Vbs1이 공급된다. 부하 트랜지스터 ML1 및 ML2는 각각 전류원으로서 동작한다.

본 실시예에 있어서, 차동 트랜지스터 M5 및 트랜지스터 M6의 접속들은 부하 트랜지스터 ML1로부터의 전류를 상보적으로 수신하도록 이루어진다. 바꾸어 말하면, 부하 트랜지스터의 드레인과 접지 노드 사이의 전기 경로에 차동 트랜지스터 M5와 트랜지스터 M6이 병렬로 배치된다. 이러한 구성에서는, 차동 트랜지스터 M5의 전류와 트랜지스터 M6의 전류의 합이 부하 트랜지스터 ML1의 전류와 거의 동등하다.

본 실시예에서는, 제1 동작에 있어서, 부하 트랜지스터 ML1이 차동 트랜지스터 M5에 전류를 공급하는 전류원으로서 동작한다. 제2 동작에 있어서, 전류 미러 회로는 부하 트랜지스터 ML1로부터 트랜지스터 M6에 입력되는 전류를 트랜지스터 M7에 미러링하는 전류 검출 회로로서 동작한다.

출력 회로(105)의 제어 유닛은 용량 소자 C2를 포함한다. 용량 소자 C2는 제1 단자 및 제2 단자를 갖는다. 용량 소자 C2의 제1 단자는 트랜지스터 M6의 드레인에 전기적으로 접속된다. 용량 소자 C2의 제2 단자는 트랜지스터 M6의 게이트에 전기적으로 접속된다. 용량 소자 C2를 통해, 트랜지스터 M6의 드레인과 게이트가 서로 AC 결합되고, 따라서 트랜지스터 M6의 전류를 트랜지스터 M7에 미러링할 수 있다.

출력 회로(105)의 제어 유닛은 제1 스위치 소자 SW2를 포함한다. 제1 스위치 소자 SW2는 트랜지스터 M7의 게이트와 드레인을 전기적으로 접속한다. 제1 스위치 소자 SW2를 온이 되게 함으로써, 전류 미러 회로는 트랜지스터 M7의 전류를 트랜지스터 M6에 미러링할 수 있다. 제1 스위치 소자 SW2를 오프가 되게 함으로써, 전류 미러 회로는 트랜지스터 M6의 전류를 트랜지스터 M7에 미러링할 수 있다. 즉, 제1 스위치 소자 SW2가 출력 회로(105)로 수행되는 제1 동작과 제2 동작 사이에 전환한다.

다양한 요소들의 값들의 예를 설명한다. 예를 들어, 전류 미러 회로를 형성하는 트랜지스터 M6 및 M7은 사이즈가 거의 동등하다. 테일 전류원 IS1의 전류량 I_IS1과, 부하 트랜지스터 ML1의 전류량 I_ML1과, 부하 트랜지스터 ML2의 전류량 I_ML2는 I_IS1 = I_ML1 = 2 × I_ML2의 관계를 실질적으로 만족시킨다.

상술한 조건에 있어서, 제1 동작에 있어서는, 테일 전류원 IS1의 전류량 I_IS1의 1/2과 거의 동등한 크기의 전류가 화소 트랜지스터 M3 및 차동 트랜지스터 M5 각각을 통하여 흐른다, 즉, 전류량 I_ML2와 거의 동등한 전류가 이들 각각을 통하여 흐른다. 제2 동작에 있어서는, 차동 트랜지스터 M5의 게이트의 전압이 화소 트랜지스터 M3의 게이트의 전압보다 높을 때는, 테일 전류원 IS1의 전류 대부분이 차동 트랜지스터 M5를 통하여 흐르고, 화소 트랜지스터 M3을 통해서는 거의 아무런 전류도 흐르지 않는다. 부하 트랜지스터 ML1의 전류와 테일 전류원 IS1의 전류 간의 차이와 동등한 전류가 트랜지스터 M6을 통하여 흐른다. 그러나,I_IS1 = I_ML1이기 때문에, 트랜지스터 M6의 전류는 거의 0이다.

따라서, 트랜지스터 M7을 통해서는 거의 아무런 전류도 흐르지 않는다. 그 결과, 트랜지스터 M7의 드레인의 전압, 즉, 출력 노드(310)의 전압은 전원 전압 VDD와 거의 동등하게 된다.

참조 신호가 램프 다운하면, 차동 트랜지스터 M5의 게이트의 전압이 화소 트랜지스터 M3의 게이트의 전압보다 낮아진다. 이 상태에서는, 테일 전류원 IS1의 전류 대부분이 화소 트랜지스터 M3을 통하여 흐르고, 차동 트랜지스터 M5의 전류는 거의 0이 된다. 트랜지스터 M7에 대해서는, 부하 트랜지스터 ML1의 전류와 거의 동등한 전류가 그것을 통하여 흐른다. I_ML1 = 2 × I_ML2이므로, 출력 노드(310)의 전압은 접지 전압과 거의 동등하게 된다.

상술한 바와 같이, 출력 회로(105)는 차동 트랜지스터 M5의 전류의 변화를 검출한다. 차동 트랜지스터 M5의 드레인 전류가 변화해도, 트랜지스터 M6의 드레인의 전압은 크게 변화하지 않는다. 바꾸어 말하면, 출력 회로(105)의 제어 유닛은 차동 트랜지스터 M5의 드레인의 전압의 변화를 출력 노드의 전압의 변화보다 작도록 제어한다. 따라서, 참조 신호 VRMP의 전압의 변동을 저감할 수 있다. 결과로서, 본 실시예는 광전 변환 장치로부터 출력되는 신호의 정밀도를 향상시키는 것을 가능하게 한다.

제9 실시예

이하 제9 실시예에 따른 광전 변환 장치를 설명한다. 제9 실시예는 출력 회로(105)의 제어 유닛의 용량 소자 C2가 제2 스위치 소자 SW3으로 대체된다는 점에서 제8 실시예와 상이하다. 이하 제8 실시예와의 차이가 설명되지만 제8 실시예의 것들과 유사한 부분들에 대한 설명은 생략된다. 본 실시예에서, 제2 스위치 소자 SW3은 제3 실시예에 따른 제2 스위치 소자 SW3 및 제7 실시예에 따른 제2 스위치 소자 SW3과 유사한 방식으로 기능한다.

도 13은 광전 변환 장치의 화소(100), 비교기 회로(104), 및 출력 회로(105)의 구성을 도시하고 있다. 설명을 간략하게 하기 위해서, 도 13에는 1개의 화소(100)만이 도시되어 있다. 도 3 또는 도 5 내지 도 12의 것들과 기능이 유사한 부분들은 유사한 참조 번호들로 표시되고, 그에 대한 추가 상세한 설명은 생략된다.

도 13에 도시된 바와 같이, 출력 회로(105)의 제어 유닛은 제1 스위치 소자 SW2와 제2 스위치 소자 SW3을 포함한다. 제1 스위치 소자 SW2는 트랜지스터 M7의 게이트와 드레인을 접속한다. 제2 스위치 소자 SW3은 트랜지스터 M6의 드레인과 게이트를 전기적으로 접속한다.

따라서, 제8 실시예와 마찬가지로, 본 실시예는 광전 변환 장치로부터 출력되는 신호의 정밀도를 향상시키는 것을 가능하게 한다.

제10 실시예

도 14는 광전 변환 시스템의 구성을 도시하는 도면이다. 광전 변환 시스템(800)은, 예를 들어, 광학 유닛(810), 촬상 소자(1), 영상 신호 처리 유닛(830), 저장/통신 유닛(840), 타이밍 제어 유닛(850), 시스템 제어 유닛(860) 및 재생/표시 유닛(870)을 포함한다. 촬상 장치(820)는 촬상 소자(1) 및 영상 신호 처리 유닛(830)을 포함한다. 촬상 소자(1)에 대해서는, 상기 실시예들에서 설명된 광전 변환 장치가 사용된다.

렌즈 등의 광학계인 광학 유닛(810)은 피사체로부터의 광을 촬상 소자(1)의 복수의 화소의 2차원 어레이를 포함하는 화소 어레이(102)에 결상시켜, 피사체의 상을 형성한다. 촬상 소자(1)는 타이밍 제어 유닛(850)으로부터의 신호에 응답하여 화소 어레이(102)에 결상된 광에 대응하는 신호를 출력한다. 촬상 소자(1)로부터 출력된 신호는 영상 신호 처리 유닛으로서의 역할을 하는 영상 신호 처리 유닛(830)에 입력되고, 이 영상 신호 처리 유닛은 프로그램 등을 이용하여 미리 정해진 방법에 따라서 신호 처리를 행한다. 영상 신호 처리 유닛(830)으로 행해진 처리를 통해 얻어진 신호는 화상 데이터로서 저장/통신 유닛(840)에 전송된다. 저장/통신 유닛(840)은 화상을 형성하기 위한 신호를 재생/표시 유닛(870)에 전송하여, 재생/표시 유닛(870)이 동화상이나 정지 화상을 재생 및 표시하게 한다. 저장/통신 유닛(840)은 또한 영상 신호 처리 유닛(830)으로부터의 신호를 수신하고 시스템 제어 유닛(860)과 통신한다. 게다가, 저장/통신 유닛(840)은 도시하지 않은 저장 매체에 화상을 형성하기 위한 신호를 저장하는 동작도 행한다.

시스템 제어 유닛(860)은 촬상 시스템의 동작을 통괄적으로 제어하며, 광학 유닛(810), 타이밍 제어 유닛(850), 저장/통신 유닛(840) 및 재생/표시 유닛(870)의 구동을 제어한다. 시스템 제어 유닛(860)은, 예를 들어, 저장 매체로서의 역할을 하는 도시하지 않은 저장 장치를 포함하고, 여기에 촬상 시스템의 동작을 제어 하는 데 필요한 프로그램 등이 저장된다. 시스템 제어 유닛(860)은 또한, 예를 들어, 유저에 의해 행해진 조작에 응답하여, 구동 모드를 전환하는 신호를 촬상 시스템의 내부에 공급한다. 구체적인 예로서는, 판독할 행이나 리셋할 행의 변경, 전자 주밍에 있어서 화각의 변경, 전자 화상 안정화에 있어서 화각의 시프트 등이 있다. 타이밍 제어 유닛(850)은 시스템 제어 유닛(860)의 제어를 받아 촬상 소자(1) 및 영상 신호 처리 유닛(830)의 구동의 타이밍을 제어한다.

예시적인 실시예들에 관련하여 본 발명이 설명되었으나, 본 발명은 개시된 예시적인 실시예들로 제한되지 않는다는 것을 이해해야 한다. 다음의 청구항들의 범위는 모든 그러한 변경들 및 등가의 구조들 및 기능들을 포괄하도록 가장 넓게 해석되어야 한다.

Claims

광전 변환 장치로서,
광전 변환 소자;
상기 광전 변환 소자에서 발생한 전하에 기초하는 신호를 수신하도록 구성된 제1 트랜지스터 및 참조 신호를 수신하도록 구성된 제2 트랜지스터를 포함하는 차동 쌍;
상기 제2 트랜지스터의 게이트의 전압을 클램프하도록 구성된 클램프 회로; 및
상기 제1 트랜지스터의 게이트의 전압에 기초하는 전압을 상기 제2 트랜지스터의 게이트에 출력하는 제1 동작, 및
상기 제2 트랜지스터로부터의 전류를 수신하고, 상기 제1 트랜지스터의 게이트의 전압과 상기 제2 트랜지스터의 게이트의 전압 간의 비교의 결과에 기초하는 신호를 출력 노드에 출력하는 제2 동작
을 수행하도록 구성된 출력 회로를 포함하고,
상기 출력 회로는, 상기 제2 동작에 있어서, 상기 제2 트랜지스터의 드레인의 전압의 변화량을 상기 출력 노드의 전압의 변화량보다 작도록 제어하게 구성된 제어 유닛을 포함하는, 광전 변환 장치.
제1항에 있어서,
상기 제어 유닛은 상기 제2 트랜지스터의 드레인에 전기적으로 접속된 제3 트랜지스터 및 상기 제3 트랜지스터의 게이트에 접속된 게이트를 갖는 제4 트랜지스터를 포함하는 전류 미러 회로를 포함하고,
상기 제1 동작에 있어서, 상기 전류 미러 회로는 상기 제4 트랜지스터의 전류를 상기 제3 트랜지스터에 미러링하고,
상기 제2 동작에 있어서, 상기 전류 미러 회로는 상기 제3 트랜지스터의 전류를 상기 제4 트랜지스터에 미러링하는, 광전 변환 장치.
제2항에 있어서,
상기 제어 유닛은 상기 제4 트랜지스터의 게이트와 드레인을 접속하는 제1 스위치 소자를 포함하고,
상기 제1 스위치 소자를 온이 되게 하는 것에 응답하여, 상기 전류 미러 회로는 상기 제4 트랜지스터의 전류를 상기 제3 트랜지스터에 미러링하고,
상기 제1 스위치 소자를 오프가 되게 하는 것에 응답하여, 상기 전류 미러 회로는 상기 제3 트랜지스터의 전류를 상기 제4 트랜지스터에 미러링하는, 광전 변환 장치.
제3항에 있어서,
상기 제어 유닛은 상기 제3 트랜지스터의 드레인에 전기적으로 접속된 제1 단자 및 상기 제3 트랜지스터의 게이트에 전기적으로 접속된 제2 단자를 갖는 용량 소자를 포함하는, 광전 변환 장치.
제4항에 있어서,
상기 용량 소자의 상기 제1 단자는 게이트 접지 회로(common gate circuit)를 통해 상기 제3 트랜지스터의 드레인에 전기적으로 접속되는, 광전 변환 장치.
제4항에 있어서,
상기 용량 소자의 용량은 오프 상태의 상기 제1 스위치 소자의 2개의 단자 사이의 결합 용량의 용량보다 큰, 광전 변환 장치.
제3항에 있어서,
상기 제어 유닛은 상기 제3 트랜지스터의 드레인과 게이트를 전기적으로 접속하는 제2 스위치 소자를 포함하는, 광전 변환 장치.
제7항에 있어서,
상기 제2 스위치 소자는 게이트 접지 회로를 통해 상기 제3 트랜지스터의 드레인에 전기적으로 접속되는, 광전 변환 장치.
제7항에 있어서,
상기 제1 스위치 소자와 상기 제2 스위치 소자는 상보적인 방식으로 동작하는, 광전 변환 장치.
제3항에 있어서,
상기 클램프 회로는 상기 제2 트랜지스터의 게이트에 접속된 클램프 스위치 소자를 포함하고,
상기 클램프 스위치 소자와 상기 제1 스위치 소자는 동상(synchronous phase)으로 동작하는, 광전 변환 장치.
제2항에 있어서,
상기 제1 동작에 있어서, 상기 전류 미러 회로는 상기 제3 트랜지스터에 의해 제공된 전류를 상기 제2 트랜지스터에 공급하는 전류원으로서 동작하고,
상기 제2 동작에 있어서, 상기 전류 미러 회로는 상기 제2 트랜지스터로부터 상기 제3 트랜지스터에 입력되는 전류를 상기 제4 트랜지스터에 미러링하는 전류 검출 회로로서 동작하는, 광전 변환 장치.
제2항에 있어서,
상기 제어 유닛은 상기 제2 트랜지스터의 드레인에 전기적으로 접속된 부하 트랜지스터를 포함하고,
상기 제2 트랜지스터 및 상기 제3 트랜지스터는 상기 부하 트랜지스터로부터의 전류를 상보적으로 수신하도록 접속되고,
상기 제1 동작에 있어서, 상기 부하 트랜지스터는 상기 제2 트랜지스터에 전류를 공급하는 전류원으로서 동작하고,
상기 제2 동작에 있어서, 상기 전류 미러 회로는 상기 부하 트랜지스터로부터 상기 제3 트랜지스터에 입력되는 전류를 상기 제4 트랜지스터에 미러링하는 전류 검출 회로로서 동작하는, 광전 변환 장치.
제12항에 있어서,
상기 제어 유닛은 상기 부하 트랜지스터와 상기 제3 트랜지스터 사이의 전기 경로에 배치된 게이트 접지 회로를 포함하는, 광전 변환 장치.
제1항에 있어서,
상기 제어 유닛은,
상기 제1 트랜지스터의 드레인에 전기적으로 접속되고, 상기 제1 트랜지스터로부터의 전류를 미러링함으로써 제1 미러 출력 노드에 전류를 출력하도록 구성된 제1 전류 미러 회로와,
상기 제2 트랜지스터의 드레인에 전기적으로 접속되고, 상기 제2 트랜지스터로부터의 전류를 미러링함으로써 제2 미러 출력 노드에 전류를 출력하도록 구성된 제2 전류 미러 회로를 포함하고,
상기 클램프 회로는 상기 제2 트랜지스터의 게이트와 상기 출력 회로의 상기 출력 노드를 접속하는 클램프 스위치 소자를 포함하는, 광전 변환 장치.
제14항에 있어서,
상기 제어 유닛은 상기 제1 미러 출력 노드 및 상기 제2 미러 출력 노드 중 하나로부터의 전류를 미러링하고, 미러링된 전류를 상기 제1 미러 출력 노드 및 상기 제2 미러 출력 노드 중 다른 하나에 출력하도록 구성된 제3 전류 미러 회로를 포함하는, 광전 변환 장치.
제1항에 있어서,
상기 클램프 회로는,
상기 제2 트랜지스터의 게이트에 접속된 클램프 스위치 소자와,
상기 제2 트랜지스터의 게이트에 접속된 제1 단자 및 상기 참조 신호를 수신하도록 구성된 제2 단자를 갖는 클램프 용량 소자를 포함하는, 광전 변환 장치.
제16항에 있어서,
상기 클램프 스위치 소자는 상기 제2 트랜지스터의 게이트와 드레인을 접속하는, 광전 변환 장치.
제16항에 있어서,
상기 클램프 스위치 소자는 상기 제2 트랜지스터의 게이트와 드레인을 게이트 접지 회로를 통해 전기적으로 접속하는, 광전 변환 장치.
제1항에 있어서,
상기 제어 유닛은 상기 제1 트랜지스터의 게이트의 전압과 상기 제2 트랜지스터의 게이트의 전압 간의 관계의 반전에 응답하여 발생하는 상기 제2 트랜지스터의 드레인의 전압의 변화량을 상기 반전에 응답하여 발생하는 상기 출력 노드의 전압의 변화량보다 작도록 제어하는, 광전 변환 장치.
제1항에 있어서,
상기 출력 노드에 접속되고, 참조 전류를 출력하도록 구성된 참조 전류원을 포함하는, 광전 변환 장치.
제1항에 있어서,
상기 출력 노드에 접속된 인버터 회로를 포함하는, 광전 변환 장치.
제1항에 있어서,
상기 차동 쌍은 상기 제1 트랜지스터 및 상기 제2 트랜지스터에 전기적으로 접속된 테일 전류원을 포함하는, 광전 변환 장치.
제1항에 있어서,
상기 광전 변환 소자 및 상기 제1 트랜지스터를 각각이 포함하는 복수의 화소를 더 포함하고,
상기 복수의 화소의 각각에 포함된 상기 제1 트랜지스터와 상기 제2 트랜지스터가 상기 차동 쌍을 구성하는, 광전 변환 장치.
제23항에 있어서,
상기 복수의 화소 및 상기 복수의 화소에 의한 공통 사용을 위해 배치된 상기 제2 트랜지스터들 중 하나를 각각이 포함하는 복수의 화소 열을 더 포함하는, 광전 변환 장치.
제1항에 있어서,
상기 출력 노드는 상기 제1 트랜지스터의 소스 및 드레인 및 상기 제2 트랜지스터의 소스 및 드레인과는 다른 노드인, 광전 변환 장치.
제1항에 있어서,
상기 제2 트랜지스터의 드레인에 전기적으로 접속된 전류원을 더 포함하는, 광전 변환 장치.
제1항에 있어서,
상기 출력 회로는 상기 출력 노드에 신호를 출력하도록 구성된 소스 접지 증폭 회로(common-source amplifier circuit)를 포함하는, 광전 변환 장치.
광전 변환 장치로서,
광전 변환 소자;
상기 광전 변환 소자에서 발생한 전하에 기초하는 신호를 수신하도록 구성된 제1 트랜지스터 및 참조 신호를 수신하도록 구성된 제2 트랜지스터를 포함하는 차동 쌍;
상기 제2 트랜지스터의 게이트의 전압을 클램프하도록 구성된 클램프 회로;
상기 제2 트랜지스터에 전기적으로 접속된 제3 트랜지스터, 및 상기 제3 트랜지스터의 게이트에 접속된 게이트를 갖고, 상기 제1 트랜지스터의 소스 및 드레인과는 다른 출력 노드에 접속된 제4 트랜지스터를 포함하는 전류 미러 회로; 및
상기 제4 트랜지스터의 게이트와 드레인을 접속하는 제1 스위치 소자
를 포함하는 광전 변환 장치.
제28항에 있어서,
상기 제3 트랜지스터의 드레인에 전기적으로 접속된 제1 단자 및 상기 제3 트랜지스터의 게이트에 전기적으로 접속된 제2 단자를 갖는 용량 소자를 더 포함하는, 광전 변환 장치.
제28항에 있어서,
상기 제3 트랜지스터의 드레인과 게이트를 전기적으로 접속하는 제2 스위치 소자를 더 포함하는, 광전 변환 장치.
제28항에 있어서,
상기 클램프 회로가 상기 제2 트랜지스터의 게이트와 드레인을 전기적으로 접속하는 클램프 스위치 소자를 포함하는, 광전 변환 장치.
제28항에 있어서,
상기 클램프 회로가 상기 제2 트랜지스터의 드레인과 게이트 사이의 전기 경로에 배치된 클램프 스위치 소자 및 게이트 접지 회로를 포함하는, 광전 변환 장치.
제1항에 따른 광전 변환 장치; 및
상기 광전 변환 장치로부터의 신호를 처리하는 신호 처리 장치
를 포함하는 광전 변환 시스템.
제28항에 따른 광전 변환 장치; 및
상기 광전 변환 장치로부터의 신호를 처리하는 신호 처리 장치
를 포함하는 광전 변환 시스템.