CN106571397A - 平面型金属氧化物半导体场效应管及其制造方法 - Google Patents
平面型金属氧化物半导体场效应管及其制造方法 Download PDFInfo
- Publication number
- CN106571397A CN106571397A CN201611006302.5A CN201611006302A CN106571397A CN 106571397 A CN106571397 A CN 106571397A CN 201611006302 A CN201611006302 A CN 201611006302A CN 106571397 A CN106571397 A CN 106571397A
- Authority
- CN
- China
- Prior art keywords
- conduction type
- doped region
- type doped
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 26
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000002353 field-effect transistor method Methods 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 66
- 229920005591 polysilicon Polymers 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 29
- 230000004888 barrier function Effects 0.000 claims description 18
- 238000009413 insulation Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 8
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 4
- 239000003292 glue Substances 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 238000001947 vapour-phase growth Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000002156 mixing Methods 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims 1
- 230000005669 field effect Effects 0.000 abstract description 10
- 238000002955 isolation Methods 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 241000209094 Oryza Species 0.000 description 3
- 235000007164 Oryza sativa Nutrition 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000004224 protection Effects 0.000 description 3
- 235000009566 rice Nutrition 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000851 Alloy steel Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 230000035899 viability Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66719—With a step of forming an insulating sidewall spacer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种平面型金属氧化物半导体场效应管及其制造方法，平面型金属氧化物半导体场效应管包括第一导电类型的衬底、衬底上的第二导电类型掺杂区、第二导电类型掺杂区内的第一导电类型掺杂区、衬底上的栅氧化层、以及栅氧化层上的多晶硅栅极、多晶硅栅极两侧的绝缘侧墙、多晶硅栅极上的介质隔离氧化层、以及介质隔离氧化层上的金属层，金属层从两相邻的多晶硅栅极及两相邻的绝缘侧墙之间向下伸入第一导电类型掺杂区，并向下穿过第一导电类型掺杂区与第二导电类型掺杂区连接。本发明的MOSFET面积明显缩小，原胞电流密度增大，圆片上有效管芯数增大，从而降低了成本。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种平面型金属氧化物半导体场效应管，还涉及一种平面型金属氧化物半导体场效应管的制造方法。
背景技术
国内市场上销售的功率MOSFET(金属氧化物半导体场效应管)一般为平面型原胞，其特点是用栅极电压来控制漏极电流，驱动电路简单，驱动功率小，开关速度快，工作频率高，热稳定性较好。因此MOSFET的国内市场销售非常火爆，尤其是在照明驱动电路和电源载终端电路的使用已经常态化，产品竞争非常激烈。但一般传统的MOSFET制造成本高昂且面积偏大，电路使用效率偏低，节能特性已到瓶颈，市场反应强烈要求降低制造成本，提高MOSFET的应用效率。
MOSFET成本高、效率低的一个主要因素为MOSFET器件原胞尺寸较大。器件原胞较大的原因是P-阱宽度因器件结构的特点和制造工艺水平等因素导致难以调整。原胞的P-阱中央位置处的隔离介质层需挖孔，因MOSFET电性参数的要求，该孔宽度B在常规传统制造过程需大于3μm以上；而孔两边与导电多晶硅的隔离介质层厚度A需大于3μm以上，因此整个垂直双扩散P-阱宽度一般在2A+B＝9μm以上。而原胞中导电多晶硅栅极条宽度一般为9μm，对比可见，原胞中非导电长度占了整个原胞尺寸的50％左右，从而导致MOSFET面积偏大，电流密度低，利用效率差，不利于市场的销售。
发明内容
基于此，有必要提供一种原胞尺寸较小的平面型金属氧化物半导体场效应管。
一种平面型金属氧化物半导体场效应管，包括第一导电类型的衬底、所述衬底上的第二导电类型掺杂区、所述第二导电类型掺杂区内的第一导电类型掺杂区、所述衬底上的栅氧化层、以及所述栅氧化层上的多晶硅栅极，还包括所述多晶硅栅极两侧的绝缘侧墙和多晶硅栅极上的介质隔离氧化层，以及所述介质隔离氧化层上的金属层，且所述金属层从两相邻的多晶硅栅极及两相邻的绝缘侧墙之间向下伸入所述第一导电类型掺杂区，并向下穿过所述第一导电类型掺杂区与所述第二导电类型掺杂区连接，从而将所述第一导电类型掺杂区和所述第二导电类型掺杂区连接成等电位；所述第一导电类型和第二导电类型为相反的导电类型。
在其中一个实施例中，两相邻的多晶硅栅极的间距为1微米～5微米。
在其中一个实施例中，所述金属层在所述第一导电类型掺杂区内的宽度为0.1微米～10微米，所述金属层伸入所述第二导电类型掺杂区的深度为0.5微米～2.5微米。
在其中一个实施例中，所述多晶硅栅极的宽度为5.5微米～10.5微米、高度为0.4微米～1.2微米，所述介质隔离氧化层的厚度为1微米～2.5微米，所述绝缘侧墙的厚度为1微米～3微米，所述栅氧化层的厚度为900埃～1500埃。
还有必要提供一种平面型金属氧化物半导体场效应管的制造方法。
一种平面型金属氧化物半导体场效应管的制造方法，包括：提供具有两个相背的主面的第一导电类型的衬底；在衬底的第一主面形成场氧层，分隔出有源区和终端区；在衬底的第一主面形成栅氧化层；在所述栅氧化层上形成多晶硅；在所述多晶硅上形成介质氧化硅；光刻并对所述多晶硅和介质氧化硅进行刻蚀，形成多晶硅栅极和介质隔离氧化层；以所述多晶硅栅极和介质隔离氧化层为阻挡层对所述衬底的第一主面进行第二导电类型的离子注入，推阱后形成第二导电类型掺杂区；所述第一导电类型和第二导电类型为相反的导电类型；以所述多晶硅栅极和介质隔离氧化层为阻挡层对所述衬底的第一主面进行第一导电类型的离子注入，推阱后在所述第二导电类型掺杂区内形成第一导电类型掺杂区；在所述衬底的第一主面上和所述介质隔离氧化层上淀积绝缘层，并干法刻蚀所述绝缘层，刻蚀厚度等于淀积厚度，从而在所述多晶硅栅极的两侧形成绝缘侧墙；刻蚀形成穿透所述第二导电类型掺杂区并进入所述第一导电类型掺杂区的沟槽；光刻并刻蚀形成所述多晶硅栅极的接触孔；形成填入所述沟槽和接触孔内的金属层。
在其中一个实施例中，所述以多晶硅栅极和介质隔离氧化层为阻挡层对所述衬底的第一主面进行第二导电类型的离子注入的步骤是带胶注入。
在其中一个实施例中，所述绝缘层为掺P型杂质的磷硅玻璃；所述刻蚀形成穿透所述第二导电类型掺杂区并进入所述第一导电类型掺杂区的沟槽的步骤是采用干法刻蚀。
在其中一个实施例中，所述第一导电类型为N型，所述第二导电类型为P型；所述以所述多晶硅栅极和介质隔离氧化层为阻挡层对所述衬底的第一主面进行第一导电类型的离子注入，推阱后在所述第二导电类型掺杂区内形成第一导电类型掺杂区的步骤，是进行砷离子注入，注入剂量为1E15～8E16原子数/cm2，注入能量为80kev～150kev，推阱温度为900℃～1250℃，推阱时间为60～240分钟。
在其中一个实施例中，所述推阱后形成第二导电类型掺杂区的推阱温度，高于所述推阱后在所述第二导电类型掺杂区内形成第一导电类型掺杂区的推阱温度。
在其中一个实施例中，所述在衬底的第一主面形成栅氧化层的步骤是通过热生长形成，所述在所述多晶层上形成介质氧化硅的步骤和所述在所述衬底的第一主面上和所述介质隔离氧化层上淀积绝缘层的步骤，是通过低压化学气相淀积工艺形成。
在其中一个实施例中，所述在所述衬底的第一主面上和所述介质隔离氧化层上淀积绝缘层，并干法刻蚀所述绝缘层的步骤中，淀积厚度和刻蚀厚度为10000埃～25000埃。
上述平面型金属氧化物半导体场效应管及其制造方法，采用金属层向下洞穿第一导电类型掺杂区从而将第二导电类型掺杂区和第一导电类型掺杂区连接成等电位的结构，从而可以缩小该接触孔的宽度。并且使用绝缘侧墙作为多晶硅栅极两侧的隔离，又可以减小该隔离层的厚度。这样一来可以使得多晶硅栅极的间距减少50％左右，MOSFET面积明显缩小，原胞电流密度增大，圆片上有效管芯数增大，从而降低了成本。在不对MOSFET主要常规参数(如导通电阻Rdon、反压BVdss、源漏电流IdSS、正向饱和压降VFSD等)和可靠性特征(高温反偏HTRB、高温栅偏压、高低温循环测试)产生不良影响的前提条件下，通过减小单原胞阵列中单原胞栅间距(源极宽度)而提高单原胞密度(原胞密度增加管芯尺寸降低，降低了成本)，达到了降低成本的主要目的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
图1是一实施例中平面型金属氧化物半导体场效应管的剖面示意图；
图2是一实施例中平面型金属氧化物半导体场效应管的制造方法的流程图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易地将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
图1是一实施例中平面型金属氧化物半导体场效应管的剖面示意图。金属氧化物半导体场效应管包括第一导电类型的衬底10、衬底10上的第二导电类型掺杂区30、第二导电类型掺杂区30内的第一导电类型掺杂区40、衬底10上的栅氧化层52、栅氧化层52上的多晶硅栅极60、多晶硅栅极60两侧的绝缘侧墙56、多晶硅栅极60上的介质隔离氧化层54，以及介质隔离氧化层54上的金属层70。金属层70从两相邻的多晶硅栅极60之间(两相邻的绝缘侧墙56之间)向下伸入第一导电类型掺杂区40，并向下穿过第一导电类型掺杂区40与第二导电类型掺杂区30连接，从而将第一导电类型掺杂区40和第二导电类型掺杂区30连接成等电位。在本实施例中，金属氧化物半导体场效应管为N沟道MOSFET，相应的第一导电类型为N型，第二导电类型为P型；衬底10为N+衬底，第二导电类型掺杂区30为P-掺杂区(P-body)，第一导电类型掺杂区40为N型重掺杂(NSD)。在P沟道MOSFET的实施例中，第一导电类型为P型，第二导电类型为N型。
上述平面型金属氧化物半导体场效应管，采用金属层70向下洞穿第一导电类型掺杂区40从而将第二导电类型掺杂区30和第一导电类型掺杂区40连接成等电位的结构，从而可以缩小该接触孔的宽度。并且使用绝缘侧墙56作为多晶硅栅极60两侧的隔离，又可以减小该隔离层的厚度。这样一来可以使得多晶硅栅极60的间距减少50％左右，晶体管面积明显缩小，原胞电流密度增大，圆片上有效管芯数增大，从而降低了成本。在不对MOSFET主要常规参数(如导通电阻Rdon、反压BVdss、源漏电流IdSS、正向饱和压降VFSD等)和可靠性特征(高温反偏HTRB、高温栅偏压、高低温循环测试)产生不良影响的前提条件下，通过减小单原胞阵列中单原胞栅间距(源极宽度)而提高单原胞密度(原胞密度增加管芯尺寸降低，降低了成本)，达到了降低成本的主要目的。
在图1所示的实施例中，衬底10上还形成有N-的外延层20。第二导电类型掺杂区30和第一导电类型掺杂区40是形成于外延层20内。
在其中一个实施例总，两相邻的多晶硅栅极60的间距a为1微米～5微米。
在其中一个实施例中，金属层70在第一导电类型掺杂区40内的宽度为0.1微米～10微米，金属层70伸入第二导电类型掺杂区30的深度为0.5微米～2.5微米。
在其中一个实施例中，多晶硅栅极60的宽度为5.5微米～10.5微米、高度为0.4微米～1.2微米，介质隔离氧化层54的厚度为1微米～2.5微米，绝缘侧墙56的厚度为1微米～3微米，栅氧化层52的厚度为900埃～1500埃。
在其中一个实施例中，金属层70为铝层或者铝的合金层。在其他实施例中，金属层70也可以采用本领域习知的用作金属互连线的金属材质。
在其中一个实施例中，绝缘侧墙56的材质为掺P型杂质离子的磷硅玻璃(PSG)。由此，栅氧化层52、介质隔离氧化层54、绝缘侧墙56为三种不同的氧化硅层且为三个步骤独立制造。
在其中一个实施例中，第一导电类型掺杂区40的杂质离子为砷离子。砷离子的原子量较大，因此形成的第一导电类型掺杂区40的结深会较浅。
还有必要提供一种平面型金属氧化物半导体场效应管的制造方法。图2是一实施例中平面型金属氧化物半导体场效应管的制造方法的流程图，包括下列步骤：
S210，提供具有两个相背的主面的第一导电类型的衬底。
提供具有正面和背面的衬底。在本实施例中，金属氧化物半导体场效应管为N沟道MOSFET，相应的第一导电类型为N型，第二导电类型为P型，衬底为N+衬底。在P沟道MOSFET的实施例中，第一导电类型为P型，第二导电类型为N型。在本实施例中，衬底还包括位于正面的第一导电类型的外延层，且外延层的掺杂浓度低于衬底的掺杂浓度。
S220，在衬底的第一主面形成栅氧化层。
在本实施例中，步骤S220之前还包括在外延层的正面形成场氧化层以分隔出有源区和终端区的步骤，以及在有源区的正面注入第一导电类型离子，在终端区正面注入第二导电类型离子的步骤。在本实施例中，栅氧化层形成于外延层的正面，采用热氧化工艺形成。栅氧化层可以作为后续S260和S270离子注入的注入减缓层，起到调节注入深度的作用。
S230，在栅氧化层上形成多晶硅。
在栅氧化层表面淀积一层多晶硅。
S240，在多晶硅上形成介质氧化硅。
在本实施例中，是通过低压化学气相淀积工艺(LPCVD)工艺在多晶硅上淀积一层氧化硅。
S250，光刻并对多晶硅和介质氧化硅进行刻蚀，形成多晶硅栅极和介质隔离氧化层。
多晶硅栅极和介质隔离氧化层的刻蚀是基于同一道光刻工序完成的，多晶硅在光刻形成的光刻胶掩膜的掩蔽下被刻蚀后形成多晶硅栅极，介质氧化硅同样在光刻胶的掩蔽下被刻蚀后形成介质隔离氧化层。
S260，进行第二导电类型离子注入，推阱后形成第二导电类型掺杂区。
以多晶硅栅极和介质隔离氧化层为阻挡层对衬底的正面进行第二导电类型的离子注入，推阱后在外延层内形成第二导电类型掺杂区，即本实施例中的P-body。
S270，进行第一导电类型离子注入，推阱后在第二导电类型掺杂区内形成第一导电类型掺杂区。
同样以多晶硅栅极和介质隔离氧化层为阻挡层，对衬底的正面进行第一导电类型的离子注入，推阱后在第二导电类型掺杂区内形成第一导电类型掺杂区，即作为电流线的N型重掺杂区(NSD)。
S280，淀积绝缘层并干法刻蚀，刻蚀厚度等于淀积厚度，在多晶硅栅极的两侧形成绝缘侧墙。
在本实施例中，是在衬底的正面和介质隔离氧化层上低压化学气相淀积形成绝缘层，并干法刻蚀绝缘层，刻蚀厚度等于淀积厚度，利用干法刻蚀的各向同性特性在多晶硅栅极的两侧形成绝缘侧墙，可以获得厚度较小的侧墙。
S290，刻蚀形成穿透第二导电类型掺杂区并进入第一导电类型掺杂区的沟槽。
于外延层的正面刻蚀硅外延层形成穿透第二导电类型掺杂区并进入第一导电类型掺杂区的浅沟槽。由于其他结构被介质隔离氧化层、绝缘侧墙等保护，因此可以不进行光刻，直接以绝缘侧墙为硬掩膜，一次刻蚀形成浅沟槽。
S310，光刻并刻蚀形成多晶硅栅极的接触孔。
接触孔的深度刻蚀至多晶硅栅极的表面位置。
S320，形成填入沟槽和接触孔内的金属层。
光刻后在光刻胶的掩蔽下通过金属溅射或其他工艺形成金属互连线。在本实施例中该金属互连线为铝线或铝的合金线。形成金属层后还可以在金属层上形成钝化层。
上述平面型金属氧化物半导体场效应管的制造方法，通过以浅沟槽作为接触孔将N型重掺杂区和P-body连接成等电位的独特结构，使得N型重掺杂区的光刻可以和多晶硅的光刻共用一个掩膜，因此节省了N型重掺杂区的光刻步骤，能够节约成本，并简化制造流程，减少了产品在线的加工周期，从而降低了产品异常的概率，降低了生产流通资本，提高了企业的生存力和知名度。
对于平面型功率MOS场效应管，由于其本身的平面结构特点，有源区原胞阵列中单原胞尺寸相对较长，原胞密度较低，电流密度较差。在原胞中多晶栅极条的宽度调整幅度相对有限，而多晶栅极条间隙(即源极)属对导电无贡献部分，适当调整其宽度，即可增加原胞密度，提高电流特性。而常规MOSFET的生产制造流程无法对此改善，且原胞源极开孔光刻精度较高，如何既能节省制造流程成本，又能提高原胞密度，增加晶体管电流特性？对此，发明人使用绝缘侧墙工艺和浅沟槽工艺，将这两者的工艺流程配合在一起，以改善原胞密度，又能减少一次光刻流程。对于同样的电流大小，本发明的晶体管有源区面积会比传统的晶体管面积小35％～50％，且制造成本减少20％左右。基于电流特性的改善和制造成本的控制，本发明极大地增加了MOSFET的市场竞争力，提高了企业的知名度和品牌度。
在其中一个实施例中，步骤S260的离子注入是带胶注入，以减少此步骤中注入离子对介质隔离氧化层的掺杂，以避免介质隔离氧化层在后续步骤的高温过程中变性为掺杂硅玻璃，导致产生高温回流现在，对后续工艺产生不良影响。步骤S260推阱形成第二导电类型杂质区之前应将光刻胶胶。
在其中一个实施例中，步骤S280淀积的绝缘层为掺P型杂质的磷硅玻璃。
在其中一个实施例中，步骤S290的刻蚀为干法刻蚀，通过干法对硅刻蚀速率控制的精确性，形成形状、大小和深度控制较为精确的浅沟槽，并使用金属层将第一导电类型掺杂区和第二导电类型掺杂区短路连接，形成MOSFET的源极。
在其中一个实施例中，步骤S270的注入离子为砷离子，注入剂量为1E15～8E16原子数/cm2，注入能量为80kev～150kev，推阱温度为900℃～1250℃，推阱时间为60～240分钟。砷离子的原子量较大，因此形成的第一导电类型掺杂区的结深会较浅，这样就为后续步骤S290的挖浅沟槽做了铺垫工作。
在其中一个实施例中，步骤S250形成的两相邻的多晶硅栅极的间距为1微米～5微米，多晶硅栅极的宽度为5.5微米～10.5微米、高度为0.4微米～1.2微米。
在其中一个实施例中，步骤S290形成的沟槽在第一导电类型掺杂区内的宽度为0.1微米～10微米，伸入第二导电类型掺杂区的深度为0.5微米～2.5微米。
在其中一个实施例中，步骤S280的淀积厚度和刻蚀厚度为10000埃～25000埃。
在其中一个实施例中，步骤S260的推阱温度大于步骤S270的推阱温度。
由于步骤S260的高温推阱步骤可能会在第二导电类型掺杂区形成氧化层，因此在其中一个实施例中，可以在步骤S270之前进行一次普刻，将该氧化层刻蚀掉。还可以在刻蚀完该氧化层后再进行一次氧化，作为步骤S270离子注入的调节层。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种平面型金属氧化物半导体场效应管，包括第一导电类型的衬底、所述衬底上的第二导电类型掺杂区、所述第二导电类型掺杂区内的第一导电类型掺杂区、所述衬底上的栅氧化层、以及所述栅氧化层上的多晶硅栅极，其特征在于，还包括所述多晶硅栅极两侧的绝缘侧墙和多晶硅栅极上的介质隔离氧化层，以及所述介质隔离氧化层上的金属层，且所述金属层从两相邻的多晶硅栅极及两相邻的绝缘侧墙之间向下伸入所述第一导电类型掺杂区，并向下穿过所述第一导电类型掺杂区与所述第二导电类型掺杂区连接，从而将所述第一导电类型掺杂区和所述第二导电类型掺杂区连接成等电位；所述第一导电类型和第二导电类型为相反的导电类型。
2.根据权利要求1所述的平面型金属氧化物半导体场效应管，其特征在于，两相邻的多晶硅栅极的间距为1微米～5微米。
3.根据权利要求1所述的平面型金属氧化物半导体场效应管，其特征在于，所述金属层在所述第一导电类型掺杂区内的宽度为0.1微米～10微米，所述金属层伸入所述第二导电类型掺杂区的深度为0.5微米～2.5微米，所述多晶硅栅极的宽度为5.5微米～10.5微米、高度为0.4微米～1.2微米，所述介质隔离氧化层的厚度为1微米～2.5微米，所述绝缘侧墙的厚度为1微米～3微米，所述栅氧化层的厚度为900埃～1500埃。
4.一种平面型金属氧化物半导体场效应管的制造方法，包括：
提供具有两个相背的主面的第一导电类型的衬底；
在衬底的第一主面形成场氧层，分隔出有源区和终端区；
在衬底的第一主面形成栅氧化层；
在所述栅氧化层上形成多晶硅；
在所述多晶硅上形成介质氧化硅；
光刻并对所述多晶硅和介质氧化硅进行刻蚀，形成多晶硅栅极和介质隔离氧化层；
以所述多晶硅栅极和介质隔离氧化层为阻挡层对所述衬底的第一主面进行第二导电类型的离子注入，推阱后形成第二导电类型掺杂区；所述第一导电类型和第二导电类型为相反的导电类型；
以所述多晶硅栅极和介质隔离氧化层为阻挡层对所述衬底的第一主面进行第一导电类型的离子注入，推阱后在所述第二导电类型掺杂区内形成第一导电类型掺杂区；
在所述衬底的第一主面上和所述介质隔离氧化层上淀积绝缘层，并干法刻蚀所述绝缘层，刻蚀厚度等于淀积厚度，从而在所述多晶硅栅极的两侧形成绝缘侧墙；
刻蚀形成穿透所述第二导电类型掺杂区并进入所述第一导电类型掺杂区的沟槽；
光刻并刻蚀形成所述多晶硅栅极的接触孔；
形成填入所述沟槽和接触孔内的金属层。
5.根据权利要求4所述的方法，其特征在于，所述以多晶硅栅极和介质隔离氧化层为阻挡层对所述衬底的第一主面进行第二导电类型的离子注入的步骤是带胶注入。
6.根据权利要求4所述的方法，其特征在于，所述绝缘层为掺P型杂质的磷硅玻璃；所述刻蚀形成穿透所述第二导电类型掺杂区并进入所述第一导电类型掺杂区的沟槽的步骤是采用干法刻蚀。
7.根据权利要求4所述的方法，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型；所述以所述多晶硅栅极和介质隔离氧化层为阻挡层对所述衬底的第一主面进行第一导电类型的离子注入，推阱后在所述第二导电类型掺杂区内形成第一导电类型掺杂区的步骤，是进行砷离子注入，注入剂量为1E15～8E16原子数/cm2，注入能量为80kev～150kev，推阱温度为900℃～1250℃，推阱时间为60～240分钟。
8.根据权利要求4所述的方法，其特征在于，所述推阱后形成第二导电类型掺杂区的推阱温度，高于所述推阱后在所述第二导电类型掺杂区内形成第一导电类型掺杂区的推阱温度。
9.根据权利要求4所述的方法，其特征在于，所述在衬底的第一主面形成栅氧化层的步骤是通过热生长形成，所述在所述多晶层上形成介质氧化硅的步骤和所述在所述衬底的第一主面上和所述介质隔离氧化层上淀积绝缘层的步骤，是通过低压化学气相淀积工艺形成。
10.根据权利要求4所述的方法，其特征在于，所述在所述衬底的第一主面上和所述介质隔离氧化层上淀积绝缘层，并干法刻蚀所述绝缘层的步骤中，淀积厚度和刻蚀厚度为10000埃～25000埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611006302.5A CN106571397A (zh) | 2016-11-15 | 2016-11-15 | 平面型金属氧化物半导体场效应管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611006302.5A CN106571397A (zh) | 2016-11-15 | 2016-11-15 | 平面型金属氧化物半导体场效应管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106571397A true CN106571397A (zh) | 2017-04-19 |
Family
ID=58541943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611006302.5A Pending CN106571397A (zh) | 2016-11-15 | 2016-11-15 | 平面型金属氧化物半导体场效应管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106571397A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113241372A (zh) * | 2021-05-19 | 2021-08-10 | 深圳真茂佳半导体有限公司 | 自对准功率场效应管的制备方法与结构 |
| CN115224127A (zh) * | 2021-04-16 | 2022-10-21 | 深圳真茂佳半导体有限公司 | 场效晶体管结构及其制造方法、芯片装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1065154A (ja) * | 1996-08-19 | 1998-03-06 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US6346726B1 (en) * | 1998-11-09 | 2002-02-12 | International Rectifier Corp. | Low voltage MOSFET power device having a minimum figure of merit |
| US20050266642A1 (en) * | 1998-09-29 | 2005-12-01 | Sanyo Electric Co., Ltd. | Semiconductor device and a method of fabricating the same |
| CN105931970A (zh) * | 2016-06-30 | 2016-09-07 | 杭州士兰集成电路有限公司 | 一种平面栅功率器件结构及其形成方法 |
-
2016
- 2016-11-15 CN CN201611006302.5A patent/CN106571397A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1065154A (ja) * | 1996-08-19 | 1998-03-06 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US20050266642A1 (en) * | 1998-09-29 | 2005-12-01 | Sanyo Electric Co., Ltd. | Semiconductor device and a method of fabricating the same |
| US6346726B1 (en) * | 1998-11-09 | 2002-02-12 | International Rectifier Corp. | Low voltage MOSFET power device having a minimum figure of merit |
| CN105931970A (zh) * | 2016-06-30 | 2016-09-07 | 杭州士兰集成电路有限公司 | 一种平面栅功率器件结构及其形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115224127A (zh) * | 2021-04-16 | 2022-10-21 | 深圳真茂佳半导体有限公司 | 场效晶体管结构及其制造方法、芯片装置 |
| CN113241372A (zh) * | 2021-05-19 | 2021-08-10 | 深圳真茂佳半导体有限公司 | 自对准功率场效应管的制备方法与结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI258182B (en) | High-voltage transistor device having an interlayer dielectric etch stop layer for preventing leakage and improve breakdown voltage | |
| CN100431154C (zh) | 半导体集成电路器件及其制造方法 | |
| JP4028482B2 (ja) | トレンチゲート電極を有するパワーｍｏｓｆｅｔ及びその製造方法 | |
| JP4786872B2 (ja) | 単一のイオン注入工程によって形成されたドープされたコラムを含む電圧維持領域を有するパワー半導体デバイス及びそれらの製造方法 | |
| CN100492604C (zh) | 场效应晶体管及其制造方法 | |
| JP4417962B2 (ja) | 超接合デバイスの製造での平坦化方法 | |
| US5369045A (en) | Method for forming a self-aligned lateral DMOS transistor | |
| US6331467B1 (en) | Method of manufacturing a trench gate field effect semiconductor device | |
| US20090053869A1 (en) | Method for producing an integrated circuit including a trench transistor and integrated circuit | |
| CN103022094B (zh) | 半导体器件及其制造方法 | |
| JP2012138600A (ja) | Ｍｏｓゲート半導体デバイス製造方法 | |
| JP2001189456A (ja) | 縦形ｍｏｓトランジスタ及びその製造方法 | |
| CN101673739B (zh) | 半导体装置及其制造方法 | |
| CN103443926B (zh) | 半导体器件及相关制造方法 | |
| KR100272051B1 (ko) | 접점윈도우를통해베이스주입한p-채널mos게이트소자제조공정 | |
| CN101165863A (zh) | 具有深槽电荷补偿区的半导体器件及方法 | |
| CN106571397A (zh) | 平面型金属氧化物半导体场效应管及其制造方法 | |
| JP2003101019A (ja) | 半導体装置及びその製造方法 | |
| CN102856192B (zh) | Igbt器件及其制作方法 | |
| US6800917B2 (en) | Bladed silicon-on-insulator semiconductor devices and method of making | |
| CN105977285A (zh) | 半导体器件及其制造方法 | |
| JP2008282859A (ja) | 半導体装置 | |
| CN109698237A (zh) | 一种沟槽栅碳化硅mosfet器件及其制造方法 | |
| CN105762077B (zh) | 绝缘栅双极晶体管的制造方法 | |
| JPWO2008123491A1 (ja) | 電離衝突によるキャリア増倍を用いた半導体素子及びその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170419 |