JPH1065154A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH1065154A JPH1065154A JP8217426A JP21742696A JPH1065154A JP H1065154 A JPH1065154 A JP H1065154A JP 8217426 A JP8217426 A JP 8217426A JP 21742696 A JP21742696 A JP 21742696A JP H1065154 A JPH1065154 A JP H1065154A
- Authority
- JP
- Japan
- Prior art keywords
- impurity region
- region
- channel
- concentration
- channel impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title description 10
- 239000012535 impurity Substances 0.000 claims abstract description 151
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims description 37
- 108091006146 Channels Proteins 0.000 abstract description 77
- 108010075750 P-Type Calcium Channels Proteins 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 5
- 210000000746 body region Anatomy 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の有効面積率を向上させる。
【解決手段】 一導電型の半導体基板１１と、前記半導
体基板１１上に形成された一導電型のエピタキシャル層
１２と、前記エピタキシャル層１２に規則的に配列され
たチャネル領域を形成する逆導電型のチャネル不純物領
域１４と、前記チャネル不純物領域１４内に形成され、
前記チャネル不純物領域１４よりも高濃度の逆導電型で
あり、前記チャネル不純物領域１４の底面と略同一面ま
で拡散された高濃度不純物領域１５と、前記チャネル不
純物領域１４内にリング状に形成された一導電型のソー
ス領域１６と、前記チャネル領域上に配置されたゲート
電極１８とを備えたことを特徴としている。
体基板１１上に形成された一導電型のエピタキシャル層
１２と、前記エピタキシャル層１２に規則的に配列され
たチャネル領域を形成する逆導電型のチャネル不純物領
域１４と、前記チャネル不純物領域１４内に形成され、
前記チャネル不純物領域１４よりも高濃度の逆導電型で
あり、前記チャネル不純物領域１４の底面と略同一面ま
で拡散された高濃度不純物領域１５と、前記チャネル不
純物領域１４内にリング状に形成された一導電型のソー
ス領域１６と、前記チャネル領域上に配置されたゲート
電極１８とを備えたことを特徴としている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
オン抵抗の低減化及びアバランシェ耐量を向上させた低
電圧用の縦型パワーＭＯＳ用の半導体装置とその製造方
法に関する。
オン抵抗の低減化及びアバランシェ耐量を向上させた低
電圧用の縦型パワーＭＯＳ用の半導体装置とその製造方
法に関する。
【０００２】
【従来の技術】図６は、従来の一般的なパワーＭＯＳＦ
ＥＴの断面図である。Ｎ+型半導体基板１には、その表
面にＮ-型のエピタキシャル層２を有しており、パワー
ＭＯＳＦＥＴのドレイン領域を構成する。ドレイン領域
２には多数の規則的に配列されたＰ型のボディ領域６を
備えており、そのボディ領域６内には、リング状のＮ+
型のソース領域が形成されている。チャネル領域３とな
るボディー領域６上には絶縁層を介して、多結晶シリコ
ンからなるゲート電極８が形成され、ゲート電極８にし
きい値以上の正電圧が印加されると、Ｐ型のチャネル領
域３の表面に反転層が生じ、多数キャリアのチャネルが
形成されＭＯＳＦＥＴはＯＮ状態となる。
ＥＴの断面図である。Ｎ+型半導体基板１には、その表
面にＮ-型のエピタキシャル層２を有しており、パワー
ＭＯＳＦＥＴのドレイン領域を構成する。ドレイン領域
２には多数の規則的に配列されたＰ型のボディ領域６を
備えており、そのボディ領域６内には、リング状のＮ+
型のソース領域が形成されている。チャネル領域３とな
るボディー領域６上には絶縁層を介して、多結晶シリコ
ンからなるゲート電極８が形成され、ゲート電極８にし
きい値以上の正電圧が印加されると、Ｐ型のチャネル領
域３の表面に反転層が生じ、多数キャリアのチャネルが
形成されＭＯＳＦＥＴはＯＮ状態となる。
【０００３】かかる、構造のパワーＭＯＳＦＥＴに流れ
るＯＮ電流は、基板裏面のドレイン電極９より、Ｎ+型
の半導体基板１、Ｎ-型のエピタキシャル層２、ボディ
領域６、チャネル領域３に形成されたＮ型の反転層、ソ
ース領域５を通ってソース電極１１に流れる。パワーＭ
ＯＳＦＥＴ、ＩＧＢＴ等は、大電流を扱うものなので、
ＯＮ抵抗をできるだけ低減させることが望まれている。
一方で、上記した半導体素子は、デバイス構造上、ソー
ス領域、ボディー領域、ドレイン領域で寄生バイポーラ
トランジスタが形成される。スイッチング電源モーター
制御などのインダクタンス負荷で使用された場合、アバ
ランシェ動作時にインダクタンスに蓄積されたエネルギ
ーにより、上記寄生バイポーラトランジスタが動作し局
部的な電流が流れ半導体素子が破壊しないようにアバラ
ンシェ耐量を向上させることも望まれている。
るＯＮ電流は、基板裏面のドレイン電極９より、Ｎ+型
の半導体基板１、Ｎ-型のエピタキシャル層２、ボディ
領域６、チャネル領域３に形成されたＮ型の反転層、ソ
ース領域５を通ってソース電極１１に流れる。パワーＭ
ＯＳＦＥＴ、ＩＧＢＴ等は、大電流を扱うものなので、
ＯＮ抵抗をできるだけ低減させることが望まれている。
一方で、上記した半導体素子は、デバイス構造上、ソー
ス領域、ボディー領域、ドレイン領域で寄生バイポーラ
トランジスタが形成される。スイッチング電源モーター
制御などのインダクタンス負荷で使用された場合、アバ
ランシェ動作時にインダクタンスに蓄積されたエネルギ
ーにより、上記寄生バイポーラトランジスタが動作し局
部的な電流が流れ半導体素子が破壊しないようにアバラ
ンシェ耐量を向上させることも望まれている。
【０００４】
【発明が解決しようとする課題】特開平７−２６３６６
７号公報には、アバランシェ耐量を向上させる技術が記
載されている。同公報に記載された技術を図６を用いて
説明すると、高濃度不純物領域６の深さｂをチャネルが
形成されるチャネル不純物領域３の幅ａの１／２以上の
深さにすることで、ソース、ドレイン間がアバランシェ
状態になり生じるアバランシェ電流を高濃度不純物領域
６を経てそのままソース電極１１に流し、寄生バイポー
ラトランジスタの動作を抑制するものである。
７号公報には、アバランシェ耐量を向上させる技術が記
載されている。同公報に記載された技術を図６を用いて
説明すると、高濃度不純物領域６の深さｂをチャネルが
形成されるチャネル不純物領域３の幅ａの１／２以上の
深さにすることで、ソース、ドレイン間がアバランシェ
状態になり生じるアバランシェ電流を高濃度不純物領域
６を経てそのままソース電極１１に流し、寄生バイポー
ラトランジスタの動作を抑制するものである。
【０００５】しかし、かかる、構造のように高濃度不純
物領域６を深くすればアバランシェ耐量を向上させるこ
とはできるものの、高濃度拡散領域６の底面から基板１
までの間の耐圧を考慮し、その間のエピタキシャル層２
の膜厚は最低限の実効厚が必要である。その結果、ＯＮ
電流が流れる経路のエピタキシャル層の膜厚も厚くなり
ＯＮ抵抗が増加し、新たにＯＮ抵抗を低減化させる別の
手段が必要となる。
物領域６を深くすればアバランシェ耐量を向上させるこ
とはできるものの、高濃度拡散領域６の底面から基板１
までの間の耐圧を考慮し、その間のエピタキシャル層２
の膜厚は最低限の実効厚が必要である。その結果、ＯＮ
電流が流れる経路のエピタキシャル層の膜厚も厚くなり
ＯＮ抵抗が増加し、新たにＯＮ抵抗を低減化させる別の
手段が必要となる。
【０００６】上記した構造は、特に１００Ｖ以上の高耐
圧用のデバイスとして用いられることが多い。１００Ｖ
以下の低耐圧用の一般的なデバイス構造は図７に示すよ
うに、例えば、島状のＰ型チャネル不純物領域３内に浅
い島状のＰ型の高濃度不純物領域６が形成され、高濃度
不純物領域６の周辺にリング状のソース領域５、ゲート
電極８、ソース電極１１が形成され低電圧用のパワーＭ
ＯＳＦＥＴが提供される。
圧用のデバイスとして用いられることが多い。１００Ｖ
以下の低耐圧用の一般的なデバイス構造は図７に示すよ
うに、例えば、島状のＰ型チャネル不純物領域３内に浅
い島状のＰ型の高濃度不純物領域６が形成され、高濃度
不純物領域６の周辺にリング状のソース領域５、ゲート
電極８、ソース電極１１が形成され低電圧用のパワーＭ
ＯＳＦＥＴが提供される。
【０００７】この低耐圧用のパワーＭＯＳＦＥＴにおい
ても、上記したように、オン抵抗の低減化は重要な技術
要素である。低耐圧用パワーＭＯＳＦＥＴの高濃度不純
物領域６は図７に示すように、高耐圧パワーＭＯＳＦＥ
Ｔのように深く形成されていない。これは低耐圧用のデ
バイスにあっては高濃度不純物領域を深く形成しなくて
も耐圧特性が十分得られるためである。
ても、上記したように、オン抵抗の低減化は重要な技術
要素である。低耐圧用パワーＭＯＳＦＥＴの高濃度不純
物領域６は図７に示すように、高耐圧パワーＭＯＳＦＥ
Ｔのように深く形成されていない。これは低耐圧用のデ
バイスにあっては高濃度不純物領域を深く形成しなくて
も耐圧特性が十分得られるためである。
【０００８】従って、チャネル拡散領域の深さを最小限
浅くすることができ、エピタキシャル層の膜厚を薄くす
ることができオン抵抗の低減化を実現することが可能で
ある。しかし、チャネル不純物領域内に形成される高濃
度不純物領域はチャネル不純物領域形成後、高濃度不純
物領域を拡散形成していた。即ち、それぞれ別々の拡散
工程で行うために、高濃度不純物領域をあまり深く形成
することができないためにアバランシェ耐量を向上させ
ることが困難であった。
浅くすることができ、エピタキシャル層の膜厚を薄くす
ることができオン抵抗の低減化を実現することが可能で
ある。しかし、チャネル不純物領域内に形成される高濃
度不純物領域はチャネル不純物領域形成後、高濃度不純
物領域を拡散形成していた。即ち、それぞれ別々の拡散
工程で行うために、高濃度不純物領域をあまり深く形成
することができないためにアバランシェ耐量を向上させ
ることが困難であった。
【０００９】また、高濃度不純物領域を深く拡散させる
ために拡散温度を上げ、長時間拡散を行えば、先に拡散
したチャネル不純物領域がさらに拡散され耐圧特性の低
下及びチャネル長も長くなり電流特性も悪化させる問題
がある。本発明は、上記した事情に鑑みて成されたもの
であり、ドレイン領域となるエピタキシャル層の厚みを
最小限の膜厚とし且つ、浅いチャネル拡散領域の底部ま
で高濃度拡散領域を延在させて、オン抵抗の低減化及び
アバランシェ耐量を向上させた、特に低耐圧用のパワー
ＭＯＳ半導体装置を提供することを目的とする。
ために拡散温度を上げ、長時間拡散を行えば、先に拡散
したチャネル不純物領域がさらに拡散され耐圧特性の低
下及びチャネル長も長くなり電流特性も悪化させる問題
がある。本発明は、上記した事情に鑑みて成されたもの
であり、ドレイン領域となるエピタキシャル層の厚みを
最小限の膜厚とし且つ、浅いチャネル拡散領域の底部ま
で高濃度拡散領域を延在させて、オン抵抗の低減化及び
アバランシェ耐量を向上させた、特に低耐圧用のパワー
ＭＯＳ半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、上記課題を解
決するために、以下の構成及び方法を採用した。即ち、
本発明の半導体装置は、一導電型の半導体基板と、前記
半導体基板上に形成された一導電型のエピタキシャル層
と、前記エピタキシャル層に規則的に配列されたチャネ
ル領域を形成する逆導電型のチャネル不純物領域と、前
記チャネル不純物領域内に形成され、前記チャネル不純
物領域よりも高濃度の逆導電型であり、前記チャネル不
純物領域の底面と略同一面まで拡散された高濃度不純物
領域と、前記チャネル不純物領域内にリング状に形成さ
れた一導電型のソース領域と、前記チャネル領域上に配
置されたゲート電極とを備えたことを特徴としている。
決するために、以下の構成及び方法を採用した。即ち、
本発明の半導体装置は、一導電型の半導体基板と、前記
半導体基板上に形成された一導電型のエピタキシャル層
と、前記エピタキシャル層に規則的に配列されたチャネ
ル領域を形成する逆導電型のチャネル不純物領域と、前
記チャネル不純物領域内に形成され、前記チャネル不純
物領域よりも高濃度の逆導電型であり、前記チャネル不
純物領域の底面と略同一面まで拡散された高濃度不純物
領域と、前記チャネル不純物領域内にリング状に形成さ
れた一導電型のソース領域と、前記チャネル領域上に配
置されたゲート電極とを備えたことを特徴としている。
【００１１】ここで、前記高濃度不純物領域はリング状
の前記ソース領域内に形成されることを特徴としてい
る。また、本発明の半導体装置の製造方法は、一導電型
の半導体基板上に一導電型のエピタキシャル層を形成
し、前記エピタキシャル層に規則的に配列されたチャネ
ル領域を形成するチャネル不純物領域となる逆導電型の
不純物を拡散する第１の拡散工程を行い、前記チャネル
不純物領域となる前記拡散領域内に高濃度不純物領域と
なる逆導電型の高濃度不純物を拡散し、前記高濃度不純
物領域の底面部と前記チャネル不純物領域の底面部とが
略同一面となるまで前記高濃度不純物を拡散する第２の
拡散工程を行うことを特徴としている。
の前記ソース領域内に形成されることを特徴としてい
る。また、本発明の半導体装置の製造方法は、一導電型
の半導体基板上に一導電型のエピタキシャル層を形成
し、前記エピタキシャル層に規則的に配列されたチャネ
ル領域を形成するチャネル不純物領域となる逆導電型の
不純物を拡散する第１の拡散工程を行い、前記チャネル
不純物領域となる前記拡散領域内に高濃度不純物領域と
なる逆導電型の高濃度不純物を拡散し、前記高濃度不純
物領域の底面部と前記チャネル不純物領域の底面部とが
略同一面となるまで前記高濃度不純物を拡散する第２の
拡散工程を行うことを特徴としている。
【００１２】上述したように、チャネル不純物領域の底
面と高濃度不純物領域の底面とをほぼ同一面とすること
により、パワーＭＯＳＦＥＴのドレイン領域であるエピ
タキシャル層の厚みを薄くできオン抵抗を低減化、及び
アバランシェ耐量を向上させることができる。また、チ
ャネル不純物領域となる拡散領域内に高濃度不純物領域
となる逆導電型の高濃度不純物を拡散し、高濃度不純物
領域の底面部と前記チャネル不純物領域の底面部とが略
同一面となるまで高濃度不純物を拡散することにより、
チャネル不純物領域を最小限浅い状態で、確実にチャネ
ル不純物領域の底面と高濃度不純物領域の底面とをほぼ
同一とすることができ、上記したように、パワーＭＯＳ
ＦＥＴのドレイン領域であるエピタキシャル層の厚みを
薄くできオン抵抗を低減化、及びアバランシェ耐量を向
上させることができる。
面と高濃度不純物領域の底面とをほぼ同一面とすること
により、パワーＭＯＳＦＥＴのドレイン領域であるエピ
タキシャル層の厚みを薄くできオン抵抗を低減化、及び
アバランシェ耐量を向上させることができる。また、チ
ャネル不純物領域となる拡散領域内に高濃度不純物領域
となる逆導電型の高濃度不純物を拡散し、高濃度不純物
領域の底面部と前記チャネル不純物領域の底面部とが略
同一面となるまで高濃度不純物を拡散することにより、
チャネル不純物領域を最小限浅い状態で、確実にチャネ
ル不純物領域の底面と高濃度不純物領域の底面とをほぼ
同一とすることができ、上記したように、パワーＭＯＳ
ＦＥＴのドレイン領域であるエピタキシャル層の厚みを
薄くできオン抵抗を低減化、及びアバランシェ耐量を向
上させることができる。
【００１３】
【発明の実施の形態】以下に、本発明の半導体装置及び
その製造方法の実施形態について図面を参照し説明す
る。図１は、本発明の実施形態のパワーＭＯＳＦＥＴの
断面図である。Ｎ+型半導体基板１１の一主面には、Ｎ-
型のエピタキシャル層１２が形成され、ＭＯＳＦＥＴの
ドレイン領域１３を構成する。ドレイン領域１３には、
チャネルを形成する浅いＰ型のチャネル不純物領域１４
が規則的に配列形成される。そのチャネル不純物領域１
４内には、チャネル不純物領域１４よりも濃度が高い高
濃度不純物領域１５が形成される。チャネル不純物領域
１４内に形成された高濃度不純物領域１５の底面部は、
浅いチャネル不純物領域１４の底面部と略同一面となる
ように形成されている。
その製造方法の実施形態について図面を参照し説明す
る。図１は、本発明の実施形態のパワーＭＯＳＦＥＴの
断面図である。Ｎ+型半導体基板１１の一主面には、Ｎ-
型のエピタキシャル層１２が形成され、ＭＯＳＦＥＴの
ドレイン領域１３を構成する。ドレイン領域１３には、
チャネルを形成する浅いＰ型のチャネル不純物領域１４
が規則的に配列形成される。そのチャネル不純物領域１
４内には、チャネル不純物領域１４よりも濃度が高い高
濃度不純物領域１５が形成される。チャネル不純物領域
１４内に形成された高濃度不純物領域１５の底面部は、
浅いチャネル不純物領域１４の底面部と略同一面となる
ように形成されている。
【００１４】さらにチャネル不純物領域１４にはリング
状のＮ+型のソース領域１６が形成され、チャネル不純
物領域１４のチャネルとなる領域上に絶縁層１７を介し
てゲート電極１８が形成される。ソース領域１６とチャ
ネル不純物領域１４とは、アルミ蒸着膜からなる金属電
極であるソース電極１９に接続され、半導体基板１１の
裏面には金属電極であるドレイン電極２０が形成されて
いる。
状のＮ+型のソース領域１６が形成され、チャネル不純
物領域１４のチャネルとなる領域上に絶縁層１７を介し
てゲート電極１８が形成される。ソース領域１６とチャ
ネル不純物領域１４とは、アルミ蒸着膜からなる金属電
極であるソース電極１９に接続され、半導体基板１１の
裏面には金属電極であるドレイン電極２０が形成されて
いる。
【００１５】本発明の特徴とするところは、上記したよ
うに、チャネル不純物領域１４内に形成する高濃度不純
物領域１５を深く形成したところにある。具体的には、
高濃度不純物領域１５の底面部をチャネル不純物領域１
４の底面部とを略同一面に形成するところにある。両不
純物領域１４、１５の底面部を略同一面とすることによ
り、パワーＭＯＳＦＥＴのドレイン領域１３であるエピ
タキシャル層１２の厚みを厚くすることなくオン抵抗の
低減化をすることができる。さらに、アバランシェ動作
時に流れる電流が高濃度不純物領域１５に流れることと
なり、ソース領域１６、高濃度不純物領域１５（及びチ
ャネル不純物領域１４）、ドレイン領域１３で形成され
る寄生バイポーラトランジスタが動作するのを抑制する
ことができ、アバランシェ耐量を向上させることができ
る。
うに、チャネル不純物領域１４内に形成する高濃度不純
物領域１５を深く形成したところにある。具体的には、
高濃度不純物領域１５の底面部をチャネル不純物領域１
４の底面部とを略同一面に形成するところにある。両不
純物領域１４、１５の底面部を略同一面とすることによ
り、パワーＭＯＳＦＥＴのドレイン領域１３であるエピ
タキシャル層１２の厚みを厚くすることなくオン抵抗の
低減化をすることができる。さらに、アバランシェ動作
時に流れる電流が高濃度不純物領域１５に流れることと
なり、ソース領域１６、高濃度不純物領域１５（及びチ
ャネル不純物領域１４）、ドレイン領域１３で形成され
る寄生バイポーラトランジスタが動作するのを抑制する
ことができ、アバランシェ耐量を向上させることができ
る。
【００１６】以下に、上記した実施形態の半導体装置を
製造方法に基づき詳細に説明する。図２乃至図５は、本
発明の半導体装置の製造方法を示す断面図である。先
ず、図１に示すように、例えば、Ｎ+型半導体基板１１
にＮ-型エピタキシャル層１２を成長させた基板を準備
する。エピタキシャル層１２上には、その表面を酸化性
雰囲気内で熱酸化し、所定の膜厚の絶縁膜１７を形成す
る。さらに、その絶縁膜１７上には、ＣＶＤ法等により
ポリシリコンを堆積し、所定のホトエッチングを行い、
絶縁層上に選択的にゲート電極１８を形成する。
製造方法に基づき詳細に説明する。図２乃至図５は、本
発明の半導体装置の製造方法を示す断面図である。先
ず、図１に示すように、例えば、Ｎ+型半導体基板１１
にＮ-型エピタキシャル層１２を成長させた基板を準備
する。エピタキシャル層１２上には、その表面を酸化性
雰囲気内で熱酸化し、所定の膜厚の絶縁膜１７を形成す
る。さらに、その絶縁膜１７上には、ＣＶＤ法等により
ポリシリコンを堆積し、所定のホトエッチングを行い、
絶縁層上に選択的にゲート電極１８を形成する。
【００１７】ゲート電極１８を形成した後、そのゲート
電極１８をマスクとしてＰ型不純物であるボロン（Ｂ）
を所定のドーズ量でエピタキシャル層１２表面に注入
し、所定の温度条件の第１の熱拡散処理を行いチャネル
領域となる極めて浅いチャネル不純物領域１４を形成す
る。具体的には、例えば、打ち込みエネルギー７０Ｋｅ
Ｖでドーズ量３×１０-13〜５×１０-13のボロンを注入
し、約１１００℃〜１２００℃で約１００から１２０分
間の第１の熱処理工程を行い、予備拡散のチャネル不純
物領域１４を形成する。
電極１８をマスクとしてＰ型不純物であるボロン（Ｂ）
を所定のドーズ量でエピタキシャル層１２表面に注入
し、所定の温度条件の第１の熱拡散処理を行いチャネル
領域となる極めて浅いチャネル不純物領域１４を形成す
る。具体的には、例えば、打ち込みエネルギー７０Ｋｅ
Ｖでドーズ量３×１０-13〜５×１０-13のボロンを注入
し、約１１００℃〜１２００℃で約１００から１２０分
間の第１の熱処理工程を行い、予備拡散のチャネル不純
物領域１４を形成する。
【００１８】次に、図３に示すように、ゲート電極１８
上にレジストマスクＡを形成する。このレジストマスク
Ａはゲート電極１８表面上に選択的に残るように露光・
現像する。ゲート電極１８の側面のレジストマスクＡの
幅でチャネル領域の幅が制御されることになる。レジス
トマスクＡを形成した後、露出したチャネル不純物領域
１４表面に高濃度不純物領域１５となるチャネル不純物
領域１４の濃度よりも濃度の高いＰ型のボロン（Ｂ）を
注入する。具体的には、例えば、チャネル不純物領域１
４のボロン（Ｂ）のドーズ量が３×１０-13〜５×１０-
13である場合、打ち込みエネルギー８０ＫｅＶでドーズ
量８×１０-14〜１×１０-15のボロンを注入する。ここ
で、重要なことは、次に説明する第２の拡散工程で、先
に行った予備拡散で形成したチャネル不純物領域１４の
底面部と、第２の熱拡散工程で拡散する高濃度不純物領
域１５の底面部とが略同一面となるように、両領域に注
入するドーズ量を設定する必要がある。
上にレジストマスクＡを形成する。このレジストマスク
Ａはゲート電極１８表面上に選択的に残るように露光・
現像する。ゲート電極１８の側面のレジストマスクＡの
幅でチャネル領域の幅が制御されることになる。レジス
トマスクＡを形成した後、露出したチャネル不純物領域
１４表面に高濃度不純物領域１５となるチャネル不純物
領域１４の濃度よりも濃度の高いＰ型のボロン（Ｂ）を
注入する。具体的には、例えば、チャネル不純物領域１
４のボロン（Ｂ）のドーズ量が３×１０-13〜５×１０-
13である場合、打ち込みエネルギー８０ＫｅＶでドーズ
量８×１０-14〜１×１０-15のボロンを注入する。ここ
で、重要なことは、次に説明する第２の拡散工程で、先
に行った予備拡散で形成したチャネル不純物領域１４の
底面部と、第２の熱拡散工程で拡散する高濃度不純物領
域１５の底面部とが略同一面となるように、両領域に注
入するドーズ量を設定する必要がある。
【００１９】次に、図４に示すように、高濃度不純物領
域１５となる高濃度の不純物を注入した後、高濃度不純
物の拡散する第２の熱拡散処理を行う。この第２の拡散
工程は、高濃度不純物領域１５の底面部と上記した第１
の拡散工程で拡散したチャネル不純物領域１４の底面部
とが略同一面になるように行われる。高濃度不純物領域
１５の底面部とチャネル不純物領域１４の底面部とが略
同一面とならない場合、次の様な不具合が発生する。例
えば、高濃度不純物領域１５の底面部がチャネル不純物
領域１４底面部より浅く形成された場合には、アバラン
シェ動作時に流れるアバランシェ電流により、寄生バイ
ポーラトランジスタのベースとなるチャネル不純物領域
で電圧降下が生じ寄生バイポーラトランジスタを動作さ
せるアバランシェ耐量をより向上させることができなく
なる。
域１５となる高濃度の不純物を注入した後、高濃度不純
物の拡散する第２の熱拡散処理を行う。この第２の拡散
工程は、高濃度不純物領域１５の底面部と上記した第１
の拡散工程で拡散したチャネル不純物領域１４の底面部
とが略同一面になるように行われる。高濃度不純物領域
１５の底面部とチャネル不純物領域１４の底面部とが略
同一面とならない場合、次の様な不具合が発生する。例
えば、高濃度不純物領域１５の底面部がチャネル不純物
領域１４底面部より浅く形成された場合には、アバラン
シェ動作時に流れるアバランシェ電流により、寄生バイ
ポーラトランジスタのベースとなるチャネル不純物領域
で電圧降下が生じ寄生バイポーラトランジスタを動作さ
せるアバランシェ耐量をより向上させることができなく
なる。
【００２０】また、高濃度不純物領域１５の底面部がチ
ャネル不純物領域１４の底面部より深く形成された場合
には、その直下のＮ-型エピタキシャル層１２が薄くな
り耐圧特性が低下する。従って、高濃度不純物領域１５
の底面部とチャネル不純物領域１４の底面部とは、上記
したように、略同一面となるように形成することが重要
である。
ャネル不純物領域１４の底面部より深く形成された場合
には、その直下のＮ-型エピタキシャル層１２が薄くな
り耐圧特性が低下する。従って、高濃度不純物領域１５
の底面部とチャネル不純物領域１４の底面部とは、上記
したように、略同一面となるように形成することが重要
である。
【００２１】一般的に不純物拡散は、不純物濃度、拡散
温度、拡散時間により、その不純物の拡散深さが決定さ
れる。チャネル不純物領域の不純物濃度と高濃度不純物
領域の不純物濃度とは、上記したように濃度差を有して
いることから高濃度不純物領域の拡散の方がチャネル不
純物領域の拡散より高速である。従って、高濃度不純物
領域１５に注入した不純物の濃度と、チャネル不純物領
域１４に注入した不純物の濃度とを予め設定すれば第２
の熱拡散工程の温度、時間の設定を行うことで、高濃度
不純物領域１５とチャネル不純物領域１４とが同時に拡
散し、拡散進行方向の高濃度不純物領域１５の底面部と
チャネル不純物領域１４の底面部とを略同一面に形成す
ることができる。
温度、拡散時間により、その不純物の拡散深さが決定さ
れる。チャネル不純物領域の不純物濃度と高濃度不純物
領域の不純物濃度とは、上記したように濃度差を有して
いることから高濃度不純物領域の拡散の方がチャネル不
純物領域の拡散より高速である。従って、高濃度不純物
領域１５に注入した不純物の濃度と、チャネル不純物領
域１４に注入した不純物の濃度とを予め設定すれば第２
の熱拡散工程の温度、時間の設定を行うことで、高濃度
不純物領域１５とチャネル不純物領域１４とが同時に拡
散し、拡散進行方向の高濃度不純物領域１５の底面部と
チャネル不純物領域１４の底面部とを略同一面に形成す
ることができる。
【００２２】本実施形態では、上記したように、チャネ
ル不純物領域１４となる不純物であるボロン（Ｂ）のド
ーズ量を３×１０-13〜５×１０-13とし約１１００℃〜
１２００℃で１００分〜２００分の第１の予備熱処理工
程を行った後、高濃度不純物領域１５となる不純物であ
るボロン（Ｂ）のドーズ量を８×１０-14〜１×１０-15
とし、約１１００℃〜１２００℃で約３０分〜９０分間
の第２の熱処理工程を行うことにより、上記したよう
に、高濃度不純物領域１５の底面部とチャネル不純物領
域１４の底面部とを略同一面に形成することができる。
ル不純物領域１４となる不純物であるボロン（Ｂ）のド
ーズ量を３×１０-13〜５×１０-13とし約１１００℃〜
１２００℃で１００分〜２００分の第１の予備熱処理工
程を行った後、高濃度不純物領域１５となる不純物であ
るボロン（Ｂ）のドーズ量を８×１０-14〜１×１０-15
とし、約１１００℃〜１２００℃で約３０分〜９０分間
の第２の熱処理工程を行うことにより、上記したよう
に、高濃度不純物領域１５の底面部とチャネル不純物領
域１４の底面部とを略同一面に形成することができる。
【００２３】従って、チャネル不純物領域１４は予備拡
散である第１の熱拡散工程と高濃度不純物領域１５を拡
散する第２の熱拡散工程との２段階の拡散工程により拡
散され、チャネル不純物領域１４の深さを最適の状態で
両不純物領域１４、１５の底面部を同一とすることがで
き、ＯＮ抵抗の低減化、アバランシェ耐量の向上化を行
うことができる。ゲート電極１８上に形成したレジスト
マスクＡは高濃度不純物領域に不純物を注入した後、除
去し、上記の拡散工程が行われる。
散である第１の熱拡散工程と高濃度不純物領域１５を拡
散する第２の熱拡散工程との２段階の拡散工程により拡
散され、チャネル不純物領域１４の深さを最適の状態で
両不純物領域１４、１５の底面部を同一とすることがで
き、ＯＮ抵抗の低減化、アバランシェ耐量の向上化を行
うことができる。ゲート電極１８上に形成したレジスト
マスクＡは高濃度不純物領域に不純物を注入した後、除
去し、上記の拡散工程が行われる。
【００２４】次に、図５に示すように、チャネル不純物
領域１４のチャネル領域を露出するようにチャネル不純
物領域１４上にレジストマスクＢを形成し、そのレジス
トマスクＢとゲート電極１８とをマスクとして露出した
チャネル不純物領域１４にソース領域１６となるＮ+型
の不純物を注入拡散する。ソース領域１６となるＮ型不
純物はリン（Ｐ）、砒素（Ａｓ）等を使用することがで
き、ここでは、打ち込みエネルギー１００〜１５０Ｋｅ
Ｖでドーズ量５×１０-15〜１×１０-16の砒素（Ａｓ）
を注入し、約９００℃〜１１００℃で約３０分〜６０分
の熱拡散処理を行いソース領域１６を形成している。
領域１４のチャネル領域を露出するようにチャネル不純
物領域１４上にレジストマスクＢを形成し、そのレジス
トマスクＢとゲート電極１８とをマスクとして露出した
チャネル不純物領域１４にソース領域１６となるＮ+型
の不純物を注入拡散する。ソース領域１６となるＮ型不
純物はリン（Ｐ）、砒素（Ａｓ）等を使用することがで
き、ここでは、打ち込みエネルギー１００〜１５０Ｋｅ
Ｖでドーズ量５×１０-15〜１×１０-16の砒素（Ａｓ）
を注入し、約９００℃〜１１００℃で約３０分〜６０分
の熱拡散処理を行いソース領域１６を形成している。
【００２５】ソース領域１６形成後、レジストマスクＢ
を除去し、ゲート電極１８の表面に常圧又は減圧ＣＶＤ
法等によってＳiＯ2等の絶縁層１７を堆積、ホトエッチ
ングしゲート電極１８表面を絶縁層１７で被覆する。そ
して、露出した表面にアルミ膜をスパッタリング又は蒸
着により、ソース領域１６を共通接続するソース電極１
９を形成する。さらに、半導体基板１１の裏面にドレイ
ン電極２０となる金属層を形成し、図１に示すパワーＭ
ＯＳＦＥＴが完成する。
を除去し、ゲート電極１８の表面に常圧又は減圧ＣＶＤ
法等によってＳiＯ2等の絶縁層１７を堆積、ホトエッチ
ングしゲート電極１８表面を絶縁層１７で被覆する。そ
して、露出した表面にアルミ膜をスパッタリング又は蒸
着により、ソース領域１６を共通接続するソース電極１
９を形成する。さらに、半導体基板１１の裏面にドレイ
ン電極２０となる金属層を形成し、図１に示すパワーＭ
ＯＳＦＥＴが完成する。
【００２６】以上の説明は、Ｎチャネル型パワーＭＯＳ
ＦＥＴについてのものであるが、Ｐ型チャネル型パワー
ＭＯＳＦＥＴについても同様に本発明を用いることは説
明するまでもない。
ＦＥＴについてのものであるが、Ｐ型チャネル型パワー
ＭＯＳＦＥＴについても同様に本発明を用いることは説
明するまでもない。
【００２７】
【発明の効果】以上に詳述したように、本発明によれ
ば、チャネル不純物領域の底面と高濃度不純物領域の底
面とをほぼ同一面とすることにより、パワーＭＯＳＦＥ
Ｔのドレイン領域であるエピタキシャル層の厚みを薄く
できオン抵抗を低減化、及びアバランシェ耐量を向上さ
せることができる。
ば、チャネル不純物領域の底面と高濃度不純物領域の底
面とをほぼ同一面とすることにより、パワーＭＯＳＦＥ
Ｔのドレイン領域であるエピタキシャル層の厚みを薄く
できオン抵抗を低減化、及びアバランシェ耐量を向上さ
せることができる。
【００２８】また、本発明によれば、チャネル不純物領
域となる拡散領域内に高濃度不純物領域となる逆導電型
の高濃度不純物を拡散し、高濃度不純物領域の底面部と
前記チャネル不純物領域の底面部とが略同一面となるま
で高濃度不純物を拡散することにより、チャネル不純物
領域を最小限浅い状態で、確実にチャネル不純物領域の
底面と高濃度不純物領域の底面とをほぼ同一とすること
ができ、上記したように、パワーＭＯＳＦＥＴのドレイ
ン領域であるエピタキシャル層の厚みを薄くできオン抵
抗を低減化、及びアバランシェ耐量を向上させることが
できる。
域となる拡散領域内に高濃度不純物領域となる逆導電型
の高濃度不純物を拡散し、高濃度不純物領域の底面部と
前記チャネル不純物領域の底面部とが略同一面となるま
で高濃度不純物を拡散することにより、チャネル不純物
領域を最小限浅い状態で、確実にチャネル不純物領域の
底面と高濃度不純物領域の底面とをほぼ同一とすること
ができ、上記したように、パワーＭＯＳＦＥＴのドレイ
ン領域であるエピタキシャル層の厚みを薄くできオン抵
抗を低減化、及びアバランシェ耐量を向上させることが
できる。
【００２９】よって、本発明では信頼性に優れた低耐圧
パワーＭＯＳＦＥＴを提供することができる。
パワーＭＯＳＦＥＴを提供することができる。
【図１】本発明の半導体装置を示す断面図。
【図２】本発明の半導体装置の製造方法を示す断面図。
【図３】本発明の半導体装置の製造方法を示す断面図。
【図４】本発明の半導体装置の製造方法を示す断面図。
【図５】本発明の半導体装置の製造方法を示す断面図。
【図６】従来の半導体装置を示す断面図。
【図７】従来の半導体装置を示す断面図。
Claims (3)
- 【請求項１】 一導電型の半導体基板と、前記半導体基
板上に形成された一導電型のエピタキシャル層と、前記
エピタキシャル層に規則的に配列されたチャネル領域を
形成する逆導電型のチャネル不純物領域と、前記チャネ
ル不純物領域内に形成され、前記チャネル不純物領域よ
りも高濃度の逆導電型であり、前記チャネル不純物領域
の底面と略同一面まで拡散された高濃度不純物領域と、
前記チャネル不純物領域内にリング状に形成された一導
電型のソース領域と、前記チャネル領域上に配置された
ゲート電極とを備えたことを特徴とする半導体装置。 - 【請求項２】 前記高濃度不純物領域はリング状の前記
ソース領域内に形成されることを特徴とする請求項１記
載の半導体装置。 - 【請求項３】 一導電型の半導体基板上に一導電型のエ
ピタキシャル層を形成し、前記エピタキシャル層に規則
的に配列されたチャネル領域を形成するチャネル不純物
領域となる逆導電型の不純物を拡散する第１の拡散工程
を行い、前記チャネル不純物領域となる前記拡散領域内
に高濃度不純物領域となる逆導電型の高濃度不純物を拡
散し、前記高濃度不純物領域の底面部と前記チャネル不
純物領域の底面部とが略同一面となるまで前記高濃度不
純物を拡散する第２の拡散工程を行うことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8217426A JPH1065154A (ja) | 1996-08-19 | 1996-08-19 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8217426A JPH1065154A (ja) | 1996-08-19 | 1996-08-19 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1065154A true JPH1065154A (ja) | 1998-03-06 |
Family
ID=16704034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8217426A Pending JPH1065154A (ja) | 1996-08-19 | 1996-08-19 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1065154A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156383A (ja) * | 1998-11-09 | 2000-06-06 | Internatl Rectifier Corp | 低電圧ｍｏｓｆｅｔ及びその製造方法並びにその回路 |
| CN106571397A (zh) * | 2016-11-15 | 2017-04-19 | 深圳深爱半导体股份有限公司 | 平面型金属氧化物半导体场效应管及其制造方法 |
-
1996
- 1996-08-19 JP JP8217426A patent/JPH1065154A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156383A (ja) * | 1998-11-09 | 2000-06-06 | Internatl Rectifier Corp | 低電圧ｍｏｓｆｅｔ及びその製造方法並びにその回路 |
| CN106571397A (zh) * | 2016-11-15 | 2017-04-19 | 深圳深爱半导体股份有限公司 | 平面型金属氧化物半导体场效应管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4062699A (en) | Method for fabricating diffusion self-aligned short channel MOS device | |
| JPH09186241A (ja) | 半導体装置及びその製造方法 | |
| JPH04276653A (ja) | 集積回路デバイスの製造プロセス | |
| US5065212A (en) | Semiconductor device | |
| US6900520B2 (en) | Semiconductor element and manufacturing method thereof | |
| KR910006672B1 (ko) | 반도체 집적회로 장치 및 그의 제조 방법 | |
| JP2001308321A (ja) | 半導体装置とその製造方法 | |
| JPH09129868A (ja) | 半導体装置及びその製造方法 | |
| JPH1065154A (ja) | 半導体装置及びその製造方法 | |
| JPS6298663A (ja) | 半導体集積回路装置 | |
| JPH03203377A (ja) | 半導体装置 | |
| JPH07221296A (ja) | 縦型ｍｏｓ半導体装置及びその製造方法 | |
| JPH0338839A (ja) | 半導体装置の製造方法 | |
| JPH01132167A (ja) | 半導体装置 | |
| JPS6038856A (ja) | 半導体装置及びその製造方法 | |
| JPS638623B2 (ja) | ||
| JP3397986B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06338616A (ja) | 縦型ｍｏｓ半導体装置及びその製造方法 | |
| JPH05235346A (ja) | 半導体装置及びその製造方法 | |
| JPS6325977A (ja) | 半導体集積回路装置の製造方法 | |
| JP3392652B2 (ja) | 半導体装置の製造方法 | |
| JPH02296342A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JP2508218B2 (ja) | 相補型ｍｉｓ集積回路 | |
| JPS6020571A (ja) | 半導体装置 | |
| JPH10335643A (ja) | 半導体装置の製造方法 |