CN104269443B - 一种恒流二极管 - Google Patents

一种恒流二极管 Download PDF

Info

Publication number
CN104269443B
CN104269443B CN201410510646.4A CN201410510646A CN104269443B CN 104269443 B CN104269443 B CN 104269443B CN 201410510646 A CN201410510646 A CN 201410510646A CN 104269443 B CN104269443 B CN 104269443B
Authority
CN
China
Prior art keywords
conduction type
layer
doping
current regulator
regulator diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410510646.4A
Other languages
English (en)
Other versions
CN104269443A (zh
Inventor
刘肃
柴彦科
高桦
韦仕贡
张欣慰
谭稀
邓恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIJING YANDONG MICROELECTRONIC Co Ltd
Original Assignee
BEIJING YANDONG MICROELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING YANDONG MICROELECTRONIC Co Ltd filed Critical BEIJING YANDONG MICROELECTRONIC Co Ltd
Priority to CN201410510646.4A priority Critical patent/CN104269443B/zh
Publication of CN104269443A publication Critical patent/CN104269443A/zh
Application granted granted Critical
Publication of CN104269443B publication Critical patent/CN104269443B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开一种大恒定电流值的环状纵向结构恒流二极管。该二极管依次包括第一金属电极，半导体衬底，形成在半导体衬底上第一导电类型的外延层，该外延层的上部区域中形成具有第二导电类型的同心的掺杂圆形区和多个掺杂环形区，第二导电类型不同于第一导电类型，所述掺杂圆形区和各掺杂环形区与其间第一导电类型的外延层形成有源区。该二极管进一步包括形成在所述有源区之上的金属硅化物层，以及形成在所述金属硅化物层上的第二金属电极。在根据本发明的恒流二极管中，通过多个环状垂直沟道中电流的叠加，最终得到较大的恒定电流。

Description

一种恒流二极管
技术领域
本专利涉及一种栅源短接的结型场效应恒流器件，具体地说涉及一种大恒定电流值的环状纵向结构恒流二极管。
背景技术
在上世纪70年代就已经出现恒流器件，也称为恒流管或者称为半导体电流限制器，它是提供恒定值电流的一种半导体器件，因其在很宽的电压范围内有着恒定的电流值等特点，获得广泛应用，其主要应用于仪器仪表、显示技术和自动控制等领域。
恒流二极管(简称为CRD，即Current Regulative Diode)是一种用来输出恒定电流的半导体分立器件。一个理想的恒流二极管可以给负载提供恒定且稳定的电流，且其输出电导为零。又因恒流二极管具备稳定性好、恒流范围大、输出电导低、工艺简单制造方便等优点而被广泛使用。在国外，近年来主要有美国和日本等国家在制造并生产恒流二极管。如美国Siliconix公司主要推出CR022-CR470系列的恒流二极管，其特性参数是0.22～4.7mA的恒定电流和100V左右的最大工作电压；日本Semitech公司主要推出S系列和L系列的恒流二极管，其特性参数是0.1～30mA的恒定电流，100V左右的最大工作电压。目前国内各大厂家主要制造并生产恒流二极管的型号是2DH系列，其恒定电流值一般在0.1～6.0mA范围内。综合目前恒流管主流系列产品，其恒定电流和耐压都相对较低，因此，如何提高恒流二极管的恒定电流值成为同行技术人员研究恒流管的首要任务。如图1所示，恒流二极管实质上是个栅源短路的结型场效应二极管，它有两个PN结，中间一层n区作为导电沟道，两个N+区的其中一端作为阳极A，另一端则与两边的P+区一起短接作为阴极K。
当施加正向电压时，两个PN结都处于反偏状态，中间n区则为导电沟道。随着电压升高，电流增大的同时，两个反偏PN结的耗尽层也相应的越来越宽，如图2所示。当正向电压达到恒流二极管的起始电压时，靠近阳极一端的沟道被夹断，之后，电流基本上不再随电压的增加而增加，如图3所示。但当正向电压加到PN结的热击穿电压时，电流就又将随着电压的增大而增大。而在此期间，电流是基本保持不变的。
当施加反向电压时，恒流二极管中的两个PN结处于正偏状态，所以此时的恒流二极管就相当于一个正向导通的普通二极管，且电流很大。因此我们常给恒流二极管施加正向电压，利用其恒流的特性。
由于各种因素的影响，目前的恒流二极管的击穿电压大都在100V以下，恒定电流值在30mA以下。虽然近年来，也有较大恒定电流值的相关报道，如贵州博越电子科技有限公司生产的恒流二极管，恒定电流为1-80mA，起始电压3-3.5V，最大工作电压40-100V；常州星海电子公司于2010年提出了一种大电流恒流二极管结构，恒流值可达50mA，但这些大都建立在增加芯片面积的基础之上。因此，提高恒流二极管的电流和电压能力的同时，能尽量保持或者减少芯片的面积，减少浪费，节约生产成本，是同行技术人员的普遍愿望和共同目标。申请人为贵州煜立电子科技有限公司，公开号为CN201877434U，名称为《一种垂直沟道恒流二极管》的实用新型专利。如图4所示，该专利公开了一种垂直沟道结构的恒流二极管的结构和制造方法，该恒流二极管是可提供较大的正向恒定电流，且起始电压低。但由于该恒流二极管P+区之间的重掺N+区的引入，使得P+区之间的间距增大，从而导致器件的面积增大，同样也增加了器件的工艺步骤，并由此增加了器件成本。申请人为无锡市晶源微电子有限公司公开号为CN103035746A名称为《一种恒流二极管及其制造方法》和杭州士兰集成电路有限公司申请的公开号为CN103035745A名称为《采用刻槽工艺形成的恒流二极管及其制造方法》的专利都公开了各自的结构和制造方法，但因都是刻蚀沟槽，故具有工艺复杂等缺点。绍兴旭昌科技企业有限公司公开号为CN201845785U名称为《一种电流调整二极管芯片》的专利公开了一种电流调整二极管芯片的结构和制造方法，其具有结构简单，封装成本低等优点，但是由于其源漏栅区都在外延层表面，所以其器件的面积就相对较大，而其器件的沟道有效面积就相对较小了，进而降低器件的单位面积下的电流密度。综上所述，在提高击穿电压和恒定电流值等的同时，不仅要减小恒流二极管的面积和增加恒流二极管的沟道有效面积，也要尽量使得恒流二极管的结构与工艺简单化。
发明内容
本发明的主要任务在于提供一种工艺简单、芯片面积小、正向恒定电流大、开启电压低、击穿电压高以及能较好地实现直接驱动负载目的的恒流二极管。
根据本发明，提供一种大恒定电流值的环状纵向结构恒流二极管，该二极管依次包括第一金属电极，半导体衬底，形成在半导体衬底上的第一导电类型的外延层，该外延层的上部区域中形成有第二导电类型的同心的掺杂圆形区和多个掺杂环形区，第二导电类型不同于第一导电类型，所述掺杂圆形区和各掺杂环形区与其间第一导电类型的外延层形成有源区，该二极管进一步包括，形成在所述有源区之上的金属硅化物层，以及形成在所述金属硅化物层上的第二金属电极。
优选地，所述衬底由高掺杂的半导体材料构成，所述外延层由低掺杂的半导体材料构成。
优选地，所述衬底具有与所述外延层相同的导电类型。
优选地，如果所述第一导电类型为N型、第二导电类型为P型，用于形成金属硅化物层的金属的功函低于外延层材料的功函数；或者如果第一导电类型为P型、第二导电类型为N型，用于形成金属硅化物层的金属的功函数高于外延层材料的功函数。
优选地，所述第二导电类型的掺杂圆形区和各掺杂环形区是高掺杂区域。
优选地，所述外延层中掺杂环形区的数量、掺杂圆形区及各掺杂环形区的大小以及其间的间距由该恒流二极管所要达到的电流和电压值通过计算得到。
优选地，该二极管进一步包括位于所述有源区外侧的终端结构。
优选地，所述终端结构包括外延层中所述有源区外依次排列的第二导电类型的场限环和第一导电类型的切断环。
优选地，该二极管进一步包括，依次形成在所述有源区和切断区上的金属硅化物层；所述金属硅化物层上位于有源区上方的第二金属电极和位于切断环上方的金属等位环；以及形成在外延层上方、所述金属硅化物层及其上的第二金属电极层和金属等位环之外区域上的绝缘层。
根据本发明的另一方面，提供一种如上所述大恒定电流值的环状纵向恒流二极管的制备方法，该方法包括：
提供包括衬底和第一导电类型的外延层的半导体基片；
在该外延层上形成包括切断环窗口的第一掩膜层；
利用所述第一掩膜层，通过离子注入或扩散在外延层中形成第一导电类型的高掺杂切断环；
在得到的基片的表面上形成包括同心的圆形窗口和多个环形窗口的第二掩膜层；
利用所述第二掩膜层，通过离子注入或扩散在外延层中形成第二导电类型的高掺杂圆形区、多个高掺杂环形区和场限环；
在得到的基片的表面上形成包括用于形成缓冲金属硅化物区的窗口的第三掩膜层，该窗口分别暴露有源区和切断环；
利用所述第三掩膜层，在所述缓冲金属硅化物区的窗口中淀积缓冲金属，并对淀积的缓冲金属进行硅化处理；
在得到的金属硅化物层上淀积第一金属层；
在半导体基片背面淀积第二金属层。
优选地，该方法进一步包括在每一离子注入或扩散步骤后的退火步骤。
在本发明所述的大恒定电流值的环状纵向结构恒流二极管中，所述第一金属电极和第二金属电极分别由金属合金材料，如钛镍银合金或者钛钨铝合金制成。
在本发明所述的大恒定电流值的环状纵向结构恒流二极管中，掩膜层的材料可以是二氧化硅、多晶硅、磷硅玻璃、氮硅玻璃或者聚酰亚胺等绝缘材料。
本发明的有益效果如下：
根据本发明的环状纵向结构恒流二极管为一栅源短接的结型场效应管结构，包括多个并联连接的元胞，能够输出较大的正向恒定电流，具有击穿电压高且开启电压低的特点，能够较好地实现直接驱动负载的目的。以N型半导体基片为例，首先同心P+掺杂的掺杂圆和掺杂环均匀分布在例如N-外延层顶部，通过光刻和离子注入技术便可形成，因此工艺简单。其次，本发明的二极管是一种横向分布纵向沟道器件，通过将器件的有源区设计为圆和环形结构，可以减小器件的面积，提高器件沟道面积的有效利用率。最后，通过利用P+场限环和N+切断环技术提高了器件的耐压能力，扩大了器件恒流区范围。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明。
图1是传统恒流二极管剖面示意图；
图2-3是图1所示恒流二极管加正向电压时耗尽层对导电沟道的影响示意图；
图4是现有技术的一种恒流二极管的结构示意图；
图5是本发明的恒流管的I-V曲线；
图6是根据本发明实施例1的恒流二极管的局部剖面图；
图7是图6所示恒流二极管外延层的俯视示意图；
图8是包括终端结构的恒流二极管的剖面图；
图9是图8所示恒流二极管外延层的俯视示意图；
图10是图6所示恒流二极管的元胞示意图；
图11是本发明恒流二极管的原理示意图。
以上附图中各标记说明如下：
701：背面金属阳极(第一金属电极)
702：衬底
703：外延层
704：元胞
705：环形结掺杂区域，也称为掺杂环
715：圆形结掺杂区域，也称为掺杂圆
706：圆形或环形结区之间的轻掺杂区
707：金属硅化物层
708：正面金属阴极(第二金属电极)
709：掩膜层
710：场限环
711：切断环
712：半导体基片
具体实施方式
为了更清楚地说明本发明，下面结合优选实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。
图6和图7示出根据本发明的一种环状纵向结构恒流二极管，其结构由下到上包括半导体基片背面金属阳极701、高浓度掺杂的半导体衬底702、第一导电类型的轻浓度掺杂半导体外延层703、形成在外延层703中同心的第二导电类型的高浓度掺杂圆715和多个高浓度掺杂环705以及位于外延层中相邻掺杂区715，705之间的多个环形区域706，形成在外延层的所述各掺杂区705，715和掺杂区之间的环形区域上方即有源区上方由缓冲金属硅化形成的金属硅化物层707、位于金属硅化物层上的用作正面金属电极的金属层708、以及位于外延层的有源区上金属硅化物层和正面金属电极区域之外的绝缘层709。该二极管中，所述衬底和外延层可以具有相同的导电类型或不同的导电类型。优选地，所述衬底和外延层具有相同导电类型。有源区内的掺杂区705，715具有与外延层相反的导电类型。
如图8和图9所示，根据本发明的环状纵向结构恒流二极管进一步包括终端结构，该终端结构包括形成在外延层703中位于掺杂环705外的与掺杂环相同导电类型的多个场限环710和位于场限环710外的与掺杂环705相反导电类型的切断环711。切断环711上方依次形成有金属硅化物层707和用作等位环的金属层713。外延层上方除形成有金属硅化物层和金属层的区域外形成有绝缘层709。例如，如图8所示，第一导电类型为N型，形成在金属阳极701上方的衬底702由高掺杂的N+型半导体材料制成，其上的外延层703由轻掺杂的N-型半导体材料制成。形成在外延层703中的同心的掺杂圆715和多个掺杂环705以及场限环710分别是通过扩散或离子注入形成在N-外延层中的高掺杂P+区域。形成在外延层703中的切断环711是通过扩散或离子注入形成在N-外延层中的高掺杂N+区域。外延层中各掺杂区域715，705，710，711的掺杂浓度可相同或不同，优选各P+掺杂区域的浓度相同。各掺杂环705，710，711的宽度可相同或不同，各掺杂区域之间的间隔可相同或不同。所述外延层703中高掺杂P+掺杂圆715和各掺杂环705以及其间的N-外延区域706通过由缓冲金属形成的金属硅化物层实现栅源短路连接。
根据本发明的环形纵向结构恒流二极管实质为一栅源短接的结型场效应管结构，即当给背面金属阳极701加正电压，正面金属阴极708加负电压，P+掺杂圆715与相邻的P+掺杂环705以及相邻的掺杂环705分别与其间的N-外延层形成结型场效应晶体管结构，也称为元胞704，如图10和11所示，此时相当于两个反向偏置的PN结，而各个PN结元胞704根据PN结原理形成两个不断增加的耗尽层，并且在耗尽层之间形成环状垂直沟道，通过多个环状垂直沟道中电流的叠加，最终得到较大的恒定电流。当外偏压较低时，电流从沟道中流过，并且随外偏压的增大沟道中电流也不断线性增大；随着外偏压升高，耗尽层的厚度不断增大，并且由于外延层的电位分布不同，在靠近背面金属阳极701的区域耗尽层增加的最快，相邻P+掺杂区715，705之间的沟道不断缩小且首先在底部夹断，此过程中沟道电流由于耗尽层电阻的影响增加的速率逐渐变小；沟道夹断后，随着外加电压进一步提高，沟道的夹断点不断向正面金属阴极708移动，但剩余的外加偏压全部降落在耗尽层上，一旦电子进入夹断区，就立即被其中的电场扫向背面金属阳极701，沟道电流保持不变，电流由背面金属阳极701流向正面金属阴极708。由于相邻P+掺杂区715，705之间的距离相对于其深度来说很小，所以在很大的外加偏压范围内，沟道中电流一直保持不变，能够较好的起到恒定电流的作用。
图5示出根据本发明的恒定电流二极管的I-V曲线图，横坐标代表施加在恒流二极管两端的电压，纵坐标代表恒流二极管的输出电流值。由图可见，在正向小电压下，随着施加在恒流二极管上的电压不断增大，通过恒流二极管上的电流呈线性增大到IH；当正向电压增大到VS后，通过恒流二极管上的电流将保持恒定大小IH，不再随外加电压的变化而变化，这就是所谓的恒流区，即本发明的正常工作区；当正向电压超过额定电压VB0后，电流值又随外加正向电压的增大而剧烈增加，此时恒流二极管将发生击穿而损坏。反向偏压下电流与普通二极管相似。与现有技术相比，通过采用环形结构的掺杂区域，可以较小的面积实现具有高击穿电压的恒流二极管。与现有技术中在P+掺杂区域之间进一步形成有N+掺杂区域的结构相比，根据本发明的恒流二极管可以以简单的工艺实现，缩短了制作时间和制作成本。
本发明的环状纵向恒流二极管的制备方法包括如下步骤：
a.提供一例如硅材料的半导体基片712，该基片包括N+衬底702和形成在其上的N-外延层703；
b.在该基片的外延层表面上形成绝缘介质阻挡层；
c.通过对该绝缘介质阻挡层进行第一刻蚀工艺，在绝缘介质阻挡层中形成用于形成切断环的窗口；
d.以形成有切断环窗口的绝缘介质阻挡层作为第一掩膜，对半导体基片712的N-外延层进行N+离子注入或扩散实现掺杂，并进行退火，在N-外延层703中形成用作恒流二极管切断环的N+环形区域711；
e.在所得到结构的外延层表面形成绝缘介质阻挡层，对该绝缘介质阻挡层进行第二刻蚀工艺，在绝缘介质阻挡层中形成同心的用于形成P+掺杂圆715、多个掺杂环705和场限环710的窗口；
f.以上述步骤得到的形成有各窗口的绝缘介质阻挡层作为第二掩膜，对半导体基片712的外延层进行P+离子注入或扩散实现掺杂，并进行快速退火，进而得到用于形成本发明恒流二极管的同心的P+掺杂圆715、多个掺杂环705以及场限环710；
g.对所得到结构的外延层表面形成绝缘介质阻挡层，对该绝缘介质阻挡层进行第三刻蚀工艺，在绝缘介质阻挡层中形成用于在外延层上形成金属硅化物层和金属层的窗口；
h.以上述步骤得到的形成有窗口的绝缘介质阻挡层作为第三掩膜，在半导体基片712的外延层上淀积缓冲金属，并对淀积的缓冲金属进行硅化工艺，得到金属硅化物层707，该金属硅化物层形成在外延层包括P+掺杂圆715、多个掺杂环705以及其间的N-外延层环形区域的有源区上以实现栅源短路，并形成在外延层的切断环711上；
i.在形成的金属硅化物层上进行正面金属淀积，例如溅射或蒸发，形成第一金属层，其中第一金属层在有源区上的部分用作器件的正面金属阴极708，在切断环711上的部分用作器件的等位环。外延层上未形成有金属硅化物层和金属层的区域覆盖有绝缘介质阻挡层作为绝缘层；
j.对基片的底部进行背面减薄、背面金属淀积，形成第二金属层作为金属阳极701。
在本发明所述的大恒定电流值的环状纵向结构恒流二极管中，所述衬底是用高掺杂的半导体材料制成。
在本发明所述的大恒定电流值的环状纵向结构恒流二极管中，所述外延层是用低掺杂的半导体材料制成。
在本发明所述的大恒定电流值的环状纵向结构恒流二极管中，所述衬底和外延层材料优选是具有相同导电类型。
在本发明所述的大恒定电流值的环状纵向结构恒流二极管中，采用离子注入或扩散的方法在外延层中形成圆形和环形重掺杂区域。
在本发明所述的大恒定电流值的环状纵向结构恒流二极管中，形成有源区的P+掺杂圆和P+掺杂环的半径和环宽是由器件所要求的电流和电压值分别根据下面的计算公式：
ID＝Aqnμnε和
先计算出面积A，再根据设计结构、实际工艺的最小特征尺寸以及实际工艺制作时所要考虑的扩散等因素，得出来的。式中：ID是漏极电流；A是有源区的面积；q是电子的电荷量；n是杂质的掺杂浓度；μn是电子的迁移率；μ是半导体例如硅的介电常数，VB是击穿电压；ND是杂质的掺杂浓度。本领域技术人员可以根据所选择的环形结的个数以及计算出的有源区的面积A，确定每一环和圆的半径和间距。
本发明中，在经过离子注入或扩散步骤后要进行快速热退火，以便降低半导体基片经过离子注入后带来的损伤，同时少数载流子寿命以及迁移率也会在不同程度上达到一定的恢复，杂质离子也得到一定比例的电激活，进而达到降低漏电流的效果。
本发明所述的大恒定电流值的环状纵向结构恒流二极管中，若外延层材料为N型硅半导体材料时，用于形成金属硅化物层的缓冲金属的功函数优选低于该硅半导体材料的功函数；若外延层材料为P型硅半导体材料时，用于形成金属硅化物层的缓冲金属的功函数优选高于该硅半导体材料的功函数。
在本发明所述的大恒定电流值的环状纵向结构恒流二极管中，所述背面金属阳极和正面金属阴极都是金属合金材料，例如钛镍银合金或者钛钨铝合金。
在本发明所述的大恒定电流值的环状纵向结构恒流二极管中，绝缘介质阻挡层可以是通过热氧化直接形成的二氧化硅层，也可以是通过其他工艺形成的多晶硅、磷硅玻璃、氮硅玻璃或者聚酰亚胺等绝缘材料。
为使本发明的上述技术特征和优点更清楚易懂，下面将结合附图提供一种优选实施例，用以对本发明的具体实施方式做进一步的详细说明。
图8和图9为该实施例的结构剖面示意图。本发明实施例的一种大恒定电流值的环形纵向结构恒流二极管，包括背面金属阳极701，包括衬底702和外延层703的硅基片712，位于硅基片712内的若干元胞704。如图10所示，用于形成各元胞的组成部分是P+掺杂圆715和多个P+掺杂环705，以及位于P+掺杂区域之间的N-外延层区域706，金属硅化物层707，以及位于硅化物层上的正面金属阴极708。该二极管进一步包括P+场限环710和形成在P+场限环外的N+切断环711，以及依次形成在N+切断环711上的金属硅化物层707和正面金属层713。该实施例中，衬底702是高掺杂的N型硅单晶材料。外延层703是轻掺杂的N型硅材料。所述P+掺杂圆715、P+掺杂环705和P+场限环710是在外延层中通过离子注入形成的浓硼区域。所述N+切断环711是在外延层中通过离子注入形成的浓磷区域。该实施例中，P+掺杂圆715和多个P+掺杂环705、P+场限环710及N+切断环711的结深χj例如为8μm。根据该实施例的二极管的设计参数如下：P+掺杂圆715的半径为40μm，各个P+掺杂环705的环宽优选均相等，例如均为8μm，P+场限环710的环宽均相等，例如均为18μm，N+切断环711的环宽为80μm，P+掺杂圆和各掺杂环之间的间距均相等，例如均为12μm，场限环的间距和第一道场限环(靠近有源区的场限环)与最外道P+掺杂环705的间距例如均为12μm，第二道场限环与切断环的间距例如是30μm。
根据上述实例的恒流二极管的制造工艺流程包括以下多个步骤：
第一步：材料准备。在掺杂浓度为1×1019cm-3左右的重掺杂N型单晶硅衬底上，外延生长具有相同导电类型、掺杂浓度在1×1015cm-3左右的轻掺杂硅外延层至预定厚度，本发明实例中外延层厚度例如为约12μm；
第二步：通过热氧化工艺，在硅外延层表面形成预定厚度例如0.15-1.2μm的绝缘介质阻挡层，即二氧化硅层。在本实施例中，各绝缘介质阻挡层均通过对硅外延层表面进行热氧化得到。
第三步：对二氧化硅层进行第一次光刻和腐蚀，以得到包括用于形成N+切断环的窗口的第一掩膜层；
第四步：利用形成有用于N+切断环的窗口的第一掩膜层，通过离子注入的方式和快速退火的方式进行磷离子注入，注入剂量和注入能量例如分别为3.5×1015cm-3和80KeV，在N-外延层中形成N+切断环；
第五步：通过对得到的外延层表面进行热氧化，得到二氧化硅层。对该二氧化硅层进行第二次光刻和腐蚀，以得到包括用于形成P+掺杂圆和P+掺杂环以及场限环窗口的第二掩膜层；
第六步：利用形成有用于P+掺杂区窗口的第二掩膜层，通过离子注入的方式和快速退火的方式进行硼离子注入，注入剂量和注入能量例如分别为3.5×1015cm-3和80KeV，在N-外延层中形成P+掺杂圆和P+掺杂环以及P+场限环；
第七步：对得到的外延层表面进行热氧化，得到二氧化硅层。对该二氧化硅层进行第三次光刻和腐蚀形成包括暴露有源区的窗口和暴露切断环的窗口的第三掩膜层；
第八步：利用形成有窗口的第三掩膜层，进行缓冲金属钛的溅射和硅化物形成的工艺，在窗口中形成一层金属硅化物层；
第九步：利用所述第三掩膜层，在所形成的金属硅化物层上淀积钛镍银合金得到金属层；
第十步：进行背面减薄，并蒸发背面金属钛镍银合金形成金属阳极。
由此得到的具有上述实例结构参数的本发明恒流二极管的特性参数如下：开启电压为3V，击穿电压为200V，恒定电流为50mA，N-外延层的电阻率为
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。

Claims (9)

1.一种具有栅源短接的结型场效应管结构的恒流二极管，该二极管依次包括第一金属电极(701)，半导体衬底(702)，形成在半导体衬底(702)上的第一导电类型的半导体外延层(703)，
其特征在于，
该外延层(703)的上部区域中形成有第二导电类型的同心的掺杂圆形区(715)和多个掺杂环形区(705)，第二导电类型不同于第一导电类型，所述掺杂圆形区(715)和各掺杂环形区(705)与其间第一导电类型的外延层(703)形成有源区，
该二极管进一步包括，
形成在所述有源区之上的金属硅化物层(707)，以及
形成在所述金属硅化物层上的第二金属电极(708)，
其中
如果所述第一导电类型为N型、第二导电类型为P型，用于形成金属硅化物层的缓冲金属的功函数低于外延层材料的功函数；或者
如果所述第一导电类型为P型、第二导电类型为N型，用于形成金属硅化物层的缓冲金属的功函数高于外延层材料的功函数。
2.根据权利要求1所述的恒流二极管，其特征在于：所述衬底(702)由高掺杂的半导体材料构成，所述外延层(703)由低掺杂的半导体材料构成。
3.根据权利要求1所述的恒流二极管，其特征在于：所述衬底(702)具有与所述外延层(703)相同的导电类型。
4.根据权利要求1所述的恒流二极管，其特征在于：所述第二导电类型的掺杂圆形区(715)和各掺杂环形区(705)是高掺杂区域。
5.根据权利要求1所述的恒流二极管，其特征在于：所述外延层中掺杂环形区(705)的数量、掺杂圆形区(715)及各掺杂环形区的大小以及其间的间距由该恒流二极管所要达到的电流和电压值通过计算得到。
6.根据权利要求1所述的恒流二极管，其特征在于：该二极管进一步包括位于所述有源区外侧的终端结构。
7.根据权利要求6所述的恒流二极管，其特征在于：所述终端结构包括外延层中所述有源区外依次排列的第二导电类型的场限环(710)和第一导电类型的切断环(711)。
8.根据权利要求7所述的恒流二极管的制备方法，其特征在于：该方法包括：
提供包括衬底和第一导电类型的外延层的半导体基片；
在该外延层上形成包括切断环窗口的第一掩膜层；
利用所述第一掩膜层，通过离子注入或扩散在外延层中形成第一导电类型的高掺杂切断环；
在得到的基片的表面上形成包括同心的圆形窗口和多个环形窗口的第二掩膜层；
利用所述第二掩膜层，通过离子注入或扩散在外延层中形成第二导电类型的高掺杂圆形区、多个高掺杂环形区和场限环；
在得到的基片的表面上形成包括用于形成缓冲金属硅化物区的窗口的第三掩膜层，该窗口分别暴露有源区和切断环；
利用所述第三掩膜层，在所述缓冲金属硅化物区的窗口中淀积缓冲金属，并对淀积的缓冲金属进行硅化处理；
在得到的金属硅化物层上淀积第一金属层；
在半导体基片背面形成第二金属层。
9.根据权利要求8所述的恒流二极管的制备方法，其特征在于：该方法进一步包括在每一离子注入或扩散步骤后的退火步骤。
CN201410510646.4A 2014-09-28 2014-09-28 一种恒流二极管 Active CN104269443B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410510646.4A CN104269443B (zh) 2014-09-28 2014-09-28 一种恒流二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410510646.4A CN104269443B (zh) 2014-09-28 2014-09-28 一种恒流二极管

Publications (2)

Publication Number Publication Date
CN104269443A CN104269443A (zh) 2015-01-07
CN104269443B true CN104269443B (zh) 2017-04-12

Family

ID=52160950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410510646.4A Active CN104269443B (zh) 2014-09-28 2014-09-28 一种恒流二极管

Country Status (1)

Country Link
CN (1) CN104269443B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845795A (zh) * 2015-01-13 2016-08-10 北大方正集团有限公司 一种二极管及其制作方法
CN109148551A (zh) * 2017-06-15 2019-01-04 乐山尚鼎科技有限责任公司 一种横向恒流二极管

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103918081A (zh) * 2011-12-07 2014-07-09 住友电气工业株式会社 制造半导体器件的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158259A (ja) * 2001-09-07 2003-05-30 Toshiba Corp 半導体装置及びその製造方法
JP2008282878A (ja) * 2007-05-08 2008-11-20 Rohm Co Ltd 半導体装置およびその製造方法
JP4356767B2 (ja) * 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103918081A (zh) * 2011-12-07 2014-07-09 住友电气工业株式会社 制造半导体器件的方法

Also Published As

Publication number Publication date
CN104269443A (zh) 2015-01-07

Similar Documents

Publication Publication Date Title
CN104051540B (zh) 超级结器件及其制造方法
CN102903633B (zh) 用于制备阳极短路的场阑绝缘栅双极晶体管的方法
CN103000665A (zh) 超级结器件及制造方法
CN107425068B (zh) 一种碳化硅Trench MOS器件及其制作方法
CN103943688B (zh) 一种肖特基势垒二极管器件结构及其制作方法
CN102254828A (zh) 具有反向快速恢复特性的超结结构半导体器件制造方法
CN103208529B (zh) 半导体二极管以及用于形成半导体二极管的方法
CN107305909A (zh) 一种逆导型igbt背面结构及其制备方法
CN105405873A (zh) 一种半导体器件及其制造方法
CN104269443B (zh) 一种恒流二极管
CN104638020A (zh) 一种基于外延的垂直型恒流二极管及其制造方法
CN210607264U (zh) 绝缘栅双极型晶体管
CN109119487B (zh) 一种超势垒二极管器件
JP2023110083A (ja) グリッドを製造するための方法
CN104037206B (zh) 超级结器件及制造方法
CN113488389B (zh) 一种沟槽栅双层超结vdmosfet半导体器件及其制备方法
CN211017082U (zh) 一种超结型mosfet器件
CN113345954A (zh) 一种全超结mosfet器件结构及其制造方法
CN113964197A (zh) 一种低泄漏电流的igbt器件及其制备方法
CN203690304U (zh) 纵向超结金属氧化物场效应晶体管
CN103779416B (zh) 一种低vf的功率mosfet器件及其制造方法
CN108054215B (zh) 结型场效应晶体管及其制作方法
CN204155939U (zh) 一种恒流二极管
CN112071918A (zh) 一种SiC沟槽MPS二极管及其制造方法
CN215342615U (zh) 一种全超结mosfet器件结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant