CN112992664A - 一种基于离子注入的高厄利电压npn晶体管制备方法 - Google Patents
一种基于离子注入的高厄利电压npn晶体管制备方法 Download PDFInfo
- Publication number
- CN112992664A CN112992664A CN202110218621.7A CN202110218621A CN112992664A CN 112992664 A CN112992664 A CN 112992664A CN 202110218621 A CN202110218621 A CN 202110218621A CN 112992664 A CN112992664 A CN 112992664A
- Authority
- CN
- China
- Prior art keywords
- npn transistor
- implantation
- energy
- early voltage
- base region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005468 ion implantation Methods 0.000 title claims abstract description 28
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 78
- 230000008569 process Effects 0.000 claims abstract description 44
- 238000002513 implantation Methods 0.000 claims description 61
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 50
- 238000000137 annealing Methods 0.000 claims description 30
- 235000012239 silicon dioxide Nutrition 0.000 claims description 25
- 239000000377 silicon dioxide Substances 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 230000002829 reductive effect Effects 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 abstract description 38
- 238000009826 distribution Methods 0.000 abstract description 13
- 230000003321 amplification Effects 0.000 abstract description 4
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 4
- 230000007246 mechanism Effects 0.000 abstract description 3
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 230000004913 activation Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
- H01L29/1008—Base region of bipolar transistors of lateral transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种基于离子注入的高厄利电压NPN晶体管制备方法，该制备方法针对NPN晶体管基区杂质浓度分布对厄利电压的影响机理，是一种通过调整基区杂质纵向分布形成高厄立电压NPN晶体管的工艺方法。通过这种工艺方法获得的NPN晶体管具有更高的厄利电压。该方法分别对采用本发明提出的新工艺方法形成的高厄立电压NPN晶体管，在相同放大倍数条件下，新工艺方法形成的NPN晶体管的厄利电压高于传统结构NPN晶体管。
Description
【技术领域】
本发明属于NPN晶体管技术领域，具体涉及一种基于离子注入的高厄利电压NPN晶体管制备方法。
【背景技术】
厄利电压是表征双极型晶体管基区宽变效应的参数，对双极晶体管而言，厄利电压越高，其抑制基区宽变效应的能力越强。
NPN晶体管为纵向结构，在传统双极集成电路生产中，基区是通过杂质预扩散或离子注入后，通过高温扩散再分布形成，杂质浓度在纵向呈余误差分布或准高斯分布，即靠近集电区一侧基区杂质浓度低于靠近发射区一侧的基区杂质浓度。当NPN晶体管CE电压增大时，CB处于反偏状态，由于集电区一侧基区杂质浓度较低，基区的空间电荷区宽度增大较快，基区宽变效应显著导致晶体管厄利电压偏低。
【发明内容】
本发明的目的在于克服上述现有技术的缺点，提供一种基于离子注入的高厄利电压NPN晶体管制备方法，用于解决现有技术中两侧基区杂质浓度分布不均匀，基区宽变效应显著导致晶体管厄立电压偏低的问题。
为达到上述目的，本发明采用以下技术方案予以实现：
一种基于离子注入的高厄利电压NPN晶体管制备方法，包括以下步骤：
步骤1，在N型外延层的上表面制备二氧化硅层；
步骤2，在二氧化硅层上设置一层光刻胶，在光刻胶上进行光刻，形成NPN 晶体管基区窗口；
步骤3，通过NPN晶体管基区窗口对N型外延层进行高能离子注入；
步骤4，对N型外延层进行退火，在高能离子注入的区域形成NPN晶体管基区；
步骤5，对退火后的N型外延层进行化学气相沉淀，在N型外延层上形成氧化层；
步骤6，光刻氧化层，形成NPN晶体管发射区的窗口；通过窗口对NPN晶体管基区进行掺杂，在NPN晶体管基区中形成晶体管发射区，所述高厄利电压NPN 晶体管制备结束。
本发明的进一步改进在于：
优选的，步骤1中，所述二氧化硅层的厚度＜200nm。
优选的，步骤3中，所述能量注入分为4次或5次，每次注入的能量逐渐减小。
优选的，当能量注入次数为4次时，第一次注入能量为700keV，注入剂量为1E14cm-2；第二次注入能量为400keV，注入剂量为1E14cm-2；第三次注入能量为150keV，注入剂量为5E13cm-2；第四次注入能量为60keV，注入剂量为 5E13cm-2。
优选的，当能量注入次数为5次时，第一次注入能量为850keV，注入剂量为1E14cm-2；第二次注入能量为600keV，注入剂量为1E14cm-2；第三次注入能量为350keV，注入剂量为5E13cm-2；第四次注入能量为150keV，注入剂量为 5E13cm-2；第五次注入能量为50keV，注入剂量为3E13cm-2。
优选的，步骤4中，所述退火过程在卧式扩散炉内或快速退火炉内。
优选的，当退火过程在卧式扩散炉内时，退火温度为1000℃，退火时间为 10min。
优选的，在快速退火炉内退火时，退火温度为1050℃，退火时间为50s。
优选的，所述NPN晶体管基区的结深为2.0μm或2.5μm。
优选的，所述NPN晶体管发射区的结深为1.2μm或1.5μm。
与现有技术相比，本发明具有以下有益效果：
本发明公开了一种基于离子注入的高厄利电压NPN晶体管制备方法，该制备方法针对NPN晶体管基区杂质浓度分布对厄利电压的影响机理，是一种通过调整基区杂质纵向分布形成高厄立电压NPN晶体管的工艺方法。通过这种工艺方法获得的NPN晶体管具有更高的厄利电压。该方法分别对采用本发明提出的新工艺方法形成的高厄立电压NPN晶体管，在相同放大倍数条件下，新工艺方法形成的NPN晶体管的厄利电压高于传统结构NPN晶体管。本发明提出的采用高能离子注入实现高厄利电压NPN晶体管的工艺方法，在标准双极工艺流程中采用了高能离子注入进行基区掺杂，而不增加任何热过程的情况下实现了NPN 晶体管基区掺杂浓度梯度调整，与标准双极工艺流程具有良好的工艺兼容性。
【附图说明】
图1为NPN晶体管纵向剖面图；
图2为传统NPN晶体管基区纵向杂质浓度分布；
图3为采用高能离子注入新工艺形成的高厄立电压NPN晶体管基区纵向杂质浓度分布。
图4为N型外延层表面生长离子注入二氧化硅层后的结构示意图；
图5为光刻形成NPN晶体管基区窗口后的结构示意图；
图6为光刻形成NPN晶体管基区窗口并进行P型硼杂质注入的结构示意图；
图7为去胶后完成低温退火或快速退火完成基区杂质激活后的结构示意图；
图8为化学气相淀积形成发射区扩散屏蔽氧化层的结构示意图；
图9为光刻、刻蚀形成NPN晶体管发射区窗口并完成发射区杂质掺杂，形成高厄利电压NPN晶体管的结构图。
其中，1-N型外延层；2-NPN晶体管基区；3-NPN晶体管发射区；4-二氧化硅层；5-P型衬底；6-N型埋层；7-P型隔离区；8-金属互联线；9-NPN晶体管基区窗口；10-光刻胶；11-氧化层。
【具体实施方式】
下面结合附图对本发明做进一步详细描述：
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
针对NPN晶体管基区杂质浓度分布对厄利电压的影响机理，本发明公开了一种通过调整基区杂质纵向分布制备高厄立电压NPN晶体管的方法，通过高能离子注入工艺，降低NPN晶体管基区杂质浓度梯度：采用高能离子注入后低温退火或快速退火工艺完成NPN晶体管基区杂质激活，避免高温热过程导致的杂质浓度再分布，降低基区杂质纵向浓度梯度，提高NPN晶体管集电区一侧的P 型基区杂质浓度。该工艺方法形成的NPN晶体管在CE电压增大时，由于集电区一侧基区掺杂浓度较高，可抑制P型基区空间电荷区扩展，减小因CE电压增大导致的基区宽度变化，从而获得较高的厄立电压。
参见图1NPN晶体管纵向结构，图2和图3分别为传统NPN晶体管与新型高厄立电压NPN晶体管的基区纵向杂质浓度分布。从图1-图3中可以看出，在图1结构相同的情况下，传统工艺方法形成的NPN晶体管中纵向杂质的浓度分布呈余误差分布或准高斯分布，由基区表面至体内逐渐降低，通过本发明的方法注入的纵向杂质浓度呈均匀分布，直至到达基区-外延PN结面附近才开始快速下降。
下面结合图4-图9，采用高能离子工艺形成的高厄立电压NPN晶体管的过程对本发明的过程进一步的说明，该工艺方法制备高厄立电压NPN晶体管的步骤如下：
步骤1，参见图4，在N型外延层1的表面生长不超过200nm的注入二氧化硅层4；本发明在N型外延层1上注入二氧化硅层4以前，N型外延层1的下部已经设置有P型衬底5，N型外延层1和P型衬底5的交界处设置有N型埋层6， N型外延层1中已经设置有P型隔离区7.
步骤2，参见图5，在二氧化硅层4上部涂敷一层光刻胶10，形成的光刻胶 10的厚度应保证对离子注入的有效屏蔽，然后在光刻胶10上进行光刻，掏空的光刻胶10的区域为NPN晶体管基区窗口9，即NPN晶体管基区2在外延层1 表面的投影窗口。
步骤3，参见图6，通过高能离子注入，在NPN晶体管基区2中注入P型硼杂质，形成NPN晶体管基区2，注入过程中，通过光刻胶10对N型外延层的其他区域进行了屏蔽，实现对NPN晶体管基区2进行选择性掺杂。该高能离子注入过程分为四次能量注入，每次注入的能量逐渐减小。在传统双极集成电路工艺中，NPN晶体管基区形成工艺的过程为：先通过离子注入或杂质与扩散在硅片表面形成一个高浓度P型掺杂区，再通过高温扩散，使P型杂质向硅片内部扩散，最终形成NPN晶体管的P型基区。这种工艺形成的掺杂浓度峰值位于硅片表面，并随着基区结深方向逐步下降。本发明在该步骤中通过多次注入不同能量的高能离子，使硅片表面至体内一定深度的P型基区杂质浓度基本一致，基区P型杂质的纵向浓度更为一致。
步骤4，参见图7，注入结束后，去除光刻胶10之后，在卧式扩散炉内进行注入杂质低温退火激活或在快速退火炉内进行注入杂质快速退火激活，形成所需的高厄立电压NPN晶体管基区2的0杂质浓度分布。
步骤5，参见图8，化学气相淀积工艺形成发射区扩散屏蔽氧化层11，氧化层11厚度应保证后续发射区杂质的有效屏蔽。
步骤6，参见图9光刻刻蚀形成NPN晶体管发射区3的窗口，通过杂质扩散完成NPN晶体管发射区3的掺杂，形成NPN晶体管结构，并通过光刻腐蚀形成金属连线的接触引出孔，然后在引出孔中设置制备金属互连线8。
现结合实施例，对本发明作进一步描述：
实施案例1：
采用本发明工艺方法形成的高厄利电压NPN晶体管结构如下：
1.NPN晶体管采用厚度10μm，掺杂浓度1.5E15cm-3的N型外延层1形成集电区；NPN晶体管基区2的结深2.0μm，掺杂浓度为1.0E18cm-3，NPN晶体管发射区3结深1.2μm；掺杂浓度为1.0E20cm-3；
2.在相同NPN晶体管放大倍数条件下，采用本发明工艺方法形成的高厄利电压NPN晶体管的厄利电压达到110V，传统工艺NPN晶体管厄利电压为90V，新工艺方法形成的NPN晶体管厄利电压远高于传统工艺NPN晶体管。
本结构可通过以下方法实现：
1.在温度950℃下，通过氢氧合成氧化，在N型衬底硅表面生长100nm的二氧化硅层4；
2.在二氧化硅层4表面涂覆3.6μm的光刻胶10，通过曝光、显影，形成NPN 晶体管基区图形；然后在光刻胶10上进行光刻，掏空的光刻胶10的区域为NPN 晶体管基区窗口9。
3.通过离子注入，穿过NPN晶体管基区窗口9，对NPN晶体管基区2进行掺杂，注入杂质11B+，分4次完成基区离子注入：第一次注入能量700keV，注入剂量1E14cm-2；第二次注入能量400keV，注入剂量1E14cm-2；第三次注入能量150keV，注入剂量5E13cm-2；第四次注入能量60keV，注入剂量5E13cm-2，注入完成后通过H2SO4+H2O2溶液去除二氧化硅层4表面光刻胶10；
4.通过1000℃10min的退火，在卧式退火炉内完成基区注入杂质激活，形成高厄利电压NPN晶体管基区2，通过化学气相淀积在二氧化硅层4上沉积二氧化硅，原二氧化硅层4和新沉积的二氧化硅，在表面形成600nm的氧化层11；
5.对氧化层11进行光刻、刻蚀形成NPN晶体管发射区3的窗口，通过窗口在950℃对NPN晶体管发射区3进行磷扩散，完成NPN晶体管发射区3的掺杂，形成高厄立电压NPN晶体管结构。
本实施例制备的NPN和传统结构NPN的测试参数如下表所示。
实施案例2：
采用本发明工艺方法形成的高厄利电压NPN晶体管结构如下：
1.NPN晶体管采用厚度13μm，掺杂浓度8.0E14cm-3的N型外延层1形成集电区；NPN晶体管基区2的结深2.5μm，掺杂浓度为1.3E18cm-3，NPN晶体管发射区3的结深1.5μm；掺杂浓度为2.0E20cm-3；
2.在相同NPN晶体管放大倍数条件下，采用本发明工艺方法形成的高厄利电压NPN晶体管的厄利电压达到140V，传统工艺NPN晶体管厄利电压为100V，新工艺方法形成的NPN晶体管厄利电压高于传统工艺NPN晶体管。
本结构可通过以下方法实现：
1.在温度900℃下，通过氢氧合成氧化，在N型外延层1表面生长100nm的二氧化硅层4；
2.在二氧化硅层4表面涂覆3.6μm的光刻胶10，通过曝光、显影，形成NPN 晶体管基区图形；然后在光刻胶10上进行光刻，掏空的光刻胶10的区域为NPN 晶体管基区窗口9。
3.通过离子注入，穿过NPN晶体管基区窗口9，对NPN晶体管基区2进行掺杂，注入杂质11B+，分5次完成基区离子注入：第一次注入能量850keV，注入剂量1E14cm-2；第二次注入能量600keV，注入剂量1E14cm-2；第三次注入能量350keV，注入剂量5E13cm-2；第四次注入能量150keV，注入剂量5E13cm-2；第五次注入能量50keV，注入剂量3E13cm-2；注入完成后通过H2SO4+H2O2溶液去除二氧化硅层4表面光刻胶10；
4.通过1050℃50s的快速退火完成基区注入杂质激活，形成高厄利电压NPN 晶体管基区2，通过化学气相淀积在二氧化硅层4上沉积二氧化硅，原二氧化硅层4和新沉积的二氧化硅，在N型外延层1的表面形成500nm的氧化层11；
5.对氧化层11进行光刻、刻蚀形成NPN晶体管发射区3的窗口，通过窗口在1030℃对NPN晶体管发射区3进行磷扩散，完成NPN晶体管发射区3的掺杂，形成高厄立电压NPN晶体管结构。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种基于离子注入的高厄利电压NPN晶体管制备方法，其特征在于，包括以下步骤：
步骤1，在N型外延层(1)的上表面制备二氧化硅层(4)；
步骤2，在二氧化硅层(4)上设置一层光刻胶(10)，在光刻胶(10)上进行光刻，形成NPN晶体管基区窗口(9)；
步骤3，通过NPN晶体管基区窗口(9)对N型外延层(1)进行高能离子注入；
步骤4，对N型外延层(1)进行退火，在高能离子注入的区域形成NPN晶体管基区(2)；
步骤5，对退火后的N型外延层(1)进行化学气相沉淀，在N型外延层(1)上形成氧化层(11)；
步骤6，光刻氧化层(11)，形成NPN晶体管发射区(3)的窗口；通过窗口对NPN晶体管基区(2)进行掺杂，在NPN晶体管基区(2)中形成晶体管发射区(3)，所述高厄利电压NPN晶体管制备结束。
2.根据权利要求1所述的一种基于离子注入的高厄利电压NPN晶体管制备方法，其特征在于，步骤1中，所述二氧化硅层(4)的厚度＜200nm。
3.根据权利要求1所述的一种基于离子注入的高厄利电压NPN晶体管制备方法，其特征在于，步骤3中，所述能量注入分为4次或5次，每次注入的能量逐渐减小。
4.根据权利要求3所述的一种基于离子注入的高厄利电压NPN晶体管制备方法，其特征在于，当能量注入次数为4次时，第一次注入能量为700keV，注入剂量为1E14cm-2；第二次注入能量为400keV，注入剂量为1E14cm-2；第三次注入能量为150keV，注入剂量为5E13cm-2；第四次注入能量为60keV，注入剂量为5E13cm-2。
5.根据权利要求3所述的一种基于离子注入的高厄利电压NPN晶体管制备方法，其特征在于，当能量注入次数为5次时，第一次注入能量为850keV，注入剂量为1E14cm-2；第二次注入能量为600keV，注入剂量为1E14cm-2；第三次注入能量为350keV，注入剂量为5E13cm-2；第四次注入能量为150keV，注入剂量为5E13cm-2；第五次注入能量为50keV，注入剂量为3E13cm-2。
6.根据权利要求1所述的一种基于离子注入的高厄利电压NPN晶体管制备方法，其特征在于，步骤4中，所述退火过程在卧式扩散炉内或快速退火炉内。
7.根据权利要求6所述的一种基于离子注入的高厄利电压NPN晶体管制备方法，其特征在于，当退火过程在卧式扩散炉内时，退火温度为1000℃，退火时间为10min。
8.根据权利要求6所述的一种基于离子注入的高厄利电压NPN晶体管制备方法，其特征在于，在快速退火炉内退火时，退火温度为1050℃，退火时间为50s。
9.根据权利要求1-8任意一项所述的基于离子注入的高厄利电压NPN晶体管制备方法，其特征在于，所述NPN晶体管基区(2)的结深为2.0μm或2.5μm。
10.根据权利要求1-8任意一项所述的基于离子注入的高厄利电压NPN晶体管制备方法，其特征在于，所述NPN晶体管发射区(3)的结深为1.2μm或1.5μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110218621.7A CN112992664B (zh) | 2021-02-26 | 2021-02-26 | 一种基于离子注入的高厄利电压npn晶体管制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110218621.7A CN112992664B (zh) | 2021-02-26 | 2021-02-26 | 一种基于离子注入的高厄利电压npn晶体管制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112992664A true CN112992664A (zh) | 2021-06-18 |
| CN112992664B CN112992664B (zh) | 2023-06-02 |
Family
ID=76351156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110218621.7A Active CN112992664B (zh) | 2021-02-26 | 2021-02-26 | 一种基于离子注入的高厄利电压npn晶体管制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112992664B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4045251A (en) * | 1975-02-21 | 1977-08-30 | Siemens Aktiengesellschaft | Process for producing an inversely operated transistor |
| JPS54151379A (en) * | 1978-05-19 | 1979-11-28 | Seiko Instr & Electronics Ltd | Manufactue for semiconductor device |
| JPH07183308A (ja) * | 1993-12-24 | 1995-07-21 | New Japan Radio Co Ltd | 縦型バイポーラトランジスタの製造方法 |
| US6352901B1 (en) * | 2000-03-24 | 2002-03-05 | Industrial Technology Research Institute | Method of fabricating a bipolar junction transistor using multiple selectively implanted collector regions |
| US20060043528A1 (en) * | 2004-09-01 | 2006-03-02 | Chong Ren | Lateral PNP transistor and the method of manufacturing the same |
| CN101916724A (zh) * | 2010-07-23 | 2010-12-15 | 上海宏力半导体制造有限公司 | 一种晶体管的制作方法 |
-
2021
- 2021-02-26 CN CN202110218621.7A patent/CN112992664B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4045251A (en) * | 1975-02-21 | 1977-08-30 | Siemens Aktiengesellschaft | Process for producing an inversely operated transistor |
| JPS54151379A (en) * | 1978-05-19 | 1979-11-28 | Seiko Instr & Electronics Ltd | Manufactue for semiconductor device |
| JPH07183308A (ja) * | 1993-12-24 | 1995-07-21 | New Japan Radio Co Ltd | 縦型バイポーラトランジスタの製造方法 |
| US6352901B1 (en) * | 2000-03-24 | 2002-03-05 | Industrial Technology Research Institute | Method of fabricating a bipolar junction transistor using multiple selectively implanted collector regions |
| US20060043528A1 (en) * | 2004-09-01 | 2006-03-02 | Chong Ren | Lateral PNP transistor and the method of manufacturing the same |
| CN101916724A (zh) * | 2010-07-23 | 2010-12-15 | 上海宏力半导体制造有限公司 | 一种晶体管的制作方法 |
Non-Patent Citations (2)
| Title |
|---|
| 王界平等: "高性能纵向pnp晶体管的研制", 《微电子学》 * |
| 郭宝增,宋登元,王永青,孙荣霞,田华: "基区复合电流对双极晶体管厄利电压的影响", 半导体情报 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112992664B (zh) | 2023-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102760791B (zh) | 形成掺杂区的方法、太阳能电池及其制造方法 | |
| JP2011524640A (ja) | 太陽電池形成方法及び太陽電池 | |
| KR100766254B1 (ko) | 태양전지용 접합층 형성방법 | |
| CN101176194A (zh) | 半导体器件及其制造方法 | |
| JP2009038124A (ja) | エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ | |
| US9159830B2 (en) | Field effect transistor | |
| CN110828560A (zh) | 一种基区环掺杂抗辐射横向pnp晶体管及制备方法 | |
| CN110828559A (zh) | 一种高厄利电压横向晶体管结构及其制备方法 | |
| CN112993015B (zh) | 一种基于集电区双扩散的高厄利电压横向pnp晶体管及其制备方法 | |
| TW202410457A (zh) | 具有反向導通特性之ｉｇｂｔ器件及其製備方法 | |
| TW202410456A (zh) | 深緩衝層高密度溝槽之ｉｇｂｔ器件及其製備方法 | |
| CN112992664A (zh) | 一种基于离子注入的高厄利电压npn晶体管制备方法 | |
| CN103180934A (zh) | 用于提高bjt电流增益的低温注入 | |
| JP3977676B2 (ja) | 半導体装置及びその製造方法 | |
| CN104992966B (zh) | 一种热预算低的双极高频功率晶体管芯片的制作方法 | |
| CN112967927B (zh) | 一种具有稳定击穿电压的稳压二极管的制备方法 | |
| CN113013259A (zh) | 一种低导通压降肖特基二极管结构及其制备方法 | |
| CN112530938A (zh) | 一种用于soi工艺的横向scr抗静电结构及其制备方法 | |
| CN113539834A (zh) | 半导体元件的制造方法 | |
| TW387132B (en) | Method for manufacturing a BiCMOS semiconductor device | |
| CN106486359B (zh) | 一种射频三极管的制作方法及射频三极管 | |
| CN111696854B (zh) | 半导体器件的制造方法 | |
| JPH11274090A (ja) | 浅い接合を有するデバイスの製造方法 | |
| JPH1174275A (ja) | 半導体装置及びその製造方法 | |
| CN111341651A (zh) | 晶体管外延层制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |