CN112967927B - 一种具有稳定击穿电压的稳压二极管的制备方法 - Google Patents
一种具有稳定击穿电压的稳压二极管的制备方法 Download PDFInfo
- Publication number
- CN112967927B CN112967927B CN202110217575.9A CN202110217575A CN112967927B CN 112967927 B CN112967927 B CN 112967927B CN 202110217575 A CN202110217575 A CN 202110217575A CN 112967927 B CN112967927 B CN 112967927B
- Authority
- CN
- China
- Prior art keywords
- type region
- annealing
- type
- voltage
- stage injection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015556 catabolic process Effects 0.000 title claims abstract description 34
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 72
- 239000012535 impurity Substances 0.000 claims abstract description 45
- 230000008569 process Effects 0.000 claims abstract description 41
- 238000000137 annealing Methods 0.000 claims abstract description 30
- 238000005468 ion implantation Methods 0.000 claims abstract description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 49
- 238000009792 diffusion process Methods 0.000 claims description 26
- 239000000377 silicon dioxide Substances 0.000 claims description 24
- 238000002347 injection Methods 0.000 claims description 23
- 239000007924 injection Substances 0.000 claims description 23
- 235000012239 silicon dioxide Nutrition 0.000 claims description 23
- 238000002513 implantation Methods 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims 3
- 238000009826 distribution Methods 0.000 abstract description 12
- 230000004913 activation Effects 0.000 abstract description 7
- 230000000087 stabilizing effect Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66128—Planar diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种具有稳定击穿电压的稳压二极管的制备方法，该制备方法是一种通过调整P型区杂质纵向分布改善稳压二极管击穿电压稳定性的工艺方法，通过高能离子注入工艺，降低稳压二极管P型区杂质浓度梯度：采用高能离子注入后低温退火或快速退火工艺完成稳压二极管P型区杂质激活，避免高温热过程导致的杂质浓度再分布，降低稳压二极管P型区杂质浓度在PN结附近的变化量。
Description
【技术领域】
本发明属于二极管技术领域，具体涉及一种具有稳定击穿电压的稳压二极管的制备方法。
【背景技术】
稳压二极管是指利用PN结反向击穿状态，制成的起稳压作用的二极管。保证稳压二极管反向击穿电压的稳定性，是表征稳压二极管工艺控制能力的主要参数。
参见图1，为传统的稳压二极管结构，稳压二极管由P型区与高浓度N型区形成的PN结构组成，其反向击穿电压由PN结处的基区/浓硼杂质浓度及确定。在传统双极集成电路工艺中，稳压二极管的P型区与NPN晶体管的基区同时形成，高浓度N型区与NPN晶体管发射区同时形成，其P型区具体工艺过程为通过杂质预扩散或离子注入后，通过高温扩散再分布完成P型区掺杂，其杂质浓度在纵向呈余误差分布或准高斯分布，如图2所示。当高浓度N型区结深因工艺波动变化时，PN结处的P型杂质浓度相应变化，导致稳压二极管反向击穿电压的波动，影响击穿电压稳定性。
【发明内容】
本发明的目的在于克服上述现有技术的缺点，提供一种提高集成电路中稳压二极管击穿电压稳定性的方法，以解决现有技术中稳压二极管因P型区杂质浓度分布变化大，对击穿电压造成影响的问题。
为达到上述目的，本发明采用以下技术方案予以实现：
一种具有稳定击穿电压的稳压二极管的制备方法，包括以下步骤：
步骤1，在N型外延层的上表面制备二氧化硅层；
步骤2，在二氧化硅层的上表面涂覆光刻胶，在光刻胶上光刻用于形成P型区的窗口；
步骤3，对P型区的窗口进行硼杂质高能离子注入，在N型外延层中形成P型过程区；
步骤4，对包含有P型过程区的N型外延层进行退火操作，形成P型区，去除光刻胶；
步骤5，通过化学气相淀积在二氧化硅层上沉积，二氧化硅层和新沉积的二氧化硅形成发射区扩散屏蔽氧化层；
步骤6，对发射区扩散屏蔽氧化层进行光刻，形成N型区的窗口，通过对N型区的窗口进行杂质扩散，在P型区内形成N型区，完成稳压二极管的制备。
本发明的进一步改进在于：
优选的，步骤1中，所述二氧化硅层的厚度≤200nm。
优选的，步骤2中，光刻胶的厚度为3.6μm。
优选的，步骤3中，所述高能离子注入分为四个阶段，每阶段注入的能量逐渐减小；第一阶段和第二阶段注入的剂量相同，第四阶段注入的剂量小于等于第三阶段注入的剂量。
优选的，第一阶段注入的能量为700keV，第二阶段注入的能量为400keV，第三阶段注入的能量为150keV，第四阶段注入的能量60keV。
优选的，第一阶段和第二阶段注入的离子剂量为4E14cm-2或1E14cm-2；第三阶段注入的剂量为1E14cm-2或5E13cm-2；第四阶段注入的剂量为1E14cm-2或3E13cm-2。
优选的，步骤4中，所述退火在卧式扩散炉或快速退火炉内进行。
优选的，步骤4中，所述卧式扩散炉内的退火温度为1000℃，退火时间为10min。
优选的，步骤4中，所述快速退火炉内的退火温度为1100℃，退火时间为50s。
优选的，步骤6中，所述杂质扩散的温度为950℃，扩散的杂质为磷。
与现有技术相比，本发明具有以下有益效果：
本发明公开了一种具有稳定击穿电压的稳压二极管的制备方法，该制备方法是一种通过调整P型区杂质纵向分布改善稳压二极管击穿电压稳定性的工艺方法，通过高能离子注入工艺，降低稳压二极管P型区杂质浓度梯度：采用高能离子注入后低温退火或快速退火工艺完成稳压二极管P型区杂质激活，避免高温热过程导致的杂质浓度再分布，降低稳压二极管P型区杂质浓度在PN结附近的变化量。该工艺方法形成的稳压二极管在高浓度N型区结深变化时，由于P型区掺杂浓度不变化，可减小因高浓度N型区结深变化导致的二极管击穿电压变化，从而获得较高的击穿电压稳定性。分别对采用本发明提出的新工艺方法形成的稳压二极管和传统工艺稳压二极管进行参数测试，在相同击穿电压条件下，新工艺方法形成的稳压二极管具有更好的参数一致性。本发明提出的采用高能离子注入改善稳压二极管击穿电压稳定性的工艺方法，在标准双极工艺流程中采用了高能离子注入进行稳压二极管P型区掺杂，在不增加任何热过程的情况下二极管P型区掺杂浓度梯度调整，与标准双极工艺流程具有良好的工艺兼容性。
【附图说明】
图1：采用本发明的方法形成的稳压二极管纵向剖面图；
图2：传统结构稳压二极管纵向杂质浓度分布；
图3：采用本发明的方法形成的稳压二极管纵向杂质浓度分布；
图4：在N型外延层表面生长离子注入预氧层后的结构示意图；
图5：在光刻形成稳压二极管P型区窗口并完成P型硼杂质注入及去胶后的结构示意图；
图6：通过低温退火或快速退火完成P型区杂质激活后的结构示意图；
图7：通过化学气相淀积形成发射区扩散屏蔽氧化层后的结构示意图；
图8：光刻、刻蚀形成稳压二极管N型区窗口并完成高浓度N型区掺杂，形成稳压二极管结构的示意图。
其中，1-P型区；2-N型区；3-二氧化硅层；4-N型外延层；5-光刻胶；6-P型过程区；7-发射区扩散屏蔽氧化层；8-引出孔。
【具体实施方式】
下面结合附图对本发明做进一步详细描述：
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
本发明针对稳压二极管P型区杂质浓度分布对二极管击穿电压稳定性的影响机理，提出一种通过调整P型区杂质纵向分布改善稳压二极管击穿电压稳定性的工艺方法。通过这种工艺方法获得的稳压二极管具有更好的击穿电压一致性。
参见图1～图4，为传统结构稳压二极管与采用新工艺形成的稳压二极管纵向结构及纵向杂质浓度分布对比。
图1为稳压二极管的结构，该结构包括N型外延层4，N型外延层4的内部设置有P型区1，P型区1的内部设置有N型区2，P型区1的上表面和N型外延层4的上表面相重合，N型区2的上表面和N型外延层4的上表面相重合；P型区1的下表面和N型外延层4的下表面不接触，N型区2的下表面和P型区1的下表面不接触。图2为传统稳压二极管纵向杂质浓度分布曲线，在PN结结面处(图中A点)，P型硼杂质存在浓度梯度，当结深变化时，结面出P型硼杂质浓度随结深变化，导致稳压二极管击穿电压发生变化。
上述结构通过本发明的方法制备稳压二极管的步骤如下：
步骤1.参见图4，在N型外延层1的上表面生长不超过200nm的注入二氧化硅层3；
步骤2.参见图5，在二氧化硅层3的上表面涂覆光刻胶5，光刻形成稳压二极管的P型区1的窗口，光刻胶5的厚度应保证对离子注入的有效屏蔽；
步骤3.参见图5，对整个二氧化硅层3的上表面和P型区1的窗口进行P型硼杂质高能离子注入，通过光刻胶5对离子注入的屏蔽作用，实现对稳压二极管P型区1进行选择性掺杂，在N型外延层4中形成P型过程区6，去除原有的光刻胶5；
步骤4.参见图6，在卧式扩散炉内进行注入杂质低温退火激活或在快速退火炉内进行注入杂质快速退火激活，P型过程区6转为所需的稳压二极管P型区1；
步骤5.参见图7，通过化学气相淀积工艺形成发射区扩散屏蔽氧化层7，发射区扩散屏蔽氧化层7的厚度应保证后续发射区杂质的有效屏蔽；
步骤6.参见图8，光刻刻蚀形成稳压二极管高浓度N型区2的窗口，杂质扩散完成稳压二极管高浓度N型区2掺杂，形成稳压二极管结构，并通过光刻腐蚀形成金属连线的接触引出孔8。
参见图3为通过本发明的工艺方法制备的稳压二极管纵向杂质浓度分布图，可见在PN结结面处(图中A点)，稳压二极管P型硼杂质浓度梯度较低，当PN结结深出现工艺波动时，其P型区1的杂质浓度变化较小，即稳压二极管击穿电压变化较小。
现结合实施例，对本发明作进一步描述：
实施案例1：
采用本发明工艺方法形成的稳压二极管结构如下：
1.稳压二极管P型区1的结深2.7μm，掺杂浓度为1.0E19cm-3，高浓度N型区2的结深1.0μm；掺杂浓度为1.0E20cm-3；
2.在相同稳压二极管击穿电压条件下，采用本发明工艺方法形成的稳压二极管击穿电压标准偏差0.02376，传统形成的稳压二极管击穿电压标准偏差0.04967，新工艺方法形成的稳压二极管击穿电压稳定性高于传统工艺。
本结构可通过以下方法实现：
1.在温度950℃下，通过氢氧合成氧化，在N型衬底硅表面生长100nm的二氧化硅层3，即在N型外延层4上形成二氧化硅层3；
2.在二氧化硅层3表面涂覆3.6μm的光刻胶5，通过曝光、显影，形成稳压二极管P型区1图形；
3.通过离子注入稳压二极管P型区1进行掺杂，注入杂质11B+，分4次完成基区离子注入：第一次注入能量700keV，注入剂量4E14cm-2；第二次注入能量400keV，注入剂量4E14cm-2；第三次注入能量150keV，注入剂量1E14cm-2；第四次注入能量60keV，注入剂量1E14cm-2，注入完成后通过H2SO4+H2O2溶液去除二氧化硅层3表面的光刻胶5，在N型外延层4中形成P型过程区6；
4.通过1000℃10min的退火完成P型杂质激活，形成稳压二极管P型区1，通过化学气相淀积在硅片表面形成600nm的发射区扩散屏蔽氧化层7，所述发射区扩散屏蔽氧化层7为二氧化硅材质；
5.光刻、刻蚀形成高浓度N型区2的窗口，通过950℃磷扩散，完成稳压二极管高浓度N型区2掺杂，形成稳压二极管结构。
表1本实施例制备的稳压二极管和传统工艺制备的稳压二极管的性能测试
实施案例2：
采用本发明工艺方法形成的稳压二极管结构如下：
1.稳压二极管P型区1的结深2.0μm，掺杂浓度为1.0E18cm-3，高浓度N型区2的结深1.2μm；掺杂浓度为1.0E20cm-3；
2.在相同稳压二极管击穿电压条件下，采用本发明工艺方法形成的稳压二极管击穿电压标准偏差0.03671，传统形成的稳压二极管击穿电压标准偏差0.06053，新工艺方法形成的稳压二极管击穿电压稳定性高于传统工艺。
本结构可通过以下方法实现：
1.在温度950℃下，通过氢氧合成氧化，在N型衬底硅表面生长100nm的二氧化硅层3，即在N型外延层4上形成二氧化硅层3；
2.在二氧化硅层3的表面涂覆3.6μm的光刻胶5，通过曝光、显影，形成稳压二极管P型区1图形；
3.通过离子注入稳压二极管P型区1进行掺杂，注入杂质11B+，分4次完成基区离子注入：第一次注入能量700keV，注入剂量1E14cm-2；第二次注入能量400keV，注入剂量1E14cm-2；第三次注入能量150keV，注入剂量5E13cm-2；第四次注入能量60keV，注入剂量3E13cm-2，注入完成后通过H2SO4+H2O2溶液去除二氧化硅层3表面的光刻胶5，在N型外延层4中形成P型过程区6；
4.通过1100℃，50s的快速退火完成P型杂质激活，形成稳压二极管P型区1，通过化学气相淀积在硅片表面形成600nm的发射区扩散屏蔽氧化层7，所述发射区扩散屏蔽氧化层7为二氧化硅材质；
5.光刻、刻蚀形成高浓度N型区2的窗口，通过950℃磷扩散，完成稳压二极管高浓度N型区2的掺杂，形成稳压二极管结构。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.一种具有稳定击穿电压的稳压二极管的制备方法，其特征在于，包括以下步骤：
步骤1，在N型外延层（4）的上表面制备二氧化硅层（3）；
步骤2，在二氧化硅层（3）的上表面涂覆光刻胶（5），在光刻胶（5）上光刻用于形成P型区（1）的窗口；
步骤3，对P型区（1）的窗口进行硼杂质高能离子注入，在N型外延层（4）中形成P型过程区（6）；
所述高能离子注入分为四个阶段，每阶段注入的能量逐渐减小；第一阶段和第二阶段注入的剂量相同，第四阶段注入的剂量小于等于第三阶段注入的剂量；
第一阶段注入的能量为700keV，第二阶段注入的能量为400keV，第三阶段注入的能量为150keV，第四阶段注入的能量60keV；
第一阶段和第二阶段注入的离子剂量为4E14cm-2或1E14cm-2；第三阶段注入的剂量为1E14cm-2或5E13cm-2；第四阶段注入的剂量为1E14cm-2或3E13cm-2；
步骤4，对包含有P型过程区（6）的N型外延层（4）进行退火操作，形成P型区（1），去除光刻胶（5）；
当退火操作在卧式扩散炉中时，所述卧式扩散炉内的退火温度为1000℃，退火时间为10min；
当退火操作在快速退火炉中时，所述快速退火炉内的退火温度为1100℃，退火时间为50s；
步骤5，通过化学气相淀积在二氧化硅层（3）上沉积，二氧化硅层（3）和新沉积的二氧化硅形成发射区扩散屏蔽氧化层（7）；
步骤6，对发射区扩散屏蔽氧化层（7）进行光刻，形成N型区（2）的窗口，通过对N型区（2）的窗口进行杂质扩散，在P型区（1）内形成N型区（2），完成稳压二极管的制备。
2.根据权利要求1所述的一种具有稳定击穿电压的稳压二极管的制备方法，其特征在于，步骤1中，所述二氧化硅层（3）的厚度≤200nm。
3.根据权利要求1所述的一种具有稳定击穿电压的稳压二极管的制备方法，其特征在于，步骤2中，光刻胶（5）的厚度为3.6μm。
4.根据权利要求1所述的一种具有稳定击穿电压的稳压二极管的制备方法，其特征在于，步骤4中，所述退火在卧式扩散炉或快速退火炉内进行。
5.根据权利要求1所述的一种具有稳定击穿电压的稳压二极管的制备方法，其特征在于，步骤6中，所述杂质扩散的温度为950℃，扩散的杂质为磷。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110217575.9A CN112967927B (zh) | 2021-02-26 | 2021-02-26 | 一种具有稳定击穿电压的稳压二极管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110217575.9A CN112967927B (zh) | 2021-02-26 | 2021-02-26 | 一种具有稳定击穿电压的稳压二极管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112967927A CN112967927A (zh) | 2021-06-15 |
| CN112967927B true CN112967927B (zh) | 2023-06-09 |
Family
ID=76275724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110217575.9A Active CN112967927B (zh) | 2021-02-26 | 2021-02-26 | 一种具有稳定击穿电压的稳压二极管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112967927B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54151379A (en) * | 1978-05-19 | 1979-11-28 | Seiko Instr & Electronics Ltd | Manufactue for semiconductor device |
| US6352901B1 (en) * | 2000-03-24 | 2002-03-05 | Industrial Technology Research Institute | Method of fabricating a bipolar junction transistor using multiple selectively implanted collector regions |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5816574A (ja) * | 1981-07-22 | 1983-01-31 | Hitachi Ltd | 定電圧ダイオ−ド |
| DE69415500T2 (de) * | 1994-03-31 | 1999-05-20 | St Microelectronics Srl | Verfahren zur Herstellung eines Halbleiterbauteils mit vergrabenem Übergang |
| JP2006165370A (ja) * | 2004-12-09 | 2006-06-22 | New Japan Radio Co Ltd | 半導体装置及びその製造方法 |
| CN103165659A (zh) * | 2011-12-09 | 2013-06-19 | 上海华虹Nec电子有限公司 | 齐纳二极管及其制造方法 |
| US9099487B2 (en) * | 2013-12-05 | 2015-08-04 | Freescale Semiconductor Inc. | Zener diode devices and related fabrication methods |
| CN107665890B (zh) * | 2017-11-06 | 2023-11-03 | 贵州大学 | 一种双极型单片三维半导体集成结构及其制备方法 |
| CN111146270B (zh) * | 2018-11-06 | 2021-04-13 | 无锡华润上华科技有限公司 | 一种tvs器件及其制造方法 |
-
2021
- 2021-02-26 CN CN202110217575.9A patent/CN112967927B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54151379A (en) * | 1978-05-19 | 1979-11-28 | Seiko Instr & Electronics Ltd | Manufactue for semiconductor device |
| US6352901B1 (en) * | 2000-03-24 | 2002-03-05 | Industrial Technology Research Institute | Method of fabricating a bipolar junction transistor using multiple selectively implanted collector regions |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112967927A (zh) | 2021-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10256270A (ja) | 相補型バイポーラトランジスタおよびその製造方法 | |
| CN110828559A (zh) | 一种高厄利电压横向晶体管结构及其制备方法 | |
| CN110828560A (zh) | 一种基区环掺杂抗辐射横向pnp晶体管及制备方法 | |
| CN112967927B (zh) | 一种具有稳定击穿电压的稳压二极管的制备方法 | |
| CN112993015B (zh) | 一种基于集电区双扩散的高厄利电压横向pnp晶体管及其制备方法 | |
| CN104934470B (zh) | 一种igbt芯片及其制造方法 | |
| CN203774332U (zh) | 一种igbt芯片 | |
| CN103021936B (zh) | 一种双极电路的制造方法 | |
| CN112992664B (zh) | 一种基于离子注入的高厄利电压npn晶体管制备方法 | |
| CN113013259A (zh) | 一种低导通压降肖特基二极管结构及其制备方法 | |
| CN115377243A (zh) | 光敏二极管的制备方法及半导体器件 | |
| CN114300348A (zh) | 掺杂半导体器件的制备方法及半导体器件 | |
| CN112530938A (zh) | 一种用于soi工艺的横向scr抗静电结构及其制备方法 | |
| CN107731734B (zh) | 用于高速双极工艺的深槽与pn结混合隔离结构的制造方法 | |
| CN107393872B (zh) | 一种bcd工艺中寄生型npn三极管的制作方法 | |
| EP1296361A1 (en) | A process of forming an interface free layer of silicon on a substrate of monocrystalline silicon | |
| CN106469646A (zh) | 一种碳化硅器件用离子注入来形成高掺杂的制造方法 | |
| CN106486359B (zh) | 一种射频三极管的制作方法及射频三极管 | |
| CN216450651U (zh) | 低制造成本的横向超结mosfet结构 | |
| JP6111720B2 (ja) | 半導体装置の製造方法 | |
| CN110176401B (zh) | 一种降低vdmos生产成本的方法 | |
| US20220285564A1 (en) | Buried Zener Design | |
| CN111696854B (zh) | 半导体器件的制造方法 | |
| JP5467543B2 (ja) | 半導体装置およびその製造方法 | |
| JP2012186369A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |