CN111933526B - Igbt和其制作方法 - Google Patents

Igbt和其制作方法 Download PDF

Info

Publication number
CN111933526B
CN111933526B CN201910395340.1A CN201910395340A CN111933526B CN 111933526 B CN111933526 B CN 111933526B CN 201910395340 A CN201910395340 A CN 201910395340A CN 111933526 B CN111933526 B CN 111933526B
Authority
CN
China
Prior art keywords
igbt
region
manufacturing
doped region
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910395340.1A
Other languages
English (en)
Other versions
CN111933526A (zh
Inventor
高东岳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GTA Semiconductor Co Ltd
Original Assignee
GTA Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GTA Semiconductor Co Ltd filed Critical GTA Semiconductor Co Ltd
Priority to CN201910395340.1A priority Critical patent/CN111933526B/zh
Publication of CN111933526A publication Critical patent/CN111933526A/zh
Application granted granted Critical
Publication of CN111933526B publication Critical patent/CN111933526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种IGBT和其制作方法，其中制作方法包括以下步骤：在半导体衬底中注入砷离子以形成第一掺杂区；对第一掺杂区退火，以激活砷离子；在第一掺杂区中注入磷离子，以使第一掺杂区形成IGBT的发射区。本发明有效修复砷离子注入后形成的缺陷，有效降低漏电流，提高IGBT制作的良率。

Description

IGBT和其制作方法
技术领域
本发明属于IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)制作技术领域，尤其涉及一种IGBT和其制作方法。
背景技术
图1示出了一种IGBT的结构，该IGBT包括集电极101、p型集电区102、n型漂移区103、p型体区105、栅氧化层104、栅极106、发射区107、发射极108、绝缘层303。在制作该IGBT的发射区107的过程中，往往采用注入高浓度的砷离子，以便形成浓度高且结浅的发射区。由于砷原子半径大，当注入浓度高于3e15cm-2(cm：厘米)时会在半导体衬底(通常为硅材料)中形成缺陷，并且这种缺陷很难通过退火彻底消除。因此发射区高浓度的砷注入会导致漏电流(通常以Ices表征)较大，使IGBT制作的良率降低。
发明内容
本发明要解决的技术问题是为了克服现有技术的IGBT的漏电流较大的缺陷，提供一种IGBT和其制作方法。
本发明是通过下述技术方案来解决上述技术问题：
本发明提供一种IGBT的制作方法，包括以下步骤：
S1、在半导体衬底中注入砷离子以形成第一掺杂区；
S2、对第一掺杂区退火，以激活砷离子；
S3、在第一掺杂区中注入磷离子，以使第一掺杂区形成IGBT的发射区。
较佳地，砷离子的注入浓度为1e15～3e15cm-2，磷离子的注入浓度为1e15～5e15cm-2。
较佳地，砷离子的注入浓度为3e15cm-2，磷离子的注入浓度为4e15cm-2。
较佳地，第一掺杂区的深度不大于0.3微米。
较佳地，注入砷离子的步骤和注入磷离子的步骤所采用的温度均为常温。
较佳地，制作方法还包括以下步骤：
S4、在半导体衬底的上表面进行绝缘层淀积和回流，以形成绝缘层。
较佳地，绝缘层淀积和回流采用的温度为900～950摄氏度。
较佳地，绝缘层淀积和回流的持续时间为30分钟。
较佳地，所述IGBT包括p型集电区、n型漂移区、p型体区、栅氧化层、栅极；
在步骤S1之前，所述制作方法还包括以下步骤：
S0、在所述半导体衬底中制作所述IGBT的p型集电区、n型漂移区、p型体区、栅氧化层、栅极；
则步骤S1包括：
向所述p型体区中注入砷离子，以在所述p型体区的上部形成所述第一掺杂区。
本发明还提供一种IGBT，IGBT采用本发明的IGBT的制作方法制作形成。
本发明的积极进步效果在于：本发明能够有效修复砷离子注入后形成的缺陷，有效降低漏电流，提高IGBT制作的良率。
附图说明
图1为现有技术的IGBT的结构示意图。
图2为本发明的一较佳实施例的IGBT的制作方法制作形成p型集电区、n型漂移区、p型体区的状态示意图。
图3为本发明的一较佳实施例的IGBT的制作方法制作形成沟槽的状态示意图。
图4为本发明的一较佳实施例的IGBT的制作方法制作形成栅氧化层和栅极的状态示意图。
图5为本发明的一较佳实施例的IGBT的制作方法的流程示意图。
图6为本发明的一较佳实施例的IGBT的制作方法制作形成第一掺杂区的状态示意图。
图7为本发明的一较佳实施例的IGBT的制作方法制作形成优化的发射区的状态示意图。
图8为本发明的一较佳实施例的IGBT的制作方法制作形成绝缘层的状态示意图。
图9为本发明的一较佳实施例的IGBT的制作方法制作形成缺口的状态示意图。
图10为本发明的一较佳实施例的IGBT的制作方法制作形成发射极、集电极的状态示意图。
具体实施方式
下面通过一较佳实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
本实施例提供一种IGBT的制作方法。根据本实施例的IGBT的制作方法，首先，参照图2，在半导体衬底上依次制作p型集电区102、n型漂移区103、p型体区105。然后，参照图3，对半导体衬底进行刻蚀以形成沟槽110，沟槽110的深度大于p型体区105的深度。接下来，如图4所示，在沟槽110的内表面形成栅氧化层104，并淀积多晶硅以形成栅极106。
接下来，制作发射区。在本实施例中，参照图5，制作发射区的过程包括以下步骤：
S201、在半导体衬底中注入砷离子以形成第一掺杂区301。在本实施例中，具体为向p型体区105中注入砷离子，以在p型体区105的上部形成第一掺杂区301，第一掺杂区301的深度小于p型体区105的深度。制作形成第一掺杂区301的状态如图6所示。作为一种较佳的实施例，在本实施例中，砷离子的注入浓度为3e15cm-2。为了获得较佳的性能，第一掺杂区301的深度不大于0.3微米。在本实施例中，在其他可选的实施方式中，砷离子的注入浓度的较佳范围为1e15～3e15cm-2。
S202、对第一掺杂区301退火，以激活砷离子。
S203、在第一掺杂区301中注入磷离子，以使第一掺杂区301形成优化的发射区302。制作形成优化的发射区302的状态如图7所示。作为一种较佳的实施例，在本实施例中，磷离子的注入浓度为4e15cm-2。在本实施例中，注入砷离子的步骤和注入磷离子的步骤所采用的温度均为常温，可以有效降低能耗、节省能源。在其他可选的实施方式中，磷离子的注入浓度的较佳范围为1e15～5e15cm-2。
接下来，参照图8，在半导体衬底的上表面进行绝缘层淀积和回流，以在优化的发射区302、栅极106、栅氧化层104的上方形成绝缘层303。绝缘层303的厚度大约1.5微米，大约为栅氧化层104的厚度的15倍。绝缘层淀积和回流采用的温度的较佳范围为900～950摄氏度。绝缘层淀积和回流的持续时间为30分钟。
然后，参照图9，对绝缘层303及半导体衬底进行刻蚀，以去除栅极106上方对应区域的绝缘层。半导体衬底的左上角和右上角区域对应的绝缘层、优化的发射区302和p型体区105的局部被刻蚀掉，形成缺口304，缺口304的深度大于优化的发射区302的深度，缺口304的深度小于p型体区105的深度。
接下来，参照图10，在缺口304中淀积金属以形成发射极108，并在p型集电区102的下表面制作金属的集电极101。
借助绝缘层淀积和回流过程的温度可以有效激活磷离子，不需要专门设置激活磷离子的步骤，节省了时间和能源。并且，由于砷的原子半径大，能够有效降低磷离子的注入深度，所以，最终形成的结深也较浅。因此，采用本实施例的IGBT的制作方法，既保证了发射区的高浓度，又能有效修复砷离子注入后形成的缺陷，有效降低漏电流，提高IGBT制作的良率。进一步地，由于形成的结深较浅，可以进一步提高IGBT的性能。
采用现有技术中的IGBT制作方法制作如图1所示的IGBT，对2个批次的IGBT进行统计，良率分别为68％和65％，均低于70％。采用本实施例的IGBT制作方法制作如图10所示的IGBT(其与如图1所示的IGBT的尺寸规格相同)，对2个批次的IGBT进行统计，良率分别为82％和85％，均高于80％，良率有了明显提升。
本实施例还提供一种IGBT，如图10所示，该IGBT包括p型集电区102、n型漂移区103、p型体区105、栅氧化层104、栅极106、优化的发射区302、绝缘层303、发射极108、集电极101。该IGBT采用本实施例的IGBT的制作方法制作形成，具体制作过程此处不再赘述。该IGBT的制作良率有了明显提高。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (7)

1.一种IGBT的制作方法，其特征在于，包括以下步骤：
S1、在半导体衬底中注入砷离子以形成第一掺杂区；
S2、对所述第一掺杂区退火，以激活所述砷离子；
S3、在所述第一掺杂区中注入磷离子，以使所述第一掺杂区形成所述IGBT的发射区；
所述砷离子的注入浓度为1e15～3e15cm-2，所述磷离子的注入浓度为1e15～5e15cm-2；
所述第一掺杂区的深度不大于0.3微米；
S4、在所述半导体衬底的上表面进行绝缘层淀积和回流，以形成绝缘层；
其中，基于绝缘层淀积和回流过程的温度，激活所述磷离子。
2.如权利要求1所述的IGBT的制作方法，其特征在于，所述砷离子的注入浓度为3e15cm-2，所述磷离子的注入浓度为4e15cm-2。
3.如权利要求1所述的IGBT的制作方法，其特征在于，注入砷离子的步骤和注入磷离子的步骤所采用的温度均为常温。
4.如权利要求1所述的IGBT的制作方法，其特征在于，所述绝缘层淀积和回流采用的温度为900～950摄氏度。
5.如权利要求4所述的IGBT的制作方法，其特征在于，所述绝缘层淀积和回流的持续时间为30分钟。
6.如权利要求1所述的IGBT的制作方法，其特征在于，所述IGBT包括p型集电区、n型漂移区、p型体区、栅氧化层、栅极；
在步骤S1之前，所述制作方法还包括以下步骤：
S0、在所述半导体衬底中制作所述IGBT的p型集电区、n型漂移区、p型体区、栅氧化层、栅极；
则步骤S1包括：
向所述p型体区中注入砷离子，以在所述p型体区的上部形成所述第一掺杂区。
7.一种IGBT，其特征在于，所述IGBT采用如权利要求1～6中任意一项所述的IGBT的制作方法制作形成。
CN201910395340.1A 2019-05-13 2019-05-13 Igbt和其制作方法 Active CN111933526B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910395340.1A CN111933526B (zh) 2019-05-13 2019-05-13 Igbt和其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910395340.1A CN111933526B (zh) 2019-05-13 2019-05-13 Igbt和其制作方法

Publications (2)

Publication Number Publication Date
CN111933526A CN111933526A (zh) 2020-11-13
CN111933526B true CN111933526B (zh) 2024-01-30

Family

ID=73282651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910395340.1A Active CN111933526B (zh) 2019-05-13 2019-05-13 Igbt和其制作方法

Country Status (1)

Country Link
CN (1) CN111933526B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223732A (en) * 1991-05-28 1993-06-29 Motorola, Inc. Insulated gate semiconductor device with reduced based-to-source electrode short
JPH1027900A (ja) * 1996-05-09 1998-01-27 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
US5843796A (en) * 1995-09-11 1998-12-01 Delco Electronics Corporation Method of making an insulated gate bipolar transistor with high-energy P+ im
KR19990040577A (ko) * 1997-11-19 1999-06-05 김충환 바이폴라 트랜지스터의 에미터 형성방법
US6383883B1 (en) * 1998-08-07 2002-05-07 United Microelectronics Corp. Method of reducing junction capacitance of source/drain region
CN106298535A (zh) * 2015-06-11 2017-01-04 北大方正集团有限公司 半导体器件制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223732A (en) * 1991-05-28 1993-06-29 Motorola, Inc. Insulated gate semiconductor device with reduced based-to-source electrode short
US5843796A (en) * 1995-09-11 1998-12-01 Delco Electronics Corporation Method of making an insulated gate bipolar transistor with high-energy P+ im
JPH1027900A (ja) * 1996-05-09 1998-01-27 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
KR19990040577A (ko) * 1997-11-19 1999-06-05 김충환 바이폴라 트랜지스터의 에미터 형성방법
US6383883B1 (en) * 1998-08-07 2002-05-07 United Microelectronics Corp. Method of reducing junction capacitance of source/drain region
CN106298535A (zh) * 2015-06-11 2017-01-04 北大方正集团有限公司 半导体器件制造方法

Also Published As

Publication number Publication date
CN111933526A (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
JP5910965B2 (ja) トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ
CN104576347A (zh) Igbt背面金属化的改善方法
CN102054695A (zh) 提高半导体元器件的性能的方法
JPH0437152A (ja) 半導体装置の製造方法
CN111933526B (zh) Igbt和其制作方法
CN109119473B (zh) 一种晶体管及其制作方法
JP5865751B2 (ja) 半導体装置及びその製造方法
CN107342224B (zh) Vdmos器件的制作方法
CN104992966B (zh) 一种热预算低的双极高频功率晶体管芯片的制作方法
JP2013510449A (ja) パンチスルー半導体装置及びそれを製造するための方法
CN108630535B (zh) 半导体结构及其形成方法
JPH0519979B2 (zh)
CN113327845B (zh) 晶体管及其制作方法
JP2008004704A (ja) 半導体素子の製造方法
CN116741821B (zh) Igbt器件结构及对应的制作方法
CN112652663B (zh) Mos晶体管及利用离子注入提高源漏掺杂浓度的方法
JP2005294341A (ja) 半導体装置の製造方法
CN110648920B (zh) Trench MOS器件及其制造方法
CN110767741B (zh) Nmos管及其制造方法
CN110176401B (zh) 一种降低vdmos生产成本的方法
JP2006332231A (ja) 半導体装置の製造方法
KR100263455B1 (ko) 반도체 소자의 제조방법
KR100227633B1 (ko) 반도체 소자의 콘택홀 형성방법
CN118352238A (zh) Nmos器件的轻掺杂漏区、源区及漏区的形成方法
KR100588783B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information

Address after: No.385, Hongcao Road, Xuhui District, Shanghai 200233

Applicant after: SHANGHAI ADVANCED SEMICONDUCTO

Address before: No.385, Hongcao Road, Xuhui District, Shanghai 200233

Applicant before: ADVANCED SEMICONDUCTOR MANUFACTURING Co.,Ltd.

CB02 Change of applicant information
TA01 Transfer of patent application right

Effective date of registration: 20210526

Address after: 200131 No.600 Yunshui Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai

Applicant after: GTA Semiconductor Co.,Ltd.

Address before: No.385, Hongcao Road, Xuhui District, Shanghai 200233

Applicant before: SHANGHAI ADVANCED SEMICONDUCTO

TA01 Transfer of patent application right
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant