JPS594075A - サイリスタ - Google Patents

サイリスタ

Info

Publication number
JPS594075A
JPS594075A JP57112943A JP11294382A JPS594075A JP S594075 A JPS594075 A JP S594075A JP 57112943 A JP57112943 A JP 57112943A JP 11294382 A JP11294382 A JP 11294382A JP S594075 A JPS594075 A JP S594075A
Authority
JP
Japan
Prior art keywords
thyristor
layer
amplification
electrode
lifetime
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57112943A
Other languages
English (en)
Inventor
Tsuneo Ogura
常雄 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57112943A priority Critical patent/JPS594075A/ja
Priority to US06/494,367 priority patent/US4646121A/en
Priority to EP83302803A priority patent/EP0100136B1/en
Priority to DE8383302803T priority patent/DE3367701D1/de
Priority to CS833857A priority patent/CS244934B2/cs
Publication of JPS594075A publication Critical patent/JPS594075A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7424Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7428Thyristor-type devices, e.g. having four-zone regenerative action having an amplifying gate structure, e.g. cascade (Darlington) configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744Gate-turn-off devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、電圧降伏により開始した点弧に起因する破壊
に対して自己保護機能を持たせたサイリスタに関するも
のである。
〔発明の技術的背景とその問題点〕
サイリスクは、交互に導電形の異なる4つの領域すなわ
ちPNPNの領域より形成され、この中の一つの中間領
域に設けられた電極(り゛−ト電極と呼ばれている)に
より両端の電極(それぞれアノード電極、カソード電極
と呼ばれている)間に流れる電流を阻止状態から勇退状
態へと制御することの可能な半導体装置である。
一般にこのゲート電極へ流す電流は、制御回路のコスト
ダウンのために小さくすることが望まわる。しかし、小
さな点弧電流がサイリスタのダート軍、極へ供給される
と、サイリスタは小さな点弧領域のみにおいて点弧され
、この領域に全負荷電流が流入し1、温度上昇が著しい
場合にはサイリスクの破壊をもたらしてしまう。
このような破壊を防止するため、いわゆる増幅ダート構
造をもつサイリスタが考案されている。第1図はその一
例で、(、])はカソード電極側からみた平面図、(b
)はそのA−N断面図である。
1 、2 、 ;? 、 4はそねぞれPエミッタ層、
Nペース層、Pペース層、Nエミツタ層であυ、このP
NPN構造が周知のサイリスタの基本構造である。5.
6.7はそれぞれアノード電極、カソード電極、r−)
電極である。!た8、9がそれぞれ補助Nエミツタ層、
補助電極であジこれにより増幅r−)構造が形成されて
いる。
【に示されているように、増幅e−)部は補助サイリス
タとして、ダート電極7とNエミ1.り層4により形成
される主サイリスタとの間にあるので、主サイリスタよ
り先に点弧しその負荷電流により主サイリスタを点弧さ
せるのである。
この補助サイリスタは、小さな制御電流によっても一様
に点弧されるように設計されており、また点弧した直後
にその周辺のサイリスタを一様に点弧させると消弧して
15.甘うために、温度上昇が押えられ、突入雷、流に
対するサイリスタの耐t (dエフ’dt耐量と呼ばれ
ている)が上昇するのである。
しかしながら、上記のサイリスタにおいてはデート電極
に制御電流が流されている場合にのみ破壊から保護され
ているに過ぎない。サイリスクは、イ戸−ト電極に制御
電流がない場合でもその耐圧を越える過電圧が順、逆い
ずれの極性であっても印加された場合点弧されることが
知られている。この際に最初に点弧されるのけ補助サイ
リスタ部とは限らず、主サイリスク部が先に点弧される
ことも充分にある。これは過電用により最初に点弧され
る;It分が、サイリスタ内のアバランシェ降伏電圧の
最も小さい部分で、一般にN−″−ス層内の比抵抗の不
均一性に起因するので、補助サイリスク部とは一致する
とは限らないからである。このように過電圧により主サ
イリスク部が先に点弧すると、その点弧領域は、増幅ゲ
ート部と異々り一般に点状となり狭く才た広がりにくい
ので、突入電流に耐えられずサイリスタが破壊されてし
まうのである。
〔発明の目的〕
本発明の目的は、上述した・II:来のサイリスクの欠
点全改良したもので過電圧により開始した点弧の場合に
おいても破壊されないような自己保護機能を峙ったサイ
リスクの佇マ造を提供することである。
〔部門の概要〕
本発明においては、制御雷、流が流れた場合の突入電流
による破壊を防止するために直営増幅r−)部が設けら
れるケ゛−ト領域とNエミッタとの開場外の領域に、上
記増幅ケ゛−ト部とは別に、制御電流が流れていないと
きの過電圧による点弧に起因する破壊を防止するための
増幅ケ゛−ト部を設ける。この場合、新たに付加する増
幅ゲート部は半導体層のライフタイムを他の部分のライ
フタイムより大きくすると本発明の効果がなお一層増大
する。
〔発明の効果〕
本発明によれば、従来のサイリスクにおける欠点であっ
た過電、圧による点弧に起因するサイリスタの破壊に対
して自己保護機能を有するサイリスタを得ることができ
、サイリスタの信頼性の向上が可能となる。
〔発明の実施例〕
以下、本発明を実施例に基づき詳細に説明する。第2図
は本発明の一実施例のサイリスタであり、(a)はカソ
ード電極側から見た平面図、(b)はそのA −A’断
面図である。ここで図中の1〜9は第1図に示した従来
のサイリスタに示したものと同一なものを示し同じ侍1
きをするものである。Nエミツタ層4とケ゛−ト電極7
の間に投書けられた第1の増幅ダート部とは別に、Nエ
ミツタ層4の周辺の一部に、補助エミツタ層10と補助
電極1ノからなる第2の増幅ケ゛−ト部を設けた点が第
1図と異なっている。
次に、本実施例におけるこの第2の増幅ゲート部の動作
原理全説明する。一般にサイリスクは、過電圧が印加さ
れたときに、アバランシェ降伏により点弧されるのであ
るが、このアバランシェ電圧はたとえば、Crowel
l & Szeによる論文”Temperature 
dependence of avalanchemu
ltlpHcatlon on semiconduc
tors”(Appl・Phys、Lett、 9.2
42.1966)に示されているように正の温度特性を
有することが知られている。すなわち、温度が低い程ア
バランシェ降伏軍、圧が減少するのである。さて第2図
に示されているように第2の増幅ケ”−ト部を設ければ
、この部分は通常、電流は全く流れないので温度の上昇
が他のNエミツタ層より低くなっている。
つまシ、アバランシェ降伏電圧が低くなっているわけで
ありこの状態で過電圧が印加されると、この第2の増幅
ダート部つまり第2補助サイリスタ部が最初に点弧され
るのである。この部分は主サイリスタ部内であるが、増
幅ダート構造を有しているために、前述したように一様
に点弧しその直後周辺の主サイリスタ部を一様に点弧さ
せることができるのでサイリスタの破壊が防止されるこ
とになるのである。
この第2の増幅ダート部のライフタイムを他の部分のラ
イフタイムより大きくすれば、この部分のアバランシェ
降伏電圧はより一層他の部分より小さくすることができ
る。このライフタイムを大きくする部分は第2図(b)
に示したLよシ小さい範囲内であればよい。このライフ
タイムを大きくすることは、この第2の増幅ダート部に
、他の部分に一般にスイッチング時間の短縮のために導
入されるライフタイムキラー、たとえば重金属の金や放
射線照射による格子欠陥などを選択的に導入しないよう
にするとか、放射線照射量を第2の増幅ダート部とそれ
以外の領域で異ならせるとか、あるいは重金属拡散と放
射線照射の組合せ等により行ない得る。
一般にサイリスタにおけるアバランシェ降伏電圧VRO
は順方向、逆方向いずれの場合も次式%式% ) ここで、Vr+はNペース層のドナー密度により決定さ
れるPN接合の降伏指圧、αpnpは、PNP領域の電
流増幅率、ntは増倍率に関係した定数である。この式
から、Nペース領域のライフタイムが一ヒ昇すれば、α
pnpが大きくなるのでVBOは小さくなることがわか
る。実験結果を示せば、ライフタイムが主サイリスタ部
において5μsecのときにこの部分のアバランシェ降
伏電圧が2000 Vであるサイリスクにおいて、第2
の増幅ゲート部においてライフタイム’(i720μ8
ecとした場合のアバランシェ降伏電圧は170UVで
あった。このように、第2増幅ゲート部のライ7タイム
を他の部分より大きくすることによりこの部分のアバラ
ンシェ降伏電圧を他の部分より下げ過電圧が印加された
場合に、最初に点弧する部分とすることができるのであ
る。
第2図には、r−)電極がサイリスクの中心部にある場
合について示したが、通兇ザイリスタの口径が大きい場
合にはダート電極は周辺部にあり、増幅ゲート部の電枦
も主サイリスクの外側にある。第3図および第4図には
このような場合に本発明を適用した実施例を示す。ここ
で図中の符号はすべて第2図のものと対応する。
第3図は、主サイリスクの周辺に第2の増幅ダートを構
成する補助Nエミック層10ど補助電極1ノを設けた場
合を示す。第4図も第3図と同様に主サイリスクの周辺
に第2の増幅ケ“−ト部を設けた場合であるが、この場
合デート電極7による点弧を広げるための第1の増幅ダ
ート部の補助電極9を同時に第2の増幅ケ9−ト部での
点弧を広げるために用いている。すなわちこの部分は、
2段の増幅ダート構造となっているのである。またこの
場合ライフタイムを大きくする部分の範囲は図中のLよ
り狭く、より右端によってもよいことは明白である。以
上述べた実施例の他に主サイリスタの内部及び周辺の一
部に第2の増幅ダート部を設けること、さらにその部分
のライフタイムを他の部分より大きくするいかなる構造
も本発明に述べた効果を発揮することは明白である。
また本発明における第2増幅ダート構造はゲート電極部
が受光部となっている光サイリスタに適用することも可
能である。光サイリスクへの適用例を第5図に示した。
第2図におけるケ。
−ト電極7がなく、この部分にトリガ光12を照射する
点が第2図と異なる。さらに本発明をr−)ターンオフ
サイリスタへ適用した場合を第6図に示した。この場合
には一般にNエミッタが複数個分解配置され、これを取
囲むようにダート電極7が配設されて、ケ゛−ト電極7
と主サイリスタの間には通常のサイリスタのように増幅
ゲート部がないので、増幅ダート部としては本発明によ
るものだけとなる。
【図面の簡単な説明】
第1図(、) 、 (b)は、従来のサイリスタを示す
図、第2図(、) 、 (b)は本発明の一実施例のサ
イリスタを示す図、第3図(、) 、 (b)および第
4図(a) 、 (b) ifよ他の実施例のサイリス
タを示す図、第5図は本発明を光サイリスタに適用した
実施例を示す図、第6図は本発明Kl”−トターンオフ
サイリスタに適用した実施例を示す図である。 1・・・Pエミッタ層、2・・・Nペース層、3・・・
Pペース層、4・・・Nエミツタ層、5・・・アノード
電極、6・・・カソード電極、7・・・ダート電極、8
・・・補助Nエミツタ層、9・・・補助電極、10・・
・補助Nエミツタ層、11・・・補助電極。 出願人代理人  弁理士 鈴 江 武 彦(a) (a) B8 ゎ   年57・R,20日 特許庁長官  若 杉 和  夫  殿1、事件の表示 特願昭57−112943号 2、発明の名称 サ  イ  リ  ス  タ 3、補正をする者 事件との関係   特許出願人 (307)  東京芝油電気株式会社 4、代理人 6、補正の対象 明  細  書 7補正の内容 (11特許請求の範囲を別紙のとおり訂正する。 (21明細喪第5負第18行〜第6頁第8行の〔発明の
概要〕の記載をT’ 3%のとおり訂正する。 r1 〔発明の概要〕 本発明においては、制1ff14iJ、流が流れた場合
の突入電流による破壊を防止するために通常増幅ゲート
部が設けられる、ケ゛−トー極または受光部とこハ、に
対向するNエミッタ層頓域との開場外の領域に、上紀州
幅ケ゛−ト部とは別に、制御箱流が流λ1ていないとき
の過霜圧による点弧に嘔因する破壊を防止するための増
幅ゲート部を設ける。つまり本発明を通常のサイリスク
に適用し、た場合には2袖類の増幅ゲート部が設けられ
%ゲートターンオフサイリスクに適用した場合に目、一
般にNエミツタ層とグー)%、極の間に」■幅ケ8−ト
部を設けることはないから、1釉もの増幅ゲート部のみ
が設けらハることになる。この場合、新たに付加する増
幅ケ゛−ト部は、半導体層のライフタイムを他の部分よ
り大きくしてア・々ランシエ降伏軍1圧を低くしておく
。 (3)  同第7負第6行の「異なっている。」の次に
、[更にこの第2の増幅r−)部は、和・2図(1))
 (7’) Lの範囲についてライフタイムを他の部分
より大きくしである。」な加入する。 (4)  同第8負第1行の「つまり、」をしまたこの
部分はライフタイムが他の部分より大きく設定されてい
る。これにより、」と訂正する。 (51同第8頁第10行〜第16行の記載[こσ)第2
の増幅ゲート部の・・・大きくすること番ハ」を「第2
の埠幅ケ゛−ト部のライフタイムを大きくすることは、
」と訂正する。 2、特許請求の範囲 (11PエミッタM、Nベース層、Pベース層オよびこ
のPベース層表面に選択的に設けられたNエミツタ層の
4層構造を不し1.前記Pエミッタ層にアノード電極、
萌−起−Nエミッタ獅にカソード電極、旺に−Pベース
層にゲート電極または受光部からなるケ゛−ト領域を有
するサイリスクにおいてs 、、訓ieグニーし」蝮片
刃泗部吻り巳しくζ旦友ことを動機とするサイリスタ。 ζ−ケ特徴とする特許請求の範囲第1項記載のサイリス
ク。 (31前記Nエミツーえ脳」氏四−追←個−ぢじ也−劃
1〔列−見上1、査工湊ふ−と滓特徴とする特め請求の
範u+I ’a、 i項記載のサイリスタ。 (4)J乳−1己増1L乞二」−耶]1江!り狙−分」
呵蜆択−的一(鼾重−余1Lり膚d皮↓−姐ことを特徴
とするネ)詐請求Q)範囲第1項記載のサイリスタ。 (5)爪【生板r二1皇鬼」」と鉦九J1−奴伯易遁−
肛見1服!l以た;とを特徴とする特許請求Q)範囲第
1項記載のサイリスタ。 る特許請求の範囲第1項記載のサイリスタ。

Claims (1)

  1. 【特許請求の範囲】 (1,)  Pエミツタ層、NペースJL’pベースN
    およびこのPペース層表面に選択的に設けられたNエミ
    、り層の4層構造を有し、Pエミツタ層にアノード電極
    、Nエミツタ層にカソード電極、Pペース層にダート電
    極または受光部からなるr−)領域な有するサイリスタ
    において、ケ°−ト領域とNエミツタ層との開場外の領
    域に補助Nエミツタ層と補助電極より構成される増幅ケ
    ゛−ト構造を有することを特徴とするサイリスタ。 (々 前記増幅ケ゛−ト構造部分のライフタイムが他の
    部分のライフタイムより大きいことを特徴とする特許端
    °求範囲第1項記載のサイリスタ。 (3)前記増幅ケ゛−1構造以外の部分に選択的に重金
    属を拡散したことを特徴とする特許請求範囲第2項記載
    のサイリスタ。 (4)  前記増幅ケ゛−ト構造以外の部分に選択的に
    放射線を照射したことを特徴とする特許請求範囲第2項
    記載のサイリスタ。 (5)前記増幅ダート構造部分とそれ以外の部分に異な
    る照射量で放射線を照射したことを特徴とする特許請求
    範囲第2項記載のサイリスタ。 (6)前記増幅f−ト構造以外の部分に選択的に重金属
    を拡散すると共に、全面にまたは選択的に放射線を照射
    したことを特徴とする特許請求範囲第2項記載のサイリ
    スタ、1
JP57112943A 1982-06-30 1982-06-30 サイリスタ Pending JPS594075A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP57112943A JPS594075A (ja) 1982-06-30 1982-06-30 サイリスタ
US06/494,367 US4646121A (en) 1982-06-30 1983-05-13 Thyristor with a self-protection function for breakover turn-on failure
EP83302803A EP0100136B1 (en) 1982-06-30 1983-05-17 Thyristor with a self-protection function for breakover turn-on-failure
DE8383302803T DE3367701D1 (en) 1982-06-30 1983-05-17 Thyristor with a self-protection function for breakover turn-on-failure
CS833857A CS244934B2 (en) 1982-06-30 1983-05-30 Thyristor with self protection against overvoltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57112943A JPS594075A (ja) 1982-06-30 1982-06-30 サイリスタ

Publications (1)

Publication Number Publication Date
JPS594075A true JPS594075A (ja) 1984-01-10

Family

ID=14599384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57112943A Pending JPS594075A (ja) 1982-06-30 1982-06-30 サイリスタ

Country Status (5)

Country Link
US (1) US4646121A (ja)
EP (1) EP0100136B1 (ja)
JP (1) JPS594075A (ja)
CS (1) CS244934B2 (ja)
DE (1) DE3367701D1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3435548A1 (de) * 1984-09-27 1986-04-03 Siemens AG, 1000 Berlin und 8000 München Thyristor mit hoher innerer zuendverstaerkung
US5243205A (en) * 1989-10-16 1993-09-07 Kabushiki Kaisha Toshiba Semiconductor device with overvoltage protective function
US5883402A (en) * 1995-11-06 1999-03-16 Kabushiki Kaisha Toshiba Semiconductor device and protection method
US6274892B1 (en) * 1998-03-09 2001-08-14 Intersil Americas Inc. Devices formable by low temperature direct bonding
EP1157424B1 (de) * 1999-02-22 2008-09-17 Infineon Technologies AG Verfahren zum einstellen der durchbruchspannung eines thyristors
US6690038B1 (en) 1999-06-05 2004-02-10 T-Ram, Inc. Thyristor-based device over substrate surface
DE19947028A1 (de) * 1999-09-30 2001-04-12 Siemens Ag Thyristor mit Spannungsstoßbelastbarkeit in der Freiwerdezeit
US6727528B1 (en) 2001-03-22 2004-04-27 T-Ram, Inc. Thyristor-based device including trench dielectric isolation for thyristor-body regions
US6462359B1 (en) 2001-03-22 2002-10-08 T-Ram, Inc. Stability in thyristor-based memory device
US7456439B1 (en) 2001-03-22 2008-11-25 T-Ram Semiconductor, Inc. Vertical thyristor-based memory with trench isolation and its method of fabrication
US6891205B1 (en) 2001-03-22 2005-05-10 T-Ram, Inc. Stability in thyristor-based memory device
SG124239A1 (en) * 2002-01-23 2006-08-30 Singapore Tech Aerospace Ltd Close proximity weapon id system
US6666481B1 (en) 2002-10-01 2003-12-23 T-Ram, Inc. Shunt connection to emitter

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1052447A (ja) * 1962-09-15
US4087834A (en) * 1976-03-22 1978-05-02 General Electric Company Self-protecting semiconductor device
US4079403A (en) * 1976-11-01 1978-03-14 Electric Power Research Institute, Inc. Thyristor device with self-protection against breakover turn-on failure
US4165517A (en) * 1977-02-28 1979-08-21 Electric Power Research Institute, Inc. Self-protection against breakover turn-on failure in thyristors through selective base lifetime control
JPS53110483A (en) * 1977-03-09 1978-09-27 Hitachi Ltd Thyristor
JPS5437589A (en) * 1977-08-29 1979-03-20 Mitsubishi Electric Corp Semoconductor switching unit
JPS6016107B2 (ja) * 1978-08-23 1985-04-23 株式会社日立製作所 自己保護型半導体制御整流装置
JPS5641180A (en) * 1979-09-05 1981-04-17 Sumitomo Electric Industries Vessel for composite transport
JPS57109373A (en) * 1980-12-25 1982-07-07 Mitsubishi Electric Corp Semiconductor device

Also Published As

Publication number Publication date
DE3367701D1 (en) 1987-01-02
EP0100136A1 (en) 1984-02-08
CS385783A2 (en) 1985-09-17
US4646121A (en) 1987-02-24
CS244934B2 (en) 1986-08-14
EP0100136B1 (en) 1986-11-12

Similar Documents

Publication Publication Date Title
US5808342A (en) Bipolar SCR triggering for ESD protection of high speed bipolar/BiCMOS circuits
JPS594075A (ja) サイリスタ
JPH0213824B2 (ja)
US4262295A (en) Semiconductor device
JPS5967670A (ja) 半導体装置
US5003369A (en) Thyristor of overvoltage self-protection type
DE2214187A1 (de) Thyristor
EP0190162A1 (en) CONTROLLED SWITCHABLE THYRISTOR.
JPH0677472A (ja) サージ防護素子
JPH0536979A (ja) サージ防護素子
JP2802970B2 (ja) プレ−ナ型二端子双方向性サイリスタ
JPS62160764A (ja) 過電圧保護機能付半導体装置
JPS60140761A (ja) 過電圧保護機能付サイリスタ
JPH0685437B2 (ja) 両方向性2端子サイリスタ
JPS5945232B2 (ja) 光駆動型半導体制御整流装置
JPH04340276A (ja) 両方向性サイリスタ
JPS61226963A (ja) 過電圧保護機能付サイリスタ
JPH04350974A (ja) 半導体装置
JPH01145859A (ja) ラテラル型フォトサイリスタ
JPS5972766A (ja) サイリスタ
JPH09153607A (ja) 自己保護機能を有する半導体デバイス
JPS58219825A (ja) 入力保護回路
JPS6020575A (ja) 半導体集積回路装置
JPH01235272A (ja) 半導体装置
JPS5932177A (ja) 半導体装置