JPH01235272A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01235272A JPH01235272A JP6235088A JP6235088A JPH01235272A JP H01235272 A JPH01235272 A JP H01235272A JP 6235088 A JP6235088 A JP 6235088A JP 6235088 A JP6235088 A JP 6235088A JP H01235272 A JPH01235272 A JP H01235272A
- Authority
- JP
- Japan
- Prior art keywords
- region
- regions
- anode
- high resistivity
- lattice defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 230000007547 defect Effects 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims description 9
- 230000006698 induction Effects 0.000 abstract description 15
- 230000003068 static effect Effects 0.000 abstract description 5
- 230000007423 decrease Effects 0.000 abstract description 3
- 239000012535 impurity Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 230000000452 restraining effect Effects 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 239000000969 carrier Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置に関する。
半導体装置のひとつとして、静電誘導サイリスタがある
。このサイリスタは、半導体基板の表面にカソード領域
を備えるとともに、裏面にアノード領域を備え、かつ、
これらカソード領域とアノード領域の間に電流通路とな
る高比抵抗領域を備えていて、高比抵抗領域を流れる電
流がゲート電極の電圧コントールによりオン・オフされ
るようになっている。従来の静電誘導サイリスタの基本
構成を第６図に示す。
。このサイリスタは、半導体基板の表面にカソード領域
を備えるとともに、裏面にアノード領域を備え、かつ、
これらカソード領域とアノード領域の間に電流通路とな
る高比抵抗領域を備えていて、高比抵抗領域を流れる電
流がゲート電極の電圧コントールによりオン・オフされ
るようになっている。従来の静電誘導サイリスタの基本
構成を第６図に示す。
静電誘導サイリスタ３１は、アノード領域３２とカソー
ド領域３３を備え、両領域３２．３３の間に高比抵抗領
域３４を備えている。カソード領域３３と同じ側にはゲ
ート領域３５を備え、同項 。
ド領域３３を備え、両領域３２．３３の間に高比抵抗領
域３４を備えている。カソード領域３３と同じ側にはゲ
ート領域３５を備え、同項 。
域３５の働きにより電流がオン・オフされる。アノード
領域３２にはアノード電極３２′が、カソード領域３３
にはカソード電極３３′が、そしてゲート領域３５には
ゲート電極３５′がそれぞれ設けられている。
領域３２にはアノード電極３２′が、カソード領域３３
にはカソード電極３３′が、そしてゲート領域３５には
ゲート電極３５′がそれぞれ設けられている。
このサイリスタ３１は、電流密度が高く、かつ、順方向
電圧降下（オン抵抗）が小さく、しかも、ターンオン時
間が短いという特徴を有する。
電圧降下（オン抵抗）が小さく、しかも、ターンオン時
間が短いという特徴を有する。
しかしながら、遮断時はアノード側から高比抵抗領域へ
の少数キャリア（正孔）の注入を瞬時にして断てないた
め、ターンオフ時間が、例えばＭＯＳＦＥＴ等に較べて
長いという問題がある。
の少数キャリア（正孔）の注入を瞬時にして断てないた
め、ターンオフ時間が、例えばＭＯＳＦＥＴ等に較べて
長いという問題がある。
そこで、ターンオフ時間を縮めるために、第４図にみる
ように、アノード領域３２に高比抵抗領域３４とアノー
ド電極３２′を短絡する逆導電型領域３６が局部的に形
成されているサイリスタ３１′が提案されている。この
逆導電型領域３６は、アノード領域３２の前面に残留す
る電子を瞬時にして高比抵抗領域３４から引き出し、ア
ノード領域からの正孔注入がｉ！！続するのを阻止する
。
ように、アノード領域３２に高比抵抗領域３４とアノー
ド電極３２′を短絡する逆導電型領域３６が局部的に形
成されているサイリスタ３１′が提案されている。この
逆導電型領域３６は、アノード領域３２の前面に残留す
る電子を瞬時にして高比抵抗領域３４から引き出し、ア
ノード領域からの正孔注入がｉ！！続するのを阻止する
。
第５図のように、アノード領域３２近傍における高比抵
抗領域３４内の所定厚み分全域にわたり格子欠陥領域３
７が形成されているサイリスタ３１＃も提案されている
。格子欠陥領域３７が設けられていると、遮断動作の際
、接合部近傍に残留している正孔や電子の寿命が縮まる
ため、ターンオフ時間が短くなる。
抗領域３４内の所定厚み分全域にわたり格子欠陥領域３
７が形成されているサイリスタ３１＃も提案されている
。格子欠陥領域３７が設けられていると、遮断動作の際
、接合部近傍に残留している正孔や電子の寿命が縮まる
ため、ターンオフ時間が短くなる。
しかしながら、上記の改良を施したサイリスタでも、タ
ーンオフ時間は、他の特性を実用的な範囲に維持するこ
とを考えると、せいぜい１〜２μｓ程度である。
ーンオフ時間は、他の特性を実用的な範囲に維持するこ
とを考えると、せいぜい１〜２μｓ程度である。
短絡用の逆導電型領域を広くすれば、ターンオフ時間は
もっと短くなるが、アノード領域が狭くなりすぎて正孔
が十分に注入されず順方向電圧降下が著しく増大してし
まう。短絡用の逆導電型領域を拡げる策は現実的とはい
えない。
もっと短くなるが、アノード領域が狭くなりすぎて正孔
が十分に注入されず順方向電圧降下が著しく増大してし
まう。短絡用の逆導電型領域を拡げる策は現実的とはい
えない。
格子欠陥領域の欠陥密度や領域厚みを増やしても、ター
ンオフ時間を短くできる。しかし、格子欠陥領域は所定
厚み全域にわたって形成されており、欠陥密度や領域厚
みの増加に伴う抵抗上昇分がそのまま電流通路の抵抗増
大となってあられれるため、順方向電圧降下が著しく増
えることになる。格子欠陥領域の密度や領域厚みを増す
という策も、やはり、現実的とはいえないのである。
ンオフ時間を短くできる。しかし、格子欠陥領域は所定
厚み全域にわたって形成されており、欠陥密度や領域厚
みの増加に伴う抵抗上昇分がそのまま電流通路の抵抗増
大となってあられれるため、順方向電圧降下が著しく増
えることになる。格子欠陥領域の密度や領域厚みを増す
という策も、やはり、現実的とはいえないのである。
この発明は、上記事情に鑑み、順方向電圧降下の増加を
抑制しつつ、ターンオフ時間の短縮が図れる構成を有す
る半導体装置を提供することを課題とする。
抑制しつつ、ターンオフ時間の短縮が図れる構成を有す
る半導体装置を提供することを課題とする。
前記課題を解決するため、この発明にかかる半導体装置
では、アノード領域には高比抵抗領域とアノード電橋を
短絡する逆導電型領域が局部的形成されているとともに
、前記アノード領域と高比抵抗領域の接合部近傍には格
子欠陥領域が前記短絡領域のある個所を避けて局部的に
形成されている。
では、アノード領域には高比抵抗領域とアノード電橋を
短絡する逆導電型領域が局部的形成されているとともに
、前記アノード領域と高比抵抗領域の接合部近傍には格
子欠陥領域が前記短絡領域のある個所を避けて局部的に
形成されている。
上記半導体装置では、アノード領域と高比抵抗領域の接
合部近傍には、短絡用の逆導電型領域か格子欠陥領域の
どちらか一方の領域が形成されている。そのため、遮断
動作の際、逆導電型領域のあるところでは、高比抵抗領
域内の電子が吸い出され、格子欠陥領域のあるところで
は、電子や正孔の寿命が縮められる。つまり、接合部近
傍全域に渡ってターンオフ時間を長引かせる原因であっ
たキャリアは、両領域の働きにより短時間のうちに消滅
してしまうことになるのである。
合部近傍には、短絡用の逆導電型領域か格子欠陥領域の
どちらか一方の領域が形成されている。そのため、遮断
動作の際、逆導電型領域のあるところでは、高比抵抗領
域内の電子が吸い出され、格子欠陥領域のあるところで
は、電子や正孔の寿命が縮められる。つまり、接合部近
傍全域に渡ってターンオフ時間を長引かせる原因であっ
たキャリアは、両領域の働きにより短時間のうちに消滅
してしまうことになるのである。
一方、逆導電型領域を拡大させる必要がないから、アノ
ード領域の縮小は伴わない。そのため、導通動作の際の
正孔の注入量は減らない。
ード領域の縮小は伴わない。そのため、導通動作の際の
正孔の注入量は減らない。
格子欠陥領域は、逆導電型領域のある個所には形成され
ておらず、格子欠陥領域は所定厚み領域全面には渡るの
ではなく部分的に非格子欠陥領域があるという、いって
みれば穴空き状態である。
ておらず、格子欠陥領域は所定厚み領域全面には渡るの
ではなく部分的に非格子欠陥領域があるという、いって
みれば穴空き状態である。
所定厚みの層が、平面でみて、抵抗が極めて高く上昇し
てしまった格子欠陥領域と、抵抗上昇のない非格子欠陥
領域が混在する状態となっているのである。この場合、
層全体でみた厚み方向でみた抵抗値（順方向電圧降下分
を決める抵抗値）は、事実上、抵抗上昇のない卵子欠陥
領域に支配されるので、その抵抗上昇率が非常に低い。
てしまった格子欠陥領域と、抵抗上昇のない非格子欠陥
領域が混在する状態となっているのである。この場合、
層全体でみた厚み方向でみた抵抗値（順方向電圧降下分
を決める抵抗値）は、事実上、抵抗上昇のない卵子欠陥
領域に支配されるので、その抵抗上昇率が非常に低い。
つまり、部分的に格子欠陥領域を形成する場合は、従来
のように全域に格子欠陥領域を形成する場合に較べると
、順方向電圧降下の上昇を引き起こす電流通路の抵抗上
昇は極めて少ないのである。
のように全域に格子欠陥領域を形成する場合に較べると
、順方向電圧降下の上昇を引き起こす電流通路の抵抗上
昇は極めて少ないのである。
以下、この発明にかかる半導体装置を、その一実施例を
あられす図面を参照しながら詳しく説明する。
あられす図面を参照しながら詳しく説明する。
第１図は、この発明にかかる半導体装置の一例である静
電誘導サイリスタをあられす。
電誘導サイリスタをあられす。
静電誘導サイリスタｌは、半導体基板２の表面（−側）
にカソード領域（Ｎ”層）３とゲート領域（Ｐ″Ｆｆ）
４を、裏面（他側）にアノード領域（Ｐ” Ｊｉｉ）
５を備え、カソード領域３とアノード領域５の間に電
流通路となる不純物低濃度領域である高比抵抗領域（Ｎ
−層）６を備えている。静電誘導サイリスタ１のアノー
ド領域５には高比抵抗領域６とアノード電橋５′を短絡
する逆導電型領域（Ｎ”層）７が局部的に形成されてい
る（この逆導電型領域７は裏面側からみると格子状とな
るようにして形成されている）。一方、アノード領域５
と高比抵抗領域６の接合部近傍には格子欠陥領域８が逆
導電型領域７のある個所を避けて局部的に形成されてい
る。逆導電型領域７と格子欠陥領域８の両領域の作用に
より、順方向電圧降下を抑制しつつ、ターンオフ時間を
短縮させられることは上述のとおりである。
にカソード領域（Ｎ”層）３とゲート領域（Ｐ″Ｆｆ）
４を、裏面（他側）にアノード領域（Ｐ” Ｊｉｉ）
５を備え、カソード領域３とアノード領域５の間に電
流通路となる不純物低濃度領域である高比抵抗領域（Ｎ
−層）６を備えている。静電誘導サイリスタ１のアノー
ド領域５には高比抵抗領域６とアノード電橋５′を短絡
する逆導電型領域（Ｎ”層）７が局部的に形成されてい
る（この逆導電型領域７は裏面側からみると格子状とな
るようにして形成されている）。一方、アノード領域５
と高比抵抗領域６の接合部近傍には格子欠陥領域８が逆
導電型領域７のある個所を避けて局部的に形成されてい
る。逆導電型領域７と格子欠陥領域８の両領域の作用に
より、順方向電圧降下を抑制しつつ、ターンオフ時間を
短縮させられることは上述のとおりである。
静電誘導サイリスタ１の具体的な性能の一例を示すと、
アノード・カソード間電流が３Ａ、順方向電圧降下が２
〜３ｖ、ターンオフ時間が０．１〜０．２μｓである。
アノード・カソード間電流が３Ａ、順方向電圧降下が２
〜３ｖ、ターンオフ時間が０．１〜０．２μｓである。
逆導電型領域だけが形成されているサイリスクでは、タ
ーンオフ時間が上記数値程度まで短縮したとすると、順
方向電圧降下が上記数値の倍以上になり、順方向電圧降
下が上記数値程度なら、ターンオフ時間は、上記数値の
２〜３倍程度になってしまう。
ーンオフ時間が上記数値程度まで短縮したとすると、順
方向電圧降下が上記数値の倍以上になり、順方向電圧降
下が上記数値程度なら、ターンオフ時間は、上記数値の
２〜３倍程度になってしまう。
格子欠陥領域だけが形成されているサイリスタでは、タ
ーンオフ時間が０．１〜０．２μｓという低い値の達成
は困難であり、たとえできたとしても、順方向電圧降下
は上記数値の３倍を超えてしまう。
ーンオフ時間が０．１〜０．２μｓという低い値の達成
は困難であり、たとえできたとしても、順方向電圧降下
は上記数値の３倍を超えてしまう。
続いて、静電誘導サイリスタ１の逆導電型領域７と格子
欠陥領域８の作成の様子を説明する。
欠陥領域８の作成の様子を説明する。
第２図（ａ）〜（ｄ）は、静電誘導サイリスタ１製造の
要部工程を順を追ってあられす。
要部工程を順を追ってあられす。
半導体基板２に、カソード領域３、ゲート領域４、アノ
ード領域５、および、電極３′、４′を形成しておいて
、第２図（ａ）にみるように、半導体基板１の裏面表面
の格子状域から選択的に不純物を拡散させて逆導電型領
域７を形成する。
ード領域５、および、電極３′、４′を形成しておいて
、第２図（ａ）にみるように、半導体基板１の裏面表面
の格子状域から選択的に不純物を拡散させて逆導電型領
域７を形成する。
ついで、半導体基板２の裏面にアルミニウム層を蒸着し
てから、フォトエツチング法により逆導電型領域７表面
以外のところのアルミニウム層を除去し、第２図山）に
みるように、格子状のアルミマスク１０を形成する。
てから、フォトエツチング法により逆導電型領域７表面
以外のところのアルミニウム層を除去し、第２図山）に
みるように、格子状のアルミマスク１０を形成する。
アルミマスク１０を形成した後、適当な加速エネルギー
の陽子線を、半導体基板２の裏面側から照射し、第２図
（Ｃ）にみるように、アノード領域５と高比抵抗領域６
の接合部近傍に格子欠陥領域８ヲ形成する。アルミマス
ク１０のある個所では、陽子線のエネルギーが減衰して
しまうので、逆導電型領域７のある個所では、格子欠陥
領域が形成されない。陽子線のドーズ量は、必要なター
ンオフ時間等を勘案して決められる。アルミマスク１０
の厚みは、格子欠陥領域が形成される深さに応じて適当
に選択される。例えば、シリコン半導体基板の裏面から
５μｍの深さのところに格子欠陥領域を形成する場合に
は、例えば、５μｍの厚みのアルミマスクが使われる。
の陽子線を、半導体基板２の裏面側から照射し、第２図
（Ｃ）にみるように、アノード領域５と高比抵抗領域６
の接合部近傍に格子欠陥領域８ヲ形成する。アルミマス
ク１０のある個所では、陽子線のエネルギーが減衰して
しまうので、逆導電型領域７のある個所では、格子欠陥
領域が形成されない。陽子線のドーズ量は、必要なター
ンオフ時間等を勘案して決められる。アルミマスク１０
の厚みは、格子欠陥領域が形成される深さに応じて適当
に選択される。例えば、シリコン半導体基板の裏面から
５μｍの深さのところに格子欠陥領域を形成する場合に
は、例えば、５μｍの厚みのアルミマスクが使われる。
格子欠陥領域８を形成してから、アルミマスク１０を除
去し、第２図（ｄ）にみるように、アノード電極５′を
半導体基板２裏面全面に形成して、サイリスタを完成さ
せる。
去し、第２図（ｄ）にみるように、アノード電極５′を
半導体基板２裏面全面に形成して、サイリスタを完成さ
せる。
この発明は上記実施例に限らない。表面ゲート型サイリ
スタでなく、埋め込みゲート型サイリスタであってもよ
い。さらに、半導体装置の種類は、サイリスタ以外であ
ってもよい。バイポーラ型静電誘導トランジスタや、第
３図にみるようなバイポーラ型絶縁ゲート二重拡散電界
効果トランジスタ１′であってもよい。同第３図におい
て、２１はゲート電極、２２は絶縁層であり、ゲート電
極２１の下の２層２３表面にチャンネルが形成される。
スタでなく、埋め込みゲート型サイリスタであってもよ
い。さらに、半導体装置の種類は、サイリスタ以外であ
ってもよい。バイポーラ型静電誘導トランジスタや、第
３図にみるようなバイポーラ型絶縁ゲート二重拡散電界
効果トランジスタ１′であってもよい。同第３図におい
て、２１はゲート電極、２２は絶縁層であり、ゲート電
極２１の下の２層２３表面にチャンネルが形成される。
なお、トランジスタの場合、カソードはソースと、アノ
ードはドレインと通称される。
ードはドレインと通称される。
上記の格子欠陥領域は、陽子線照射により形成していた
が、電子照射等の他の粒子線照射により形成してもよい
。また、粒子線照射の際に逆導電型領域を覆うマスクは
、アルミニウム層からなるマスクであったが、アルミニ
ウム以外の金属の層からなるマスクであってもよい。
が、電子照射等の他の粒子線照射により形成してもよい
。また、粒子線照射の際に逆導電型領域を覆うマスクは
、アルミニウム層からなるマスクであったが、アルミニ
ウム以外の金属の層からなるマスクであってもよい。
また、格子欠陥領域は、高比抵抗領域側に形成されてい
たが、格子欠陥領域は、アノード領域側に形成されてい
てもよいし、高圧抵抗領域領域とアノード領域の両領域
にまたがって形成されていてもよい。要は、アノード領
域と高比抵抗領域の接合部近傍であればよい。
たが、格子欠陥領域は、アノード領域側に形成されてい
てもよいし、高圧抵抗領域領域とアノード領域の両領域
にまたがって形成されていてもよい。要は、アノード領
域と高比抵抗領域の接合部近傍であればよい。
以上述べたように、この発明にかかる半導体装置は、導
通動作の際の電流通路の抵抗増加や正孔の注入量の減少
を押さえつつ、遮断動作の際にキャリアを短時間のうち
に消滅させられる。そのため、順方向電圧降下が抑制さ
れた状態でターンオフ時間が短くなる。
通動作の際の電流通路の抵抗増加や正孔の注入量の減少
を押さえつつ、遮断動作の際にキャリアを短時間のうち
に消滅させられる。そのため、順方向電圧降下が抑制さ
れた状態でターンオフ時間が短くなる。
第１図は、この発明にかかる半導体装置の一例である静
電誘導サイリスタをあられす断面図、第２図＋８）〜（
ｄ）は、この静電誘導サイリスク製造の要部工程を順を
追ってあられす断面図、第３図は、この発明にかかる半
導体装置の他の例のトランジスタをあられす断面図、第
４〜６図は、それぞれ、従来の静電誘導サイリスタをあ
られす断面図である。 １１’・・・半導体装置 ２・・・半導体基板３・・
・カソード領域 ４・・・ゲート領域 ５・・・ア
ノード領域 ６・・・高比抵抗領域 ７・・・逆導
電型領域 ８・・・格子欠陥領域 代理人 弁理士 松 本 武 彦 第２図 （ａ） （ｂ） （ｃ） （ｄ） 判「４り堅ネ甫正書（自がυ １．事件の表示 事件との関係 特許出願人 住 所 大阪府門真市大字門真１０４８番地
名 称（５８３）松下電工株式会社 代表 者 代表取締役 三 好 俊 夫４、代理人 な し 沖皿のとおり ６、補正の対象 明ＩＩ書 ７、補正の内容 ■ 明１１ＦＪ第６頁第１２行に「卵子欠陥領域」とあ
るを、「非格子欠陥領域」と訂正する。
電誘導サイリスタをあられす断面図、第２図＋８）〜（
ｄ）は、この静電誘導サイリスク製造の要部工程を順を
追ってあられす断面図、第３図は、この発明にかかる半
導体装置の他の例のトランジスタをあられす断面図、第
４〜６図は、それぞれ、従来の静電誘導サイリスタをあ
られす断面図である。 １１’・・・半導体装置 ２・・・半導体基板３・・
・カソード領域 ４・・・ゲート領域 ５・・・ア
ノード領域 ６・・・高比抵抗領域 ７・・・逆導
電型領域 ８・・・格子欠陥領域 代理人 弁理士 松 本 武 彦 第２図 （ａ） （ｂ） （ｃ） （ｄ） 判「４り堅ネ甫正書（自がυ １．事件の表示 事件との関係 特許出願人 住 所 大阪府門真市大字門真１０４８番地
名 称（５８３）松下電工株式会社 代表 者 代表取締役 三 好 俊 夫４、代理人 な し 沖皿のとおり ６、補正の対象 明ＩＩ書 ７、補正の内容 ■ 明１１ＦＪ第６頁第１２行に「卵子欠陥領域」とあ
るを、「非格子欠陥領域」と訂正する。
Claims (1)
- １ 半導体基板の一側にカソード領域を備えるとともに
、他側にアノード領域を備え、かつ、これらカソード領
域とアノード領域の間に電流通路となる高比抵抗領域を
備えているとともに、前記アノード領域には高比抵抗領
域とアノード電極を短絡する逆導電型領域が局部的に形
成されている半導体装置において、前記アノード領域と
高比抵抗領域の接合部近傍には格子欠陥領域が前記短絡
領域のある個所を避けて局部的に形成されていることを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6235088A JPH01235272A (ja) | 1988-03-15 | 1988-03-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6235088A JPH01235272A (ja) | 1988-03-15 | 1988-03-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01235272A true JPH01235272A (ja) | 1989-09-20 |
Family
ID=13197585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6235088A Pending JPH01235272A (ja) | 1988-03-15 | 1988-03-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01235272A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0779662A2 (en) * | 1995-12-11 | 1997-06-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with bipolar structure and method of fabricating the same |
| WO1998043287A1 (fr) * | 1997-03-25 | 1998-10-01 | Rohm Co., Ltd. | Dispositif a semi-conducteur et son procede de fabrication |
-
1988
- 1988-03-15 JP JP6235088A patent/JPH01235272A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0779662A2 (en) * | 1995-12-11 | 1997-06-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with bipolar structure and method of fabricating the same |
| EP0779662A3 (en) * | 1995-12-11 | 1997-11-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with bipolar structure and method of fabricating the same |
| WO1998043287A1 (fr) * | 1997-03-25 | 1998-10-01 | Rohm Co., Ltd. | Dispositif a semi-conducteur et son procede de fabrication |
| US7276764B1 (en) | 1997-03-25 | 2007-10-02 | Rohm Co., Ltd. | Semiconductor device with metal wire layer masking |
| US7736977B2 (en) | 1997-03-25 | 2010-06-15 | Rohm Co., Ltd. | Semiconductor device and a method for manufacturing therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4972239A (en) | Conductivity modulated MOSFET | |
| US4514747A (en) | Field controlled thyristor with double-diffused source region | |
| EP0424710B1 (en) | Thyristor and method of manufacturing the same | |
| JP4653273B2 (ja) | 半導体装置、および、その製造方法 | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2946750B2 (ja) | 半導体装置 | |
| JPH09246570A (ja) | 半導体装置 | |
| JP2706120B2 (ja) | Ｇｔｏパワーサイリスタ | |
| US4437107A (en) | Self-igniting thyristor with a plurality of discrete, field controlled zener diodes | |
| JP2020150043A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US4958211A (en) | MCT providing turn-off control of arbitrarily large currents | |
| US5360983A (en) | Insulated gate bipolar transistor having a specific buffer layer resistance | |
| JP3210013B2 (ja) | 調整可能なブレークオーバ電圧を有するサイリスタおよびその製造方法 | |
| JPH01235272A (ja) | 半導体装置 | |
| JPH06268226A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2557818B2 (ja) | 逆導通ゲ−トタ−ンオフサイリスタ装置 | |
| JP3216315B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS63288064A (ja) | 複合サイリスタ | |
| JPS6373670A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPH01272158A (ja) | 半導体装置およびその製法 | |
| JPH0671078B2 (ja) | 半導体装置 | |
| JPH02206174A (ja) | ｐチャンネル絶縁ゲート型バイポーラトランジスタ | |
| JP2804824B2 (ja) | 静電誘導半導体装置 | |
| JPH05145064A (ja) | ゲートターンオフサイリスタ | |
| JP4045749B2 (ja) | 半導体装置および半導体装置を用いた回路 |