JP2014036110A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014036110A
JP2014036110A JP2012176435A JP2012176435A JP2014036110A JP 2014036110 A JP2014036110 A JP 2014036110A JP 2012176435 A JP2012176435 A JP 2012176435A JP 2012176435 A JP2012176435 A JP 2012176435A JP 2014036110 A JP2014036110 A JP 2014036110A
Authority
JP
Japan
Prior art keywords
laser pulse
laser
pulse
region
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012176435A
Other languages
English (en)
Other versions
JP6245678B2 (ja
JP2014036110A5 (ja
Inventor
Naoki Wakabayashi
直木 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Heavy Industries Ltd
Original Assignee
Sumitomo Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012176435A priority Critical patent/JP6245678B2/ja
Application filed by Sumitomo Heavy Industries Ltd filed Critical Sumitomo Heavy Industries Ltd
Priority to EP13827989.8A priority patent/EP2884522B1/en
Priority to KR1020147031393A priority patent/KR20140143836A/ko
Priority to CN201380024316.8A priority patent/CN104508796B/zh
Priority to PCT/JP2013/067255 priority patent/WO2014024589A1/ja
Priority to TW102126454A priority patent/TWI523083B/zh
Publication of JP2014036110A publication Critical patent/JP2014036110A/ja
Priority to US14/613,775 priority patent/US9653299B2/en
Publication of JP2014036110A5 publication Critical patent/JP2014036110A5/ja
Application granted granted Critical
Publication of JP6245678B2 publication Critical patent/JP6245678B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】 一方の面にレーザ照射して不純物の活性化を行う際に、反対側の面の温度上昇を抑制することができる半導体装置の製造方法を提供する。
【解決手段】 第１の面に半導体素子が形成され、第２の面側の表層部に不純物が添加された半導体基板の、第２の面に、半導体レーザ発振器から出射され、第１のパルス幅を有する第１のレーザパルスを入射させる。第１のパルス幅の１／１０以下の第２のパルス幅を有する第２のレーザパルスを、第１のレーザパルスの入射領域に重ねて入射させる。第１のレーザパルス及び第２のレーザパルスの入射によって上昇する第１の面の温度が、予め決められている許容上限値を超えないように、第１のレーザパルスの立下り時刻と、第１のレーザパルスの立上り時刻との時間軸上の相対位置関係が設定されている。
【選択図】 図１０

Description

本発明は、レーザビームの照射によって、半導体基板に注入された不純物を活性化させる半導体装置の製造方法に関する。
半導体基板に不純物をイオン注入により導入した後、レーザビームを照射して不純物を活性化させることにより、電極層及びフィールドストップ層を形成する半導体装置の製造方法が、特許文献１に開示されている。特許文献１に記載の技術においては、半導体素子の表面構造を作製した後、基板を薄くする。その後、裏面にイオン注入を行い、２台のレーザ発振器を用いてパルスレーザビームを照射する。２台のレーザ発振器から射出されるレーザパルスの時間差が６００ｎｓ以下に設定される。
詳細には、ｎ−型のシリコン基板の裏面側から、例えば、リンイオンをフィールドストップ層形成予定領域にイオン注入する。このとき、フィールドストップ層のピーク濃度が５×１０１８ｃｍ−３以下となるように、ドーズ量を１×１０１４ｃｍ−２以下とする。続いて、ｐ＋型コレクタ層及びｎ＋型カソード層のピーク濃度が１×１０２１ｃｍ−３以下となるように、ドーズ量を５×１０１６ｃｍ−２以下として、例えば、ボロンイオン及びリンイオンを、それぞれｐ＋型コレクタ層形成予定領域及びｎ＋型カソード層形成予定領域に注入する。
このような高濃度でイオンが注入されたｎ＋型カソード層などは、シリコン基板の結晶性が破壊されてアモルファス化してしまうことが知られている。特許文献１に記載の半導体装置の製造方法においては、レーザ照射によって、固相拡散による欠陥回復、及びレーザ照射面（基板裏面）から深さ１μｍを超える深い部分に注入された不純物の活性化が行われる。十分な温度上昇及び加熱時間が確保できず、不純物の活性化が不十分となる場合がある。深い部分の活性化を十分に行うために、照射するレーザビームのパルスエネルギ密度を上げると、溶融深さが深くなってしまう。深い部分まで溶融すると、深さ方向に関する不純物濃度分布が変化して、設計通りの特性が得られない場合がある。さらに、基板表面の荒れがひどくなるなどの不具合が発生する。
半導体基板が溶融しない範囲のパルスエネルギ密度で、パルスレーザビームを照射してレーザアニールを行う技術が提案されている（たとえば、特許文献２参照）。この方法では、不純物が高濃度でイオン注入されてアモルファス化した領域の結晶性を、十分回復させ、かつ注入された不純物を十分活性化することが困難である。
特開２０１０−１７１０５７号公報 特開２００９−３２８５８号公報
半導体基板の裏面に注入された不純物を活性化する時点では、表側に既に半導体素子の表面構造が形成されている。裏面に、不純物の活性化、及び結晶性の回復のためのレーザ照射を行うと、表側の温度も上昇してしまう。表側の温度の著しい上昇は、既に形成されている表面構造にダメージを与える。
本発明の目的は、一方の面にレーザ照射して不純物の活性化を行う際に、反対側の面の
温度上昇を抑制することができる半導体装置の製造方法を提供することである。
本発明の一観点によると、
第１の面に半導体素子が形成され、第２の面側の表層部に不純物が添加された半導体基板の、前記第２の面に、半導体レーザ発振器から出射され、第１のパルス幅を有する第１のレーザパルスを入射させる工程と、
前記第１のパルス幅の１／１０以下の第２のパルス幅を有する第２のレーザパルスを、前記第１のレーザパルスの入射領域に重ねて入射させる工程と
を有し、
前記第１のレーザパルス及び前記第２のレーザパルスの入射によって上昇する前記第１の面の温度が、予め決められている許容上限値を超えないように、前記第１のレーザパルスの立下り時刻と、前記第１のレーザパルスの立上り時刻との時間軸上の相対位置関係が設定されている半導体装置の製造方法が提供される。
半導体基板の一方の面にレーザ照射して不純物の活性化を行う際に、反対側の面の温度上昇を抑制することができる。
図１は、実施例による半導体装置の製造方法に用いられるレーザアニール装置の概略図である。 図２Ａは、実施例による方法で製造されるＩＧＢＴの断面図であり、図２Ｂは、ＩＧＢＴの製造途中段階における断面図である。 図３Ａは、実施例による方法で照射される第１及び第２のレーザパルスの時間波形の一例を示すグラフであり、図３Ｂは、レーザパルスの入射領域の平面図である。 図４は、半導体基板の深さ方向に関する不純物濃度分布の一例を示すグラフである。 図５は、シリコンウエハに第１のレーザパルスを照射した時のシリコンウエハの到達温度と、パルス幅との関係のシミュレーション結果を示すグラフである。 図６は、深さ方向の不純物濃度分布と、アニール後のキャリア濃度分布とを示すグラフである。 図７Ａは、リンをイオン注入したシリコンウエハの表層部の断面ＴＥＭ像であり、図７Ｂは、第２のレーザパルスを照射した後のシリコンウエハの表層部の断面ＴＥＭ像であり、図７Ｃは、第１のレーザパルスを照射した後のシリコンウエハの表層部の断面ＴＥＭ像である。 図８Ａは、実施例による方法でレーザアニールを行う時のレーザパルスの時間波形の一例を示すグラフであり、図８Ｂは、図８Ａの第１及び第２のレーザパルスをシリコンウエハに照射した時の、シリコンウエハの温度変化のシミュレーション結果を示すグラフであり、図８Ｃは、シリコンウエハの溶融深さの時間変化のシミュレーション結果を示すグラフである。 図９は、第１のレーザパルスの立下り時刻から第２のレーザパルスの立上り時刻までの経過時間（遅延時間）と、シリコンウエハを溶融させるのに必要な第２のレーザパルスのフルエンスとの関係を示すグラフである。 図１０は、厚さ１００μｍのシリコンウエハに第１のレーザパルス及び第２のレーザパルスを照射した時の背面の到達温度のシミュレーション結果を示すグラフである。
図１に、実施例による半導体装置の製造方法に用いられるレーザアニール装置の概略図
を示す。半導体レーザ発振器（第１のレーザ発振器）２１が、例えば波長８０８ｎｍの準連続発振（ＱＣＷ）レーザビームを射出する。なお、波長９５０ｎｍ以下のパルスレーザビームを射出する半導体レーザ発振器を用いてもよい。固体レーザ発振器（第２のレーザ発振器）３１が、緑色の波長域のパルスレーザビームを射出する。固体レーザ発振器３１には、例えば第２高調波を射出するＮｄ：ＹＡＧレーザ、Ｎｄ：ＹＬＦレーザ、Ｎｄ：ＹＶＯ４レーザ等が用いられる。
半導体レーザ発振器２１から射出したパルスレーザビーム及び固体レーザ発振器３１から射出したパルスレーザビームが、伝搬光学系２７を経由して、アニールの対象の半導体基板５０に入射する。半導体レーザ発振器２１から射出したパルスレーザビームと固体レーザ発振器３１から射出したパルスレーザビームとは、半導体基板５０の表面の同一の領域に入射する。
次に、伝搬光学系２７の構成及び作用について説明する。半導体レーザ発振器２１から射出したパルスレーザビームが、アッテネータ２２、ビームエキスパンダ２３、ホモジナイザ２４、ダイクロイックミラー２５、及び集光レンズ２６を経由して、半導体基板５０に入射する。
固体レーザ発振器３１から射出したパルスレーザビームが、アッテネータ３２、ビームエキスパンダ３３、ホモジナイザ３４、ベンディングミラー３５、ダイクロイックミラー２５、及び集光レンズ２６を経由して、半導体基板５０に入射する。
ビームエキスパンダ２３、３３は、入射したパルスレーザビームをコリメートするとともに、ビーム径を拡大する。ホモジナイザ２４、３４及び集光レンズ２６は、半導体基板５０の表面におけるビーム断面を長尺形状に整形するとともに、ビーム断面内の光強度分布を均一化する。半導体レーザ発振器２１から射出したパルスレーザビームと、固体レーザ発振器３１から射出したパルスレーザビームとは、半導体基板５０の表面において、ほぼ同一の長尺領域に入射する。
半導体基板５０は、ステージ４１に保持されている。半導体基板５０の表面に平行な面をＸＹ面とし、半導体基板５０の表面の法線方向をＺ方向とするＸＹＺ直交座標系を定義する。制御装置２０が、半導体レーザ発振器２１、固体レーザ発振器３１、及びステージ４１を制御する。ステージ４１は、制御装置２０からの制御を受けて、半導体基板５０をＸ方向及びＹ方向に移動させる。
図２Ａに、実施例による方法で製造される半導体装置の例として、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）の断面図を示す。ＩＧＢＴは、ｎ型のシリコンからなる半導体基板５０の一方の面（以下、「第１の面」という。）５０Ｔにエミッタとゲートとを形成し、もう一方の面（以下、「第２の面」という。）５０Ｂにコレクタを形成することで作製される。半導体基板５０として、通常はシリコン単結晶基板が用いられる。エミッタとゲートを形成する面の構造は、一般的なＭＯＳＦＥＴの作製工程と同様の工程で作製される。例えば、図２Ａに示すように、半導体基板５０の第１の面５０Ｔの表層部に、ｐ型のベース領域５１、ｎ型のエミッタ領域５２、ゲート電極５３、ゲート絶縁膜５４、エミッタ電極５５が配置される。ゲート−エミッタ間の電圧で、電流のオンオフ制御を行うことができる。
半導体基板５０の第２の面５０Ｂの表層部に、ｐ型のコレクタ層５７及び低濃度のｎ型のバッファ層５６が形成されている。バッファ層５６は、コレクタ層５７よりも深い領域に配置される。コレクタ層５７及びバッファ層５６は、それぞれ不純物として、例えばボロン及びリンをイオン注入し、活性化アニールを行うことにより形成される。この活性化
アニールに、図１に示したレーザアニール装置が適用される。コレクタ電極５８が、活性化アニールの後に、コレクタ層５７の表面に形成される。
第２の面５０Ｂからコレクタ層５７とバッファ層５６との界面までの深さは、例えば約０．３μｍである。第２の面からバッファ層５６の最も深い位置までの深さは、例えば１μｍ〜５μｍの範囲内である。
図２Ｂに、レーザアニールを行う段階の半導体基板５０の断面図を示す。半導体基板５０の第２の面５０Ｂの表層部５７ａに、ボロンがイオン注入されている。表層部５７ａより深い領域５６ａに、リンがイオン注入されている。表層部５７ａ内のボロン、及び深い領域５６ａ内のリンは、活性化していない。表層部５７ａのボロン濃度は、深い領域５６ａのリン濃度より高い。本明細書において、表層部５７ａを「高濃度層」といい、深い領域５６ａを「低濃度層」という。ボロンのドーズ量が多いため、高濃度層５７ａはアモルファス状態になっている。高濃度層５７ａと低濃度層５６ａとの界面より深い領域は、単結晶状態のままである。半導体基板５０の第１の面５０Ｔには、図２Ａに示した素子構造が形成されている。
図３Ａに、半導体基板５０（図２Ｂ）に入射するレーザパルス波形の概略を示す。図３Ａでは、パルス波形を長方形で表しているが、実際のパルス波形は、パルスの立ち上がり、減衰、及び立ち下がり等の部分を含む。図３Ａに示されたパルス波形の射出タイミングは、制御措置２０（図１）が半導体レーザ発振器２１及び固体レーザ発振器３１を制御することにより決定される。
時刻ｔ１に、半導体レーザ発振器２１から射出した第１のレーザパルスＬＰ１の、半導体基板５０への入射が開始する。時刻ｔ１の後の時刻ｔ２に、固体レーザ発振器３１から射出した第２のレーザパルスＬＰ２が半導体基板５０に入射する。第１のレーザパルスＬＰ１と第２のレーザパルスＬＰ２とが入射する領域は、ほぼ重なる。第２のレーザパルスＬＰ２のピークパワーは、第１のレーザパルスＬＰ１のピークパワーより高く、第２のレーザパルスＬＰ２のパルス幅ＰＷ２は、第１のレーザパルスＬＰ１のパルス幅ＰＷ１より短い。時刻ｔ３で、第２のレーザパルスＬＰ２の入射が終了する。その後、時刻ｔ４で、第１のレーザパルスＬＰ１の入射が終了する。なお、時刻ｔ４の後に、第２のレーザパルスＬＰ２を入射させる場合もある。
第１のレーザパルスＬＰ１のパルス幅ＰＷ１は、例えば１０μｓ以上である。第２のレーザパルスＬＰ２のパルス幅ＰＷ２は、例えば１μｓ以下である。一例として、パルス幅ＰＷ１が１０μｓ〜３０μｓの範囲内であり、パルス幅ＰＷ２が１００ｎｓ〜２００ｎｓの範囲内である。第２のレーザパルスＬＰ２のパルス幅ＰＷ２を、第１のレーザパルスＬＰ１のパルス幅ＰＷ１の１／１０以下とすることが好ましい。
図３Ｂに、半導体基板５０（図２Ｂ）の第２の面５０Ｂにおけるレーザパルスの入射領域の平面図を示す。第１のレーザパルスＬＰ１（図３Ａ）及び第２のレーザパルスＬＰ２（図３Ａ）は、半導体基板５０の第２の面５０Ｂ（図２Ｂ）において、Ｘ方向に長い同一の領域４０に入射する。例えば、ビーム入射領域４０の好適な長さＬ及び幅Ｗｔは、それぞれ２ｍｍ〜４ｍｍ及び２００μｍ〜４００μｍである。
アニール中は、半導体基板５０（図２Ｂ）をＹ方向に移動させながら、第１のレーザパルスＬＰ１及び第２のレーザパルスＬＰ２（図３Ａ）を、一定の繰り返し周波数で半導体基板５０に入射させる。第１のレーザパルスＬＰ１及び第２のレーザパルスＬＰ２の繰り返し周波数の１周期の間に半導体基板５０が移動する距離をＷｏで表す。時間軸上で隣り合う２つの第１のレーザパルスＬＰ１のビーム入射領域４０は、相互に部分的に重なる。
両者の重複率Ｗｏ／Ｗｔは、例えば５０％である。
図３Ａに示した時刻ｔ１で第１のレーザパルスＬＰ１の入射が開始すると、半導体基板５０の第２の面５０Ｂ（図２Ｂ）の表層部の温度が上昇し始める。時刻ｔ２の時点で、半導体基板５０の第２の面５０Ｂの温度は、アモルファスシリコンの融点（１３００Ｋ〜１４３０Ｋ）まで達していない。時刻ｔ２で第２のレーザパルスＬＰ２を入射させると、半導体基板５０の第２の面５０Ｂの表層部の温度がアモルファスシリコンの融点まで達し、表層部が溶融する。溶融した部分は、高濃度層５７ａ（図２Ｂ）の底面まで達する。
第２のレーザパルスＬＰ２の入射が終了すると、半導体基板５０の表層部の温度が低下し、固化する。このとき、単結晶の低濃度層５６ａ（図２Ｂ）から結晶がエピタキシャル成長することにより、高濃度層５７ａが単結晶になる。同時に、高濃度層５７ａに注入されている不純物が活性化する。
時刻ｔ３以降も、第１のレーザパルスＬＰ１（図３Ａ）の入射が継続しているため、半導体基板５０の第２の面５０Ｂから深い低濃度層５６ａまで加熱され、温度が上昇する。これにより、低濃度層５６ａ（図２Ｂ）に注入されている不純物が活性化する。時刻ｔ４で第１のレーザパルスＬＰ１の入射が終了する時点で、半導体基板５０の第２の面５０Ｂの温度は、単結晶シリコンの融点まで到達しない。このため、再結晶化した半導体基板５０の第２の面５０Ｂの表層部は再溶融しない。
時刻ｔ４よりも後に第２のレーザパルスＬＰ２を入射させる場合には、第１のレーザパルスＬＰ１の照射によって低濃度層５６ａ内の不純物が活性化する。その後、第２のレーザパルスＬＰ２の照射によって高濃度層５７ａ（図２Ｂ）を溶融させる。高濃度層５７ａが再結晶化する時に、高濃度層５７ａ内の不純物が活性化する。
図４に、半導体基板５０の深さ方向に関する不純物濃度分布の一例を示す。図４の横軸は、半導体基板５０の第２の面５０Ｂ（図２Ｂ）からの深さを単位「μｍ」で表す。図４の縦軸は、添加された不純物の濃度を単位「ｃｍ−３」で、対数目盛で表す。
ホウ素（Ｂ）の濃度が、第２の面５０Ｂから０．３μｍの深さで最大値を示す。また、リン（Ｐ）の濃度は、第２の面５０Ｔから１．８μｍの深さで最大値を示す。リン（Ｐ）の濃度分布の裾野（テール）は、第２の面５０Ｂから３μｍの深さまで及ぶ。ホウ素の不純物濃度とリンの不純物濃度とが等しくなる深さが、高濃度層５７ａと低濃度層５６ａ（図２Ｂ）との界面に相当する。
相対的に深い領域、例えば深さが１μｍを超える領域に、相対的に低濃度で添加された不純物（リン）は、パルス幅が相対的に長い第１のレーザパルスＬＰ１（図３Ａ）により活性化される。相対的に浅い領域、例えば深さが１μｍ以下の領域に、相対的に高濃度で添加された不純物（ホウ素）は、パルス幅が相対的に短い第２のレーザパルスＬＰ２（図３Ａ）により活性化される。第２のレーザパルスＬＰ２は、高濃度で不純物のイオン注入が行われてアモルファス化した領域よりも深い位置まで、半導体基板５０を溶融させる。第２のレーザパルスＬＰ２の照射により、入射領域４０（図３Ｂ）の半導体基板５０が溶融する。溶融した領域が固化するときに、単結晶の領域から液相エピタキシャル成長が生じる。これにより、アモルファス化していた領域の再結晶化、及び不純物（ホウ素）の活性化が行われる。
図２Ａ、図２Ｂ、及び図４では、相対的に浅い高濃度層５７ａにボロンを注入し、相対的に深い低濃度層５６ａにリンを注入した例を示したが、他の不純物を注入する場合でも、同様の活性化が行われる。また、高濃度層５７ａ及び低濃度層５６ａに同一導電型の不
純物を注入してもよい。一例として、高濃度層５７ａ及び低濃度層５６ａの両方にリンを注入してもよい。この場合には、浅い領域に高濃度のｎ型層が形成され、深い領域に低濃度のｎ型層が形成される。
図５及び図６を参照して、第１のレーザパルスＬＰ１（図３Ａ）の照射による深い低濃度層５６ａ（図２Ｂ）の不純物の活性化について説明する。
図５に、シリコンウエハに第１のレーザパルスＬＰ１を照射した時のシリコンウエハの到達温度と、パルス幅との関係のシミュレーション結果を示す。横軸は、第１のレーザパルスＬＰ１のパルス幅ＰＷ１を単位「μｓ」で表し、縦軸は、到達温度を単位「Ｋ」で表す。第１のレーザパルスＬＰ１の波長は９１５ｎｍとした。第１のレーザパルスＬＰ１の照射条件は、シリコンウエハの表面温度がシリコンの融点（約１６９０Ｋ）に達する条件とした。図５の実線ａ、ｂは、それぞれシリコンウエハの表面からの深さが３μｍ及び１００μｍの位置の到達温度を示す。
パルス幅が短いと、深い領域まで熱が伝わりにくいことがわかる。深さ３μｍの位置の不純物を活性化させるには、パルス幅を５μｓ以上にすることが好ましい。パルス幅が長すぎると、深さ１００μｍ程度の深い領域、すなわち、素子構造が形成された第１の面５０Ｔ（図２Ｂ）の温度が高くなってしまう。
図６に、深さ方向の不純物濃度分布と、アニール後のキャリア濃度分布とを示す。横軸は、シリコンウエハの表面からの深さを単位「μｍ」で表し、縦軸は、濃度を単位「ｃｍ−３」で表す。実線ａは、加速エネルギ２ＭｅＶ、ドーズ量３×１０１３ｃｍ−２の条件でリンのイオン注入を行なったときのリン濃度を示す。この不純物濃度分布は、低濃度層５６ａ（図２Ｂ）の不純物濃度分布に対応する。実線ｂは、第１のレーザパルスＬＰ１を照射した後のキャリア濃度を示す。レーザ照射は、パルス幅２０μｓ、照射面におけるパワー密度３６０ｋＷ／ｃｍ２の条件で行なった。図６に示した結果から、注入した不純物の約７０％以上が活性化していることが確認された。
次に、図７Ａ〜図７Ｃを参照して、イオン注入によってアモルファス化した領域の回復について説明する。
図７Ａに、リンをイオン注入したシリコンウエハの表層部の断面ＴＥＭ像を示す。リンのイオン注入は、加速エネルギ１００ｋｅＶ、ドーズ量２×１０１５ｃｍ−２の条件で行なった。このイオン注入の条件は、高濃度層５７ａへの不純物のイオン注入条件に対応する。図７Ａにおいて、アモルファス化した領域が、相対的に薄い色で表されている。
図７Ｂに、第２のレーザパルスＬＰ２（図３Ａ）を照射した後のシリコンウエハの表層部の断面ＴＥＭ像を示す。第２のレーザパルスＬＰ２として、Ｎｄ：ＹＬＦレーザの第２高調波を用いた。第２のレーザパルスＬＰ２の照射は、いわゆるダブルパルス法で行なった。１つのレーザパルスのパルス幅は１３０ｎｓ、パルスエネルギ密度は１．６Ｊ／ｃｍ２であり、１ショット目のレーザパルスの照射から２ショット目のレーザパルスの照射までの遅延時間は５００ｎｓである。レーザ照射によって溶融した領域において、その下の単結晶領域からエピタキシャル成長が生じるため、欠陥の少ない良好な単結晶層が得られている。
図７Ｃに、第１のレーザパルスＬＰ１（図３Ａ）を照射した後のシリコンウエハの表層部の断面ＴＥＭ像を示す。第１のレーザパルスＬＰ１の波長は８０８ｎｍである。第１のレーザパルスＬＰ１の照射は、パルス幅４０μｓ、パワー密度３００ｋＷ／ｃｍ２の条件で行なった。この照射条件では、シリコンウエハの表面は溶融しない。レーザパルスによ
ってシリコンウエハの深い領域（図２Ｂの低濃度層５６ａ）まで溶融させてしまうと、高濃度層５７ａの不純物濃度分布が崩れてしまう。このため、第１のレーザパルスＬＰ１の照射は、シリコンウエハを溶融させない条件で行われる。シリコンウエハを溶融させないで不純物の活性化を行うアニール方法を、「非溶融アニール」という。これに対し、シリコンウエハを一時的に溶融させるアニール方法を、「溶融アニール」という。非溶融アニールでは、アモルファス化した領域の上面及び下面から結晶化が進む。厚さ方向に関してほぼ中央に、アモルファス状態の層が残存している。結晶化された領域の結晶品質も、図７Ｂの再結晶化領域の結晶品質より悪い。
図７Ａ〜図７Ｃに示した断面ＴＥＭ像からわかるように、アモルファス状態の高濃度層５７ａ（図２Ｂ）は、パルス幅が相対的に短く、ピークパワーが相対的に高い第２のレーザパルスＬＰ２（図３Ａ）を用いて溶融アニールを行い、不純物を活性化させることが好ましい。
図８Ａに、実施例による方法でレーザアニールを行う時のレーザパルスの時間波形の一例を示す。横軸は、第１のレーザパルスＬＰ１の立上りからの経過時間を単位「μｓ」で表し、縦軸は光強度を表す。第１のレーザパルスＬＰ１のパルス幅は１５μｓである。第１のレーザパルスＬＰ１の立上りから１４μｓ経過した時点で、第２のレーザパルスＬＰ２が立ち上がる。第２のレーザパルスＬＰ２は、Ｎｄ：ＹＬＦレーザの第２高調波であり、そのパルス幅は１３０ｎｓである。
図８Ｂに、図８Ａの第１及び第２のレーザパルスＬＰ１、ＬＰ２をシリコンウエハに照射した時の、シリコンウエハの温度変化のシミュレーション結果を示す。横軸は、経過時間を単位「μｓ」で表し、縦軸は、温度を単位「Ｋ」で表す。図８Ｂ中の実線ａ〜ｇは、それぞれシリコンウエハの表面からの深さが０μｍ、１μｍ、２μｍ、３μｍ、４μｍ、５μｍ、及び１００μｍの位置の温度を示す。
第１のレーザパルスＬＰ１の照射が開始されると、シリコンウエハの温度が上昇する。照射が開始されて１４μｓ経過した時点で、シリコンウエハの表面温度が、シリコンの融点に近い１６６０Ｋに達する。この時点では、シリコンウエハは溶融していない。第２のレーザパルスＬＰ２が照射されると、シリコンウエハの表面温度が融点に達し、表層部が溶融する。
図８Ｃに、シリコンウエハの溶融深さの時間変化のシミュレーション結果を示す。横軸は、経過時間を単位「μｓ」で表し、縦軸は、溶融深さを単位「μｍ」で表す。第２のレーザパルスＬＰ２の照射によって、深さ約０．３μｍまで溶融していることがわかる。深さ０．３μｍよりも浅い領域に注入されている不純物は、表層部が溶融及び再結晶化することにより、活性化される。
図８Ｂに示したように、第１のレーザパルスＬＰ１の照射開始から約１４μｓ経過した時点で、深さ５μｍの位置の温度が１２００Ｋを超えている。このため、深さ５μ程度の溶融しなかった領域に注入されている不純物は、固相拡散によって活性化される。電気炉によるアニールのように長時間のアニールを行う場合には、１２００Ｋよりも低い温度で不純物の活性化が始まる。ところが、マイクロ秒オーダのように短いパルス幅のレーザパルスで加熱を行う場合には、１２００Ｋを超えると、不純物の活性化が起こり始める。
図９に、第１のレーザパルスＬＰ１の立下り時刻ｔ４から第２のレーザパルスＬＰ２の立上り時刻ｔ２までの経過時間ｔ２−ｔ４と、シリコンウエハを溶融させるのに必要な第２のレーザパルスＬＰ２のフルエンスとの関係を示す。時刻ｔ４から時刻ｔ２までの遅延時間をｔｄと表記する。横軸は、遅延時間ｔｄを単位「μｓ」で表す。遅延時間ｔｄが負
の領域では、第１のレーザパルスＬＰ１の立下り時刻ｔ４よりも前に、第２のレーザパルスＬＰ２が立上がる。図９の左縦軸は、第２のレーザパルスＬＰ２のフルエンスを単位「Ｊ／ｃｍ２」で表し、右縦軸は、第２のレーザパルスＬＰ２のパワーを単位「Ｗ」で表す。
図９に示した実線ａは、シリコンウエハの深さ０．３μｍの位置が溶融する条件のときの第２のレーザパルスＬＰ２のフルエンスのシミュレーション結果を示す。実線ｂは、シリコンウエハの最表面が溶融する条件のときの第２のレーザパルスＬＰ２のフルエンスのシミュレーション結果を示す。遅延時間ｔｄが変化したときの両者の増減傾向は、ほぼ等しい。図９に示した四角記号は、シリコンウエハの最表面が溶融するときの第２のレーザパルスＬＰ２のパワーの実測値を示す。第１のレーザパルスＬＰ１の入射領域４０（図３Ｂ）の面積、及びパルス幅が一定であるため、第２のレーザパルスＬＰ２のパワーに定数を乗じることにより、フルエンスに換算することができる。図９に示したように、シミュレーション結果は、実際の実験結果に十分整合している。
横軸の原点（ｔｄ＝０）は、第１のレーザパルスＬＰ１の立下りと同時に、第２のレーザパルスＬＰ２が立上がる照射条件に対応する。
第１のレーザパルスＬＰ１のパルス幅は２５μｓとし、シリコンウエハ表面におけるパワー密度は３１０ｋＷ／ｃｍ２とした。遅延時間ｔｄが−２５μｓの位置は、第１のレーザパルスＬＰ１の立上りと同時に第２のレーザパルスＬＰ２が立上る照射条件に対応する。
遅延時間ｔｄを−２５μｓから０μｓに向かって長くする（第２のレーザパルスＬＰ２の立ち上がり時刻ｔ２を第１のレーザパルスＬＰ１の立下り時刻ｔ４に近づける）と、シリコンウエハを溶融させるために必要な第２のレーザパルスＬＰ２のフルエンスが低下する。これは、第２のレーザパルスＬＰ２の入射時点で、第１のレーザパルスＬＰ１によってシリコンウエハが予熱されているためである。遅延時間ｔｄ＝０の近傍で、シリコンウエハを溶融させるために必要な第２のレーザパルスＬＰ２のフルエンスが最小値を示す。
遅延時間ｔｄが０から長くなるに従って、シリコンウエハを溶融させるために必要な第２のレーザパルスＬＰ２のフルエンスが増加する。これは、第１のレーザパルスＬＰ１の立下り時刻ｔ４の後、シリコンウエハの温度が低下する（予熱の効果が低減される）ためである。
図９に示したシミュレーション結果、及び実験結果からわかるように、第１のレーザパルスＬＰ１と第２のレーザパルスＬＰ２との照射タイミングを調節することにより、シリコンウエハを溶融させるために必要な第２のレーザパルスＬＰ２のフルエンスを小さくすることができる。言い換えると、入射領域４０（図３Ｂ）の面積が一定であれば、第２のレーザパルスＬＰ２用の固体レーザ発振器３１（図１）として、出力の小さなものを用いることができる。固体レーザ発振器３１の出力が一定であれば、入射領域４０の面積を大きくすることができる。
図１０に、厚さ１００μｍのシリコンウエハに第１のレーザパルスＬＰ１及び第２のレーザパルスＬＰ２を照射した時の背面の到達温度のシミュレーション結果を示す。横軸は、遅延時間ｔｄを単位「μｓ」で表し、縦軸は、背面の到達温度を単位「Ｋ」で表す。
第１のレーザパルスＬＰ１及び第２のレーザパルスＬＰ２の繰り返し周波数は、共に２ｋＨｚとし、第１のレーザパルスＬＰ１及び第２のレーザパルスＬＰ２のパルス幅は、それぞれ２５μｓ及び０．１５μｓとした。第１のレーザパルスＬＰ１のパワー密度は３１
０ｋＷ／ｃｍ２とした。第２のレーザパルスＬＰ２のフルエンスは、シリコンウエハの深さ０．３μｍまでの領域が溶融する条件とした。
レーザ照射面において、溶融深さが一定の０．３μｍになる条件の下で、背面の到達温度は、遅延時間ｔｄに依存して変化する。ＩＧＢＴを製造する場合には、背面の到達温度が高くなることは好ましくない。背面の到達温度は、遅延時間ｔｄ＝０の近傍で極小値を示す。遅延時間ｔｄを０よりも長くすると、背面の到達温度は、一旦極大値を示した後、徐々に低下する。ただし、図９に示したように、遅延時間ｔｄが長くなるに従って、シリコンウエハを溶融させるために、第２のレーザパルスＬＰ２のフルエンスを大きくしなければならない。第２のレーザパルスＬＰ２のフルエンスの増大を抑制するために、遅延時間ｔｄは、原点の近傍の極小値を含む範囲から選択することが好ましい。背面の到達温度の許容上限値ＴＡが予め決められている場合、図１０において、背面の到達温度が許容上限値ＴＡ以下となるように、遅延時間ｔｄを設定すればよい。
次に、背面温度の上昇を抑制するための好ましい照射条件について説明する。
背面の到達温度の最低値ＴＬ及び最高値ＴＨは、それぞれ遅延時間ｔｄが０の近傍、及び７５μｓの近傍に現れる。第１のレーザパルスＬＰ１と第２のレーザパルスＬＰ２との入射タイミングを調節して背面の到達温度の上昇を抑制する十分な効果を得るために、背面の到達温度を最低値ＴＬと最高値ＴＨとの平均値ＴＭ以下にすることが好ましい。
図１０に示したシミュレーション結果において、遅延時間ｔｄがｔｆからｔｂまでの間で、背面の到達温度が平均値ＴＭ以下になっている。第１のレーザパルスＬＰ１のパルス幅をＷとしたとき、近似的にｔｆ＝−４Ｗ／５、ｔｂ＝Ｗ／４である。すなわち、経過時間ｔ２−ｔ４が、
−４Ｗ／５≦ｔ２−ｔ４≦Ｗ／４・・・（１）
を満足するように、第１のレーザパルスＬＰ１と第２のレーザパルスＬＰ２との入射タイミングを調節することが好ましい。パルス幅Ｗが変化すると、第１のレーザパルスＬＰ１に照射されている期間の温度上昇の傾斜が変化するが、パルスの立下り時における基板表面の目標到達温度がほぼ一定になるように照射条件（パワー密度）が設定される。このため、パルス幅Ｗが異なる条件で活性化アニールを行う場合でも、上述の条件式（１）のｔ２−ｔ４の下限値は、パルス幅Ｗが異なる条件にも適用可能である。
レーザパルスＬＰ１の立下り以降、すなわち０≦ｔ２−ｔ４の領域では、熱拡散に伴い基板表面の温度が時間の経過とともに低下し、予熱の効果が低減する。熱拡散は、基板の深さ方向の温度プロファイルに依存する。例えば、パルス幅Ｗが長くなると、より深い領域まで温度が上昇し、深さ方向に関する温度プロファイルが緩やかになる。温度プロファイルが緩やかであるとき、第１のレーザパルスＬＰ１の立下り後の表面温度の低下も緩やかになる。すなわち、予熱の効果が低減する速さはパルス幅Ｗに依存し、パルス幅Ｗが長くなると、予熱の効果が長く続くことになる。図１０に示したシミュレーション結果では、遅延時間ｔｄがＷ／２の時の背面到達温度が、遅延時間ｔｄ＝−２５μｓのとき、すなわち予熱効果が無いと考えられるときの背面到達温度をほぼ等しい。従って、
ｔ２−ｔ４≦Ｗ／２
を満足するように、第１のレーザパルスＬＰ１と第２のレーザパルスＬＰ２とのタイミングを調節することにより、第１のレーザパルスＬＰ１の予熱の効果が得られると考えられる。
図１０のシミュレーションを行なった時のパルス幅、溶融深さ、シリコンウエハの厚さ等の条件が変化しても、図１０に示したグラフの増減傾向は維持される。従って、上述の条件式（１）は、シミュレーションを行なった条件に限定されることはない。
上記実施例において、第１のレーザパルスＬＰ１の波長を短くしすぎると、レーザエネルギがシリコンウエハの極浅い領域で吸収されてしまい、深い領域を効率的に加熱することが困難になる。逆に、第１のレーザパルスＬＰ１の波長を長くしすぎると、レーザエネルギがシリコンウエハに吸収されなくなってしまう。第１のレーザパルスＬＰ１でシリコンウエハの低濃度層５６ａ（図２Ｂ）を効率的に加熱するために、その波長を５５０ｎｍ以上、９５０ｎｍ以下とすることが好ましい。
波長５５０ｎｍの光は、シリコン基板の深さ１μｍ程度まで侵入する。このため、第１のレーザパルスＬＰ１の波長を５５０ｎｍにすると、深さ１μｍまでの領域を効率的に加熱することができる。深さ１μｍよりも深い領域は、熱伝導によって加熱される。第１のレーザパルスＬＰ１の波長を６５０ｎｍにすると、深さ３μｍ程度までの領域を効率的に加熱することができる。第１のレーザパルスＬＰ１の波長を７００ｎｍにすると、深さ５μｍ程度までの領域を効率的に加熱することができる。シリコン基板の厚さが１００μｍの場合、第１のレーザパルスＬＰ１の波長を９５０ｎｍよりも長くすると、シリコン基板を透過してしまうレーザエネルギが多くなる。
深い低濃度層５６ａ（図２Ｂ）の不純物を活性化するために、半導体基板５０への、第１のレーザパルスＬＰ１の光侵入長を、半導体基板５０の第２の面５０Ｂから低濃度層５６ａの底面までの深さよりも長くすることが好ましい。また、半導体基板５０を透過してしまう無駄な光エネルギを少なくするために、第１のレーザパルスＬＰ１の光侵入長を、半導体基板５０の厚さより短くすることが好ましい。第１のレーザパルスＬＰ１の波長は、上記光侵入長を満たすように選択される。ここで、「光侵入長」は、光強度が１／ｅに減衰する距離を意味する。
第１のレーザパルスＬＰ１の照射条件、具体的にはパルス幅及びパワー密度は、半導体基板の表面が溶融せず、かつ低濃度層５６ａ内の不純物の活性化が始まる条件とすることが好ましい。具体的には、低濃度層５６ａの底面の温度が、１２００Ｋを超える条件とすることが好ましい。
第２のレーザパルスＬＰ２は、シリコンウエハの高濃度層５７ａ（図２Ｂ）を効率的に溶融させるために、シリコンに吸収されやすい緑色の波長成分を含むことが好ましい。なお、第１のレーザパルスＬＰ１の予熱の効果のため、緑色よりも長い波長の光も、シリコンに吸収されやすくなる。従って、第２のレーザパルスＬＰ２の波長を、波長１μｍ程度の赤外域としてもよい。赤外域の波長の光は、シリコン基板の深い領域まで侵入するため、第２のレーザパルスＬＰ２として緑色の波長域の光を用いた場合に比べて、より深い領域まで溶融する。
上記実施例では、ＩＧＢＴの製造を例に取り上げたが、上記実施例による方法は、半導体基板の一方の面の表層部の不純物を活性化させ、かつ反対側の面の温度上昇を抑制することが望まれる半導体装置の製造に適用することが可能である。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
２０ 制御装置
２１ 半導体レーザ発振器
２２ アッテネータ
２３ ビームエキスパンダ
２４ ホモジナイザ
２５ ダイクロイックミラー
２６ 集光レンズ
２７ 伝搬光学系
３１ 固体レーザ発振器
３２ アッテネータ
３３ ビームエキスパンダ
３４ ホモジナイザ
３５ ベンディングミラー
４０ レーザパルスの入射領域
４１ ステージ
５０ 半導体基板
５０Ｔ 第１の面
５０Ｂ 第２の面
５１ ｐ型のベース領域
５２ ｎ型のエミッタ領域
５３ ゲート電極
５４ ゲート絶縁膜
５５ エミッタ電極
５６ 低濃度のｎ型のバッファ層
５６ａ 低濃度層
５７ ｐ型のコレクタ層
５７ａ 高濃度層
５８ コレクタ電極

Claims (6)

  1. 第１の面に半導体素子が形成され、第２の面側の表層部に不純物が添加された半導体基板の、前記第２の面に、半導体レーザ発振器から出射され、第１のパルス幅を有する第１のレーザパルスを入射させる工程と、
    前記第１のパルス幅の１／１０以下の第２のパルス幅を有する第２のレーザパルスを、前記第１のレーザパルスの入射領域に重ねて入射させる工程と
    を有し、
    前記第１のレーザパルス及び前記第２のレーザパルスの入射によって上昇する前記第１の面の温度が、予め決められている許容上限値を超えないように、前記第１のレーザパルスの立下り時刻と、前記第１のレーザパルスの立上り時刻との時間軸上の相対位置関係が設定されている半導体装置の製造方法。
  2. 前記第１のレーザパルスの立下りの時刻をｔ４、前記第２のレーザパルスの立上り時刻をｔ２、前記第１のパルス幅をＷとしたとき、
    −４Ｗ／５≦ｔ２−ｔ４≦Ｗ／２
    を満たす請求項１に記載の半導体装置の製造方法。
  3. 前記半導体基板の前記第２の面側の表層部が、第１の深さまでアモルファス化しており、アモルファス化した領域に、相対的に高濃度で第１の不純物が注入されており、前記第１の深さより深い領域に、相対的に低濃度で第２の不純物が注入されており、
    前記第２のレーザパルスの入射によって、前記アモルファス化した領域の溶融及び結晶化が生じることにより、前記第１の不純物が活性化し、前記第２の不純物は固相の状態で活性化する請求項１または２に記載の半導体装置の製造方法。
  4. 前記第２のレーザパルスのレーザ光源は、第２高調波を射出する固体レーザ発振器である請求項３に記載の半導体装置の製造方法。
  5. 前記第１のレーザパルスの波長は、前記半導体基板への光侵入長が、前記第２の面から前記第２の不純物が注入されている領域の底面までの深さよりも長くなるように選択されている請求項３または４に記載の半導体装置の製造方法。
  6. 前記第１のレーザパルスの波長は、前記半導体基板への光侵入長が、前記半導体基板の厚さよりも短くなるように選択されている請求項３乃至５のいずれか１項に記載の半導体装置の製造方法。
JP2012176435A 2012-08-08 2012-08-08 半導体装置の製造方法 Active JP6245678B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2012176435A JP6245678B2 (ja) 2012-08-08 2012-08-08 半導体装置の製造方法
KR1020147031393A KR20140143836A (ko) 2012-08-08 2013-06-24 반도체 장치의 제조방법
CN201380024316.8A CN104508796B (zh) 2012-08-08 2013-06-24 半导体装置的制造方法
PCT/JP2013/067255 WO2014024589A1 (ja) 2012-08-08 2013-06-24 半導体装置の製造方法
EP13827989.8A EP2884522B1 (en) 2012-08-08 2013-06-24 Semiconductor device producing method
TW102126454A TWI523083B (zh) 2012-08-08 2013-07-24 Semiconductor device manufacturing method
US14/613,775 US9653299B2 (en) 2012-08-08 2015-02-04 Semiconductor device producing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012176435A JP6245678B2 (ja) 2012-08-08 2012-08-08 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2014036110A true JP2014036110A (ja) 2014-02-24
JP2014036110A5 JP2014036110A5 (ja) 2015-07-30
JP6245678B2 JP6245678B2 (ja) 2017-12-13

Family

ID=50067830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012176435A Active JP6245678B2 (ja) 2012-08-08 2012-08-08 半導体装置の製造方法

Country Status (7)

Country Link
US (1) US9653299B2 (ja)
EP (1) EP2884522B1 (ja)
JP (1) JP6245678B2 (ja)
KR (1) KR20140143836A (ja)
CN (1) CN104508796B (ja)
TW (1) TWI523083B (ja)
WO (1) WO2014024589A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016096280A (ja) * 2014-11-17 2016-05-26 住友重機械工業株式会社 半導体装置の製造方法及びレーザアニール装置
JP2016100499A (ja) * 2014-11-25 2016-05-30 住友重機械工業株式会社 半導体装置の製造方法及びレーザアニール装置
JP2016207758A (ja) * 2015-04-20 2016-12-08 住友重機械工業株式会社 レーザ加工装置
JP2017183315A (ja) * 2016-03-28 2017-10-05 住友重機械工業株式会社 レーザアニール装置及び活性化アニール方法
DE102017223597A1 (de) 2016-12-22 2018-06-28 Toyota Jidosha Kabushiki Kaisha Verfahren zum fertigen einer halbleitervorrichtung
US10755933B2 (en) 2017-03-29 2020-08-25 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
JP2022510520A (ja) * 2018-12-13 2022-01-27 レイザー システムズ アンド ソリューションズ オブ ヨーロッパ 基板を熱処理するための方法及び関連のシステム

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI545627B (zh) * 2012-06-13 2016-08-11 Sumitomo Heavy Industries 半導體裝置的製造方法及雷射退火裝置
DE102014103749A1 (de) * 2013-12-18 2015-06-18 Rofin-Baasel Lasertech Gmbh & Co. Kg Verfahren und Vorrichtung zur Bearbeitung eines Werkstücks
TW201528379A (zh) * 2013-12-20 2015-07-16 Applied Materials Inc 雙波長退火方法與設備
JP6320799B2 (ja) * 2014-03-07 2018-05-09 住友重機械工業株式会社 半導体装置の製造方法
DE102016008509A1 (de) * 2016-07-13 2018-01-18 Siltectra Gmbh Laserkonditionierung von Festkörpern mit Vorwissen aus vorherigen Bearbeitungsschritten
JP7091714B2 (ja) * 2018-03-01 2022-06-28 株式会社デンソー 半導体装置
JP7428481B2 (ja) * 2019-06-07 2024-02-06 住友重機械工業株式会社 レーザアニール方法及びレーザ制御装置
CN115803852A (zh) * 2020-06-18 2023-03-14 住友重机械工业株式会社 激光退火装置的控制装置及激光退火方法
CN112435921B (zh) * 2020-11-05 2024-05-17 北京华卓精科科技股份有限公司 一种功率器件的激光退火方法和激光退火系统
JP7470472B1 (ja) 2023-11-21 2024-04-18 株式会社第一塗料製造所 貼り箱用接着剤、貼り箱、及び、貼り箱の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136218A (ja) * 2003-10-30 2005-05-26 Sumitomo Heavy Ind Ltd 不純物活性化方法及びレーザ照射装置
JP2005223301A (ja) * 2003-06-24 2005-08-18 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
JP2006351659A (ja) * 2005-06-14 2006-12-28 Toyota Motor Corp 半導体装置の製造方法
WO2007015388A1 (ja) * 2005-08-03 2007-02-08 Phoeton Corp. 半導体装置の製造方法および半導体装置の製造装置
JP2007123300A (ja) * 2005-10-25 2007-05-17 Toyota Motor Corp 不純物活性化方法、レーザアニール装置、半導体装置とその製造方法
JP2008244446A (ja) * 2007-02-28 2008-10-09 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
WO2011065094A1 (ja) * 2009-11-30 2011-06-03 株式会社日本製鋼所 レーザアニール装置およびレーザアニール方法
JP2012044121A (ja) * 2010-08-23 2012-03-01 Japan Steel Works Ltd:The 半導体デバイスの製造方法および製造装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207691A (ja) * 2002-12-11 2004-07-22 Sharp Corp 半導体薄膜の製造方法、その製造方法により得られる半導体薄膜、その半導体薄膜を用いる半導体素子および半導体薄膜の製造装置
JP4373115B2 (ja) * 2003-04-04 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE102004030268B4 (de) * 2003-06-24 2013-02-21 Fuji Electric Co., Ltd Verfahren zum Herstellen eines Halbleiterelements
US7491909B2 (en) 2004-03-31 2009-02-17 Imra America, Inc. Pulsed laser processing with controlled thermal and physical alterations
JP5105984B2 (ja) 2007-07-26 2012-12-26 住友重機械工業株式会社 ビーム照射装置、及び、レーザアニール方法
JP2010171057A (ja) 2009-01-20 2010-08-05 Denso Corp 半導体装置およびその製造方法
JP5641965B2 (ja) * 2011-02-09 2014-12-17 住友重機械工業株式会社 レーザアニール方法及びレーザアニール装置
TWI545627B (zh) * 2012-06-13 2016-08-11 Sumitomo Heavy Industries 半導體裝置的製造方法及雷射退火裝置
JP5963701B2 (ja) * 2013-03-27 2016-08-03 住友重機械工業株式会社 半導体アニール装置及び温度測定方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223301A (ja) * 2003-06-24 2005-08-18 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
JP2005136218A (ja) * 2003-10-30 2005-05-26 Sumitomo Heavy Ind Ltd 不純物活性化方法及びレーザ照射装置
JP2006351659A (ja) * 2005-06-14 2006-12-28 Toyota Motor Corp 半導体装置の製造方法
WO2007015388A1 (ja) * 2005-08-03 2007-02-08 Phoeton Corp. 半導体装置の製造方法および半導体装置の製造装置
JP2007123300A (ja) * 2005-10-25 2007-05-17 Toyota Motor Corp 不純物活性化方法、レーザアニール装置、半導体装置とその製造方法
JP2008244446A (ja) * 2007-02-28 2008-10-09 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
WO2011065094A1 (ja) * 2009-11-30 2011-06-03 株式会社日本製鋼所 レーザアニール装置およびレーザアニール方法
JP2012044121A (ja) * 2010-08-23 2012-03-01 Japan Steel Works Ltd:The 半導体デバイスの製造方法および製造装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016096280A (ja) * 2014-11-17 2016-05-26 住友重機械工業株式会社 半導体装置の製造方法及びレーザアニール装置
JP2016100499A (ja) * 2014-11-25 2016-05-30 住友重機械工業株式会社 半導体装置の製造方法及びレーザアニール装置
JP2016207758A (ja) * 2015-04-20 2016-12-08 住友重機械工業株式会社 レーザ加工装置
JP2017183315A (ja) * 2016-03-28 2017-10-05 住友重機械工業株式会社 レーザアニール装置及び活性化アニール方法
DE102017223597A1 (de) 2016-12-22 2018-06-28 Toyota Jidosha Kabushiki Kaisha Verfahren zum fertigen einer halbleitervorrichtung
US10153168B2 (en) 2016-12-22 2018-12-11 Toyota Jidosha Kabushiki Kaisha Method of manufacturing semiconductor device
US10755933B2 (en) 2017-03-29 2020-08-25 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
JP2022510520A (ja) * 2018-12-13 2022-01-27 レイザー システムズ アンド ソリューションズ オブ ヨーロッパ 基板を熱処理するための方法及び関連のシステム

Also Published As

Publication number Publication date
EP2884522A4 (en) 2016-05-11
EP2884522A1 (en) 2015-06-17
JP6245678B2 (ja) 2017-12-13
KR20140143836A (ko) 2014-12-17
WO2014024589A1 (ja) 2014-02-13
TW201407672A (zh) 2014-02-16
EP2884522B1 (en) 2019-04-10
TWI523083B (zh) 2016-02-21
CN104508796B (zh) 2017-07-11
US20150170918A1 (en) 2015-06-18
US9653299B2 (en) 2017-05-16
CN104508796A (zh) 2015-04-08

Similar Documents

Publication Publication Date Title
JP6245678B2 (ja) 半導体装置の製造方法
JP5641965B2 (ja) レーザアニール方法及びレーザアニール装置
KR101572717B1 (ko) 반도체장치의 제조방법 및 레이저어닐링장치
JP5105984B2 (ja) ビーム照射装置、及び、レーザアニール方法
JP6004765B2 (ja) 半導体装置の製造方法及びレーザアニール装置
JP6000015B2 (ja) 半導体装置の製造方法
WO2015133290A1 (ja) 半導体装置の製造方法
JP2011114052A (ja) 半導体基板の製造方法及びレーザアニール装置
JP4614747B2 (ja) 半導体装置の製造方法
JP5500573B2 (ja) 半導体不純物の活性化方法
JP6143650B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP6338512B2 (ja) 半導体装置の製造方法及びレーザアニール装置
JP6497903B2 (ja) レーザアニール装置
JP2014195004A (ja) 半導体素子の製造方法及び半導体素子の製造装置
JP6143591B2 (ja) 半導体装置の製造方法及び製造装置
CN115527883A (zh) 激光退火装置及激光退火方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161202

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161213

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171110

R150 Certificate of patent or registration of utility model

Ref document number: 6245678

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150