JPS5860530A - 半導体膜の製造方法 - Google Patents
半導体膜の製造方法Info
- Publication number
- JPS5860530A JPS5860530A JP15822981A JP15822981A JPS5860530A JP S5860530 A JPS5860530 A JP S5860530A JP 15822981 A JP15822981 A JP 15822981A JP 15822981 A JP15822981 A JP 15822981A JP S5860530 A JPS5860530 A JP S5860530A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- layer
- silicon
- film
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は絶縁基板上に設置した半導体膜の製造方法に係
り、特に半導体膜の結晶性を着るしく改善する方法に関
する。
り、特に半導体膜の結晶性を着るしく改善する方法に関
する。
従来、絶縁基板上に設置した半導体膜としては、例えば
ｓｏｓ構造（Ｓｊ目ｃｏｏ ｏｎ ８ａｐｐｈｉｖ＠）
が良く知られている。ＳＯ８構造は単結晶サファイア基
板の上に８ｉ膜をエピタキシャル成長させタモのである
が、この様にしＣ得られた８１膜中にはす７アイアとン
リコンとの格子定数の僅かな差による結晶欠陥や９両者
のｍ膨張係数の差による熱残留歪に起因する結晶欠陥が
含まれていることが知られている。これも半導体膜中に
含まれる欠陥は、キャリアの生成、再結合中心として働
くため、この様な半導体膜を用いて製作した半導体装置
に於ける暗電流を増し、ま九キャリアの移動度を減少さ
せてスイッチング動作の高速性を損なう原因となってい
た。これまでこの様な絶縁基板上に設置された半導体膜
の結晶性を改善する試みとして例えばＳＯ８構造に於い
てシリコンイオンを、シリコン−サファイア界面近傍の
シリコン中にイオン注入してアモルファス化し、その後
比較的良好な結晶性を持つ表面層を橿として固相エピタ
キシャル成長を起こし、結晶性を改善する方法か行なわ
れている。しかしこの方法で得られる結晶性の改善は、
高々表面層の結晶性と同等種度であり、充分な結晶性の
改善を得るためには同方法を多数回、繰炒返し用いる必
要があった。本発明は従来法のこの様な欠点を大幅に改
善し、Ｉ！に良好な結晶性を持つ半導体膜を提供しよう
とするものである。
ｓｏｓ構造（Ｓｊ目ｃｏｏ ｏｎ ８ａｐｐｈｉｖ＠）
が良く知られている。ＳＯ８構造は単結晶サファイア基
板の上に８ｉ膜をエピタキシャル成長させタモのである
が、この様にしＣ得られた８１膜中にはす７アイアとン
リコンとの格子定数の僅かな差による結晶欠陥や９両者
のｍ膨張係数の差による熱残留歪に起因する結晶欠陥が
含まれていることが知られている。これも半導体膜中に
含まれる欠陥は、キャリアの生成、再結合中心として働
くため、この様な半導体膜を用いて製作した半導体装置
に於ける暗電流を増し、ま九キャリアの移動度を減少さ
せてスイッチング動作の高速性を損なう原因となってい
た。これまでこの様な絶縁基板上に設置された半導体膜
の結晶性を改善する試みとして例えばＳＯ８構造に於い
てシリコンイオンを、シリコン−サファイア界面近傍の
シリコン中にイオン注入してアモルファス化し、その後
比較的良好な結晶性を持つ表面層を橿として固相エピタ
キシャル成長を起こし、結晶性を改善する方法か行なわ
れている。しかしこの方法で得られる結晶性の改善は、
高々表面層の結晶性と同等種度であり、充分な結晶性の
改善を得るためには同方法を多数回、繰炒返し用いる必
要があった。本発明は従来法のこの様な欠点を大幅に改
善し、Ｉ！に良好な結晶性を持つ半導体膜を提供しよう
とするものである。
以下図面を参照して本発明の詳細な説明する。
＃Ｉ１図（１）〜（＠）は本発明の一実施例について示
したものである。
したものである。
まず、絶縁幕板として、面方位（１１０２）を待つサフ
ァイア基板＋１） を用意し、その上に厚さ１例えば０
．６μｍ厚のシリコン膜（２）をエピタキシャル成長さ
せる。この時得られるシリコン膜は面方位（１００）を
有する（第１！ａ（暑））。
ァイア基板＋１） を用意し、その上に厚さ１例えば０
．６μｍ厚のシリコン膜（２）をエピタキシャル成長さ
せる。この時得られるシリコン膜は面方位（１００）を
有する（第１！ａ（暑））。
次にシリコン表面よりＩ Ｘ １０１ｓ／ｃＩｉのドー
ズ量のシリコンイオンｔ ７０ ＫａＶの打込エネルギ
ーでイオン注入する。イオン注入されたクリコンイオン
はシリコン膜表面０．１ａｍ近辺に打込まれ、この周囲
のシリコン層（２１）をアモルファス化する（第１図（
ｂ））。この状態でＰｄ −ＹＡＧ Ｖ−ザーを用いた
レーザービームで照射させることにより、レーザービー
ムのエネルギーは、アモルファス化されたシリコン層（
２、）に効率よく吸収され、その部分のシリコン層は短
時間でａｓｈ、再同化を行うが、再同化する際、Ｆ地の
シリコン層（２）を種にして結晶化するため結晶方向は
もとのシリコン膜のものと同じとなる。この様に短時間
で溶融再結晶化したシリコン層（３）は、欠陥を実質的
に含まない無欠陥層が得られる（第１図（Ｃ） ）。
ズ量のシリコンイオンｔ ７０ ＫａＶの打込エネルギ
ーでイオン注入する。イオン注入されたクリコンイオン
はシリコン膜表面０．１ａｍ近辺に打込まれ、この周囲
のシリコン層（２１）をアモルファス化する（第１図（
ｂ））。この状態でＰｄ −ＹＡＧ Ｖ−ザーを用いた
レーザービームで照射させることにより、レーザービー
ムのエネルギーは、アモルファス化されたシリコン層（
２、）に効率よく吸収され、その部分のシリコン層は短
時間でａｓｈ、再同化を行うが、再同化する際、Ｆ地の
シリコン層（２）を種にして結晶化するため結晶方向は
もとのシリコン膜のものと同じとなる。この様に短時間
で溶融再結晶化したシリコン層（３）は、欠陥を実質的
に含まない無欠陥層が得られる（第１図（Ｃ） ）。
次に再び１ ｘ １０”／ｃｓｆのドーズのシリコンイ
オンを１６０ ＫｅＶ、及び３００ Ｋｅｖ の打込エ
ネルギーでイオン注入する。イオン注入されたシリコン
イオン社無欠陥シリコン層（３） を通過してその下の
シリコン層に達し、その部分のシリコン層をアモルファ
ス化する。この場合アモルファス化されたシリコン部分
（２□）は、無欠陥シリコン層（３）に接していること
が必要で、一部は無欠陥シリコン層（３）とオーバーラ
ツプしてもよい（１１１図（ｄ））。本実施例では、無
欠陥シリコン層（３）とサファイア基ＩＦ＋１７にはさ
まれたシリコン層に打込エネルギーを変えてイオン注入
を行っているが、シリコン層が薄い場合には一度のイオ
ン打込で充分であり、またもちと厚い場合には打込エネ
ルギーを何種類かに変えイオン注入を行なうのが望まし
い。
オンを１６０ ＫｅＶ、及び３００ Ｋｅｖ の打込エ
ネルギーでイオン注入する。イオン注入されたシリコン
イオン社無欠陥シリコン層（３） を通過してその下の
シリコン層に達し、その部分のシリコン層をアモルファ
ス化する。この場合アモルファス化されたシリコン部分
（２□）は、無欠陥シリコン層（３）に接していること
が必要で、一部は無欠陥シリコン層（３）とオーバーラ
ツプしてもよい（１１１図（ｄ））。本実施例では、無
欠陥シリコン層（３）とサファイア基ＩＦ＋１７にはさ
まれたシリコン層に打込エネルギーを変えてイオン注入
を行っているが、シリコン層が薄い場合には一度のイオ
ン打込で充分であり、またもちと厚い場合には打込エネ
ルギーを何種類かに変えイオン注入を行なうのが望まし
い。
この凌、全体を窒素雰囲気中６００℃に於いて６Ｇ分関
アニールすることによりアモルファスシリコン層（２，
）は無欠陥シリコン層（３）を種としてｉ！１４１エピ
タキシャル成長を行い、全体としてほとんど結晶欠陥を
含まない単結晶模（３、）が得られる。
アニールすることによりアモルファスシリコン層（２，
）は無欠陥シリコン層（３）を種としてｉ！１４１エピ
タキシャル成長を行い、全体としてほとんど結晶欠陥を
含まない単結晶模（３、）が得られる。
次に第２図ｔａ）〜（ｄ）は本発明の嬉２の実施例につ
いて示したものである。
いて示したものである。
まず面方位（１１０２）を持つす７アイア基板ｑ０の上
に面方位（１００）を持った０、６ｓｍ厚のシリコン膜
ｕａｅエピタキシャル成長させ、シリコン表面より１×
１０１５／ｉのドーズのシリコンイオンを３５０ Ｋｅ
Ｖの打込エネルギーでイオン注入し、シリコンサファイ
ア野面近傍のシリコン層をアモルファス化する（第２図
（ａ））。
に面方位（１００）を持った０、６ｓｍ厚のシリコン膜
ｕａｅエピタキシャル成長させ、シリコン表面より１×
１０１５／ｉのドーズのシリコンイオンを３５０ Ｋｅ
Ｖの打込エネルギーでイオン注入し、シリコンサファイ
ア野面近傍のシリコン層をアモルファス化する（第２図
（ａ））。
次にこの状態でレーザービーム照射を行うことにより、
アモルファス化されたシリコン層（１２１）は短時間に
溶融、再結晶化を行ない、はとんど欠陥を含まない無欠
陥層（１３）に変化する。
アモルファス化されたシリコン層（１２１）は短時間に
溶融、再結晶化を行ない、はとんど欠陥を含まない無欠
陥層（１３）に変化する。
この時レーザービームは単結晶シリコン層及びサファイ
アにはほとんど吸収されずアモルファス層（１２、）に
のみ効率的に吸収される。
アにはほとんど吸収されずアモルファス層（１２、）に
のみ効率的に吸収される。
無欠陥層（１２□）の結晶方位は基のシリコン結晶と同
じ方向のものが得られる（！ｓ２図（ｂ））。
じ方向のものが得られる（！ｓ２図（ｂ））。
次に再びＩ Ｘ １０”／（：Ｉｌｌのドーズのシリコ
ンイオンを７０ ＫｅＶ 、 ２００ ＫｅＶの打込
エネルギーでイオン注入し、無欠陥層Ｑ３より表１ｆｉ
ｇ４のシリコン層をアモルファス化する。この場合も実
施例１に説明し九通り、イオン注入の加速電圧変化はシ
リコン膜に依存して岨合せる（第２図（ｃ）・）。勿論
加速電圧可変式とすれば１回の打込でも構わない。
ンイオンを７０ ＫｅＶ 、 ２００ ＫｅＶの打込
エネルギーでイオン注入し、無欠陥層Ｑ３より表１ｆｉ
ｇ４のシリコン層をアモルファス化する。この場合も実
施例１に説明し九通り、イオン注入の加速電圧変化はシ
リコン膜に依存して岨合せる（第２図（ｃ）・）。勿論
加速電圧可変式とすれば１回の打込でも構わない。
次に６００℃の窒素雰囲気中で６０分間アニールするこ
とによりアモルファス化されたシリコン層（１２，）は
無欠陥層α簿を種として同相エピタキシャル成長し、全
体としてほとんど結晶欠陥を含まない単結晶膜（１３□
）が得られる。
とによりアモルファス化されたシリコン層（１２，）は
無欠陥層α簿を種として同相エピタキシャル成長し、全
体としてほとんど結晶欠陥を含まない単結晶膜（１３□
）が得られる。
実施例１．実施例２に於いて、半導体膜表Ｉｉｔ九は半
導体膜−絶縁体基板界面を無欠陥層化し。
導体膜−絶縁体基板界面を無欠陥層化し。
それを種として全体を再奉結晶化しているが、始めに無
欠陥層化する場所はこれらに限らず中間層の部分を使用
してもかまわない。また実施例１゜実施例２の方法を順
次用いることにより、より一層の結晶性の改善をはかる
ことが出来る。
欠陥層化する場所はこれらに限らず中間層の部分を使用
してもかまわない。また実施例１゜実施例２の方法を順
次用いることにより、より一層の結晶性の改善をはかる
ことが出来る。
次に第３図（１）〜（ｄ）に第三の実施例を示す。
先ず面方位（１１０２）を持つサファイア基［１３１）
上に面方位（１００）を持った０、６ｘｍ厚の７リコン
膜（至）をエピタキシャル成長させ、シリコン表面より
１ｘ １０１５／７のドーズのクリコンイオンを７０Ｋ
ｅＶの打込エネルギーでイオン注入し、シリコン表面を
アモルファス化する（第３図（ａ））。
上に面方位（１００）を持った０、６ｘｍ厚の７リコン
膜（至）をエピタキシャル成長させ、シリコン表面より
１ｘ １０１５／７のドーズのクリコンイオンを７０Ｋ
ｅＶの打込エネルギーでイオン注入し、シリコン表面を
アモルファス化する（第３図（ａ））。
次にＮｄ −ＹＡＧ レーザーを用いてアモルファス
化されたシリコン層（３２、）を溶融−再結６化させ基
となるシリコン結晶と同じ方向の結晶方位を持った無欠
陥シリコン層（至）を形成する（第３図ｂ）。
化されたシリコン層（３２、）を溶融−再結６化させ基
となるシリコン結晶と同じ方向の結晶方位を持った無欠
陥シリコン層（至）を形成する（第３図ｂ）。
次に再びＩ Ｘ １０”７ｃｍのドーズのシリコンイオ
ンを１４０ＫｅＶ の打込エネルギーでイオン注入する
。
ンを１４０ＫｅＶ の打込エネルギーでイオン注入する
。
イオン注入されたシリコンイオンは無欠陥層（至）を貫
逸してそのドのシリコン層に適し、その部分のシリコン
層ヲアモルファス化する。このアモルファス化されたシ
リコン部分（３２□）は無欠陥層（至）に接しているこ
とが望ましく、一部は無欠陥層−とオーバーラツプして
いてもよい（第３図（Ｃ））。
逸してそのドのシリコン層に適し、その部分のシリコン
層ヲアモルファス化する。このアモルファス化されたシ
リコン部分（３２□）は無欠陥層（至）に接しているこ
とが望ましく、一部は無欠陥層−とオーバーラツプして
いてもよい（第３図（Ｃ））。
こ（７）ｉＮｄ −ＹＡＧ レーザーを用いてアモルフ
ァス化されたシリ２コン層（３２，）を溶融−再結晶化
させ、無欠陥シリコ〉層（ロ）を形成する（第４図ｄ）
。
ァス化されたシリ２コン層（３２，）を溶融−再結晶化
させ、無欠陥シリコ〉層（ロ）を形成する（第４図ｄ）
。
この場合、照射されたレーザービームはアモルファス化
され九シリコ、ン層（３２□）にのみ効率よく吸収され
単結晶のシリコンにはほとんど吸収されな−ので他の部
分には全く影響を与えない。
され九シリコ、ン層（３２□）にのみ効率よく吸収され
単結晶のシリコンにはほとんど吸収されな−ので他の部
分には全く影響を与えない。
この様にして形成された無欠陥シリコン層（至）は。
上の無欠陥シリコン層と実質上一体化している。
以下同様な方法を続けることによりシリコン膜を全体に
わたって欠陥をほとんど含まない単結晶膜とすることが
出来る。
わたって欠陥をほとんど含まない単結晶膜とすることが
出来る。
第３の実施例についてはシリコン表面の側よ妙無欠陥層
を順次形成していったが、逆にシリコン−サファイア界
面謁より同様な方法を用いて無欠陥層を形成していくこ
ともできる。
を順次形成していったが、逆にシリコン−サファイア界
面謁より同様な方法を用いて無欠陥層を形成していくこ
ともできる。
本実施例ではエネルギービームトｔ、テＮｄ−ＹＡΩを
用いたレーザー光を用いたが、これは他の光源例えばル
ビーレーザーを用いてもよく、電子ビーム等を用いても
同様の効果をあげることができる。
用いたレーザー光を用いたが、これは他の光源例えばル
ビーレーザーを用いてもよく、電子ビーム等を用いても
同様の効果をあげることができる。
またこのエネルギービーム照射はパルス照射法を用いて
も連続ビームを用いたスキャンによってもよい。この様
に本発明の方法を用いて、結晶性の次善を行ったＮ型Ｓ
Ｏ８基板を用いて製作し九オール素子に於けるキャリア
実効易動度はほぼ５００ｃｄ／Ｖ−８と結晶性改善を行
わないＳＯ８基板で製作したキャリア実効易動度の３ｓ
ｏｃｄ／Ｖ−８に較べて約１，５倍遠くなりていた。
も連続ビームを用いたスキャンによってもよい。この様
に本発明の方法を用いて、結晶性の次善を行ったＮ型Ｓ
Ｏ８基板を用いて製作し九オール素子に於けるキャリア
実効易動度はほぼ５００ｃｄ／Ｖ−８と結晶性改善を行
わないＳＯ８基板で製作したキャリア実効易動度の３ｓ
ｏｃｄ／Ｖ−８に較べて約１，５倍遠くなりていた。
この様にしてエネルギービーム照射により固相エピタキ
シャル成長の種となる層の結晶性をあらかじめ向上して
おくことＫより、同相エピタキシャル成長を終了したＳ
ｔ膜の膜質は従来法に較べ大幅に改善される。
シャル成長の種となる層の結晶性をあらかじめ向上して
おくことＫより、同相エピタキシャル成長を終了したＳ
ｔ膜の膜質は従来法に較べ大幅に改善される。
本実施例に於いては単結晶絶縁基板上にエビタ午りヤル
成長させた半導体膜を用いて説明したが、本発明の方法
は例えば非単結晶絶縁基板上にｔ＆置した半導体層を絶
縁基板上の特殊な形を用いて本結晶化したもの（グラフ
オエピタキシー法すど）に対して用いても同様の効果を
上げることが出来る。
成長させた半導体膜を用いて説明したが、本発明の方法
は例えば非単結晶絶縁基板上にｔ＆置した半導体層を絶
縁基板上の特殊な形を用いて本結晶化したもの（グラフ
オエピタキシー法すど）に対して用いても同様の効果を
上げることが出来る。
第１図（１）〜（６）は本発明の一実施例を示す断面図
。 第２図（ａ）〜（ｄ）、第３図（１）〜（ｄ）はそれぞ
れ本発明の他の実施例を示す断面図である。 図に於いて、 １・・・・・・サファイア基板。 ２・・・・・・Ｓｉ膜、 ２□、２□・・・・・・アモルファスＳｉ層、３・・・
・・・無欠陥層。 ３、・・・・・・単結晶シリコン膜、 １１・・・・・・サファイア基板、 １２・・・・・・８ｉ膜、 １２、．１２□・・・・・・アモルファスＳｉ４゜１３
・・・・・・無欠陥層。 １３１・・・・・・単結晶シリコン膜、３１・・・・・
・サファイア基板。 ３２・・・・・・８ｉ膜。 ３２□、３２゜・・・・・・アモルファス８１層３３．
３４・・・・・・無欠陥１゜ 代理人 弁理士 則 近 憲 佑（ほか１名）策１図 （＋））ＪＪ’Ｊ ↓ １１ （Ｃ） ｃ＞ｔｔｔｃ （ｄ）、ｌＪ＋＋ ↓ １ ｆＪｔ図 −Ｃ５） 第２図 （ｂ”＋’＋（、（ｆ 黍 番 第２図 ＋Ｊｉｚ＋
。 第２図（ａ）〜（ｄ）、第３図（１）〜（ｄ）はそれぞ
れ本発明の他の実施例を示す断面図である。 図に於いて、 １・・・・・・サファイア基板。 ２・・・・・・Ｓｉ膜、 ２□、２□・・・・・・アモルファスＳｉ層、３・・・
・・・無欠陥層。 ３、・・・・・・単結晶シリコン膜、 １１・・・・・・サファイア基板、 １２・・・・・・８ｉ膜、 １２、．１２□・・・・・・アモルファスＳｉ４゜１３
・・・・・・無欠陥層。 １３１・・・・・・単結晶シリコン膜、３１・・・・・
・サファイア基板。 ３２・・・・・・８ｉ膜。 ３２□、３２゜・・・・・・アモルファス８１層３３．
３４・・・・・・無欠陥１゜ 代理人 弁理士 則 近 憲 佑（ほか１名）策１図 （＋））ＪＪ’Ｊ ↓ １１ （Ｃ） ｃ＞ｔｔｔｃ （ｄ）、ｌＪ＋＋ ↓ １ ｆＪｔ図 −Ｃ５） 第２図 （ｂ”＋’＋（、（ｆ 黍 番 第２図 ＋Ｊｉｚ＋
Claims (1)
- 【特許請求の範囲】 ｔｌ） 単結晶絶縁基板上にエピタキシャル成長させ
先生導体膜の一部をアモルファス化し、この部分をエネ
ルギービーム照射によって再単結晶化させた優、この再
単結晶化した半導体部分を除い友残りの半導体膜部分を
アモルファス化し、＃記再単結晶化した半導体部分を種
として、エピタキシャル単結晶化を起こすことにより゛
半導体膜全体を再単結晶化させることを特徴とする半導
体膜の製造方法。 （２）半導体膜をアモルファス化する手段としてイオン
注入法を用いることを特徴とする特許請求の範囲第１鷹
記載の半導体−の製造方法。 （３） イオン注入されるイオン橿として半導体膜の
構成原子のイオンを用いることを特徴とする特許請求の
範囲第２項記載の半導体膜の製造方法。 （４） エピタキシャル単結晶化の手段として加熱処理
による同相エピタキシャル法を用いることを特徴とする
特許請求の範囲ｍ１項記載の半導体膜の製造方法。 （５） エピタキシャル本結晶化の手段としてエネル
ギービーム照射による溶融−再結晶化を用いることｔ−
特徴とした特許請求の範１！！ＩＪＪＩＩ項記載の半・
導体膜の製造方法２
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15822981A JPS5860530A (ja) | 1981-10-06 | 1981-10-06 | 半導体膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15822981A JPS5860530A (ja) | 1981-10-06 | 1981-10-06 | 半導体膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5860530A true JPS5860530A (ja) | 1983-04-11 |
Family
ID=15667094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15822981A Pending JPS5860530A (ja) | 1981-10-06 | 1981-10-06 | 半導体膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5860530A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61145818A (ja) * | 1984-12-20 | 1986-07-03 | Sony Corp | 半導体薄膜の熱処理方法 |
| JP2010541273A (ja) * | 2007-10-01 | 2010-12-24 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 光束によるウェハの加熱方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54161268A (en) * | 1978-06-09 | 1979-12-20 | Hewlett Packard Yokogawa | Method of manufacturing semiconductor device growing silicon layer on sapphire substrate |
-
1981
- 1981-10-06 JP JP15822981A patent/JPS5860530A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54161268A (en) * | 1978-06-09 | 1979-12-20 | Hewlett Packard Yokogawa | Method of manufacturing semiconductor device growing silicon layer on sapphire substrate |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61145818A (ja) * | 1984-12-20 | 1986-07-03 | Sony Corp | 半導体薄膜の熱処理方法 |
| JPH07118444B2 (ja) * | 1984-12-20 | 1995-12-18 | ソニー株式会社 | 半導体薄膜の熱処理方法 |
| JP2010541273A (ja) * | 2007-10-01 | 2010-12-24 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 光束によるウェハの加熱方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4177084A (en) | Method for producing a low defect layer of silicon-on-sapphire wafer | |
| US4969031A (en) | Semiconductor devices and method for making the same | |
| JPS6388841A (ja) | シリコン・オン・インシュレータ半導体素子 | |
| JPH0235468B2 (ja) | ||
| JPH08191140A (ja) | Ｓｏｉ基板の製造方法 | |
| US6784072B2 (en) | Control of buried oxide in SIMOX | |
| US4693758A (en) | Method of making devices in silicon, on insulator regrown by laser beam | |
| JPS59155121A (ja) | 半導体薄膜の製造方法 | |
| JPS5860530A (ja) | 半導体膜の製造方法 | |
| JPS6327852B2 (ja) | ||
| JPS643046B2 (ja) | ||
| JPH05299345A (ja) | 電子素子用基板及びその製造方法 | |
| JPS59228713A (ja) | 半導体装置の製造方法 | |
| JPS58169905A (ja) | 単結晶薄膜の製造方法 | |
| JPH0533527B2 (ja) | ||
| JPS61116821A (ja) | 単結晶薄膜の形成方法 | |
| JPH0810669B2 (ja) | Ｓｏｉ膜の形成方法 | |
| JP2695462B2 (ja) | 結晶性半導体膜及びその形成方法 | |
| JPS63124520A (ja) | 半導体装置の製造方法 | |
| JPH0524884A (ja) | Ｃｕ系カルコパイライト膜の製造方法 | |
| JP2541456B2 (ja) | 微細構造の作製方法 | |
| JPH0732121B2 (ja) | 半導体装置の製造方法 | |
| JPS6028223A (ja) | 半導体結晶薄膜の製造方法 | |
| JPS59181609A (ja) | 半導体装置の製造方法 | |
| JP2771635B2 (ja) | Ｃａ▲下１▼―▲下ｘ▼Ｓｒ▲下ｘ▼Ｆ▲下２▼膜の形成方法 |