JPH06291315A - 半導体装置とその作製方法 - Google Patents

半導体装置とその作製方法

Info

Publication number
JPH06291315A
JPH06291315A JP3419492A JP3419492A JPH06291315A JP H06291315 A JPH06291315 A JP H06291315A JP 3419492 A JP3419492 A JP 3419492A JP 3419492 A JP3419492 A JP 3419492A JP H06291315 A JPH06291315 A JP H06291315A
Authority
JP
Japan
Prior art keywords
gate electrode
channel
region
film
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3419492A
Other languages
English (en)
Other versions
JP2845303B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Akira Mase
晃 間瀬
正明 ▲ひろ▼木
Masaaki Hiroki
Yasuhiko Takemura
保彦 竹村
Kouyuu Chiyou
宏勇 張
Hideki Uoji
秀貴 魚地
Hideki Nemoto
英樹 根本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP3419492A priority Critical patent/JP2845303B2/ja
Priority to TW89205194U priority patent/TW540828U/zh
Priority to TW87207861U priority patent/TW476451U/zh
Priority to TW084211986U priority patent/TW361694U/zh
Priority to KR1019920015031A priority patent/KR970002004B1/ko
Priority to CN 200410088064 priority patent/CN1603924B/zh
Priority to CN 92110004 priority patent/CN1121741C/zh
Priority to CN 03133133 priority patent/CN1266519C/zh
Priority to CN 00133102 priority patent/CN1183599C/zh
Publication of JPH06291315A publication Critical patent/JPH06291315A/ja
Priority to US08/479,393 priority patent/US6013928A/en
Priority to KR1019960009820A priority patent/KR960011185B1/ko
Application granted granted Critical
Publication of JP2845303B2 publication Critical patent/JP2845303B2/ja
Priority to US09/344,373 priority patent/US6566711B1/en
Priority to US10/390,014 priority patent/US6977392B2/en
Priority to US11/205,311 priority patent/US20060060860A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/12—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays
    • H04N3/127—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G02F1/136245—Active matrix addressed cells having more than one switching element per pixel having complementary transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【目的】 アクティブマトリクス型電気光学装置に用い
る薄膜絶縁ゲート型電解効果トランジスタにおいて、逆
バイアス時のリ−ク電流を減少せしめた半導体装置とそ
の作製方法を提供する。 【構成】 絶縁ゲート型電解効果トランジスタにおい
て、チャネル長をゲート電極のチャネル長方向の長さよ
りも長くすることにより、チャネル領域の両側部にゲー
ト電極による電界の全くかからないあるいはゲート電極
垂直下に比較して非常に弱いオフセット領域を形成する
ことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
型電気光学装置、特にアクティブマトリクス型液晶電気
光学装置等に利用でき、明解なスイッチング特性を有す
る電界効果型トランジスタの構造およびその作製方法を
示すものである。
【０００２】
【従来の技術】従来のアクティブマトリクス型液晶電気
光学装置に用いる薄膜絶縁ゲート型電界効果トランジス
タは、図２に示すような構造を有している。絶縁基板９
上にブロッキング層８を有し、ソース４、ドレイン５、
およびチャネル領域３を有する半導体層上にゲート絶縁
膜２とゲート電極１を有する。その上に層間絶縁膜１２
およびソース電極６、ドレイン電極７を有する。
【０００３】この従来の絶縁ゲート型電界効果トランジ
スタの作製手順は、ガラス基板９上にブロッキング層を
ＳｉＯ2 をターゲットとしてスパッタ法で成膜したのち
に、プラズマＣＶＤ法を用いて半導体層を作製し、それ
をパターンニングすることでソース、ドレイン、チャネ
ル領域となる半導体層を形成の後に、スパッタ法を用い
て酸化珪素からなるゲート絶縁膜２を成膜し、その後減
圧ＣＶＤ法を用いてＰ（リン）を高濃度ドープしたゲー
ト電極用導電層を成膜の後にパターニングを施してゲー
ト電極１を作製する。その後、ゲート電極をマスクとし
た不純物イオンの注入を行い、ソース５およびドレイン
４を作製し、その後熱処理を行って活性化を行う、とい
うものであった。
【０００４】この様に作製した絶縁ゲート型電界効果ト
ランジスタは、ゲート電極１のチャネル長方向の長さと
チャネル長１０はほぼ等しい。
【０００５】
【発明が解決しようとする課題】この様な構造を有する
絶縁ゲート型電界効果トランジスタの電流電圧特性はｎ
チャネルの場合図３に示す様に、逆バイアス領域１３に
おいて、ソースドレイン間の印加電圧が増加するにつれ
て、リーク電流が増加するという欠点を有していた。
【０００６】この様なリーク電流が増した場合、この素
子をアクティブマトリクス型液晶電気光学装置に用いた
時には、図５（Ａ）に示した様に、書き込み電流３０を
通じて液晶２９に蓄電された電荷は、非書き込み期間中
に素子のリーク部分を通してリーク電流３１が放電され
てしまい、良好なコントラストを得ることができなかっ
た。
【０００７】そのために、このような場合従来例として
図５（Ｂ）に示した様に、電荷保持のためのコンデンサ
ー３２を設置することが必要になっていた。しかしなが
ら、これらコンデンサーを形成するためには、金属配線
による容量用の電極を必要とするために、開口率を低下
させる要因となっていた。またこれをＩＴＯなどの透明
電極にて形成し開口率を向上させる例も報告されている
が、余分なプロセスを必要とするために、歓迎されるも
のではなかった。本発明は以上の様な問題を解決するも
のである。
【０００８】
【問題を解決するための手段】この問題の一つの解決方
法として、本発明者らは絶縁ゲート型電界効果トランジ
スタにおいて、チャネル長（ソース領域とドレイン領域
の間の距離）をゲート電極のチャネル長方向の長さより
も長くすることにより、チャネル領域のうちのソース領
域またはドレイン領域に接する部分にゲート電極による
電界のかからないまたは非常に弱いオフセット領域を形
成することで、図４に示すような電流電圧特性をとるこ
とを知見した。
【０００９】本発明の基本的な構成を図１に示す。絶縁
基板２５上にブロッキング層２４があり、その上に半導
体層としてソース領域２０、ドレイン領域２１、および
チャネル領域１９を設ける。チャネル領域１９上にはゲ
ート絶縁膜１７とその上に陽極酸化可能な材料を陽極酸
化して絶縁層である酸化物層１６を形成したゲート電極
１５が形成されている。ソース領域、ドレイン領域にそ
れぞれ接してソース電極２２、ドレイン電極２３を設け
る。
【００１０】図１に示す様に、ゲート電極１５と酸化物
層１６となるゲート電極部に陽極酸化が可能な材料を選
び、その表面部分を陽極酸化して酸化物層１６を形成す
ることで、イオン打ち込みの領域であるソース領域２０
とドレイン領域２１の間の距離すなわちチャネル長２８
は、実質的なゲート電極１５のチャネル長方向の長さよ
りも酸化物層１６の厚みの概略２倍程度長くなる。ゲー
ト電極部の材料としては、主としてチタン（Ｔｉ）、ア
ルミニウム（Ａｌ）、タンタル（Ｔａ）、クロム（Ｃ
ｒ）、シリコン（Ｓｉ）単体、あるいはそれらの合金が
適している。
【００１１】その結果、ゲート電極両側面に形成された
る酸化物層１６にゲート絶縁膜１７を介して向かい合う
チャネル領域１９中の部分２６および２７には、ゲート
電極による電界が全くかからないあるいはゲート電極の
垂直下の部分と比較して非常に弱くなる。
【００１２】本装置の作製方法は、ソース、ドレイン、
チャネル領域となる半導体層およびゲート絶縁膜層１７
を形成後に陽極酸化可能な材料によってゲート電極部を
形成した後に、前記半導体層にｐ型化またはｎ型化せし
める不純物イオンを注入してソース領域２０およびドレ
イン領域２１を形成し、その後ゲート電極部表面部分を
陽極酸化してゲート電極１５と酸化物層１６を形成し、
熱処理工程等を施す、というものである。
【００１３】または、前記半導体層およびゲート絶縁膜
層１７を形成後に陽極酸化可能な材料によってゲート電
極部を形成した後に、ゲート電極部表面部分を陽極酸化
してゲート電極１５と酸化物層１６を形成して、その後
前記半導体層にｐ型化またはｎ型化せしめる不純物イオ
ンを注入してソース領域２０およびドレイン領域２１を
形成してから熱処理工程を施す工程でも良い。
【００１４】以上のような工程をとることで、チャネル
長がゲート電極のチャネル長方向の長さより長い絶縁ゲ
ート型電界効果トランジスタを、マスクずれ等による性
能のばらつきなどを発生することなく容易かつ確実に作
製することが可能となる。
【００１５】以下に実施例を示す。
【実施例】
【００１６】〔実施例１〕本実施例では、対角１インチ
を有する液晶電気光学装置を用いた、ビデオカメラ用ビ
ューファインダーを作製し、本発明を実施したので説明
を加える。
【００１７】本実施例では画素数が３８７×１２８の構
成にして、本発明の構成を有した低温プロセスによる高
移動度ＴＦＴ（薄膜トランジスタ）を用いた素子を形成
し、ビューファインダーを構成した。本実施例で使用す
る液晶表示装置の基板上のアクティブ素子の配置の様子
を図７に示し、図６に本実施例の回路図を示す。図７の
Ａ−Ａ’断面およびＢ−Ｂ’断面を示す作製プロセスを
図８に描く。Ａ−Ａ’断面はＮＴＦＴを示し、Ｂ−Ｂ’
断面はＰＴＦＴを示す。
【００１８】図８（Ａ）において、安価な、７００℃以
下、例えば約６００℃の熱処理に耐え得るガラス基板５
１上にマグネトロンＲＦ（高周波) スパッタ法を用いて
ブロッキング層５２としての酸化珪素膜を１０００〜３
０００Åの厚さに作製する。プロセス条件は酸素１００
％雰囲気、成膜温度１５０℃、出力４００〜８００Ｗ、
圧力０．５Ｐａとした。タ−ゲットに石英または単結晶
シリコンを用いた成膜速度は３０〜１００Å／分であっ
た。
【００１９】この上にシリコン膜をＬＰＣＶＤ（減圧気
相）法、スパッタ法またはプラズマＣＶＤ法により形成
した。減圧気相法で形成する場合、結晶化温度よりも１
００〜２００℃低い４５０〜５５０℃、例えば５３０℃
でジシラン(Si2H6) またはトリシラン(Si3H8) をＣＶＤ
装置に供給して成膜した。反応炉内圧力は３０〜３００
Ｐａとした。成膜速度は５０〜２５０Å/ 分であった。
ＰＴＦＴとＮＴＦＴとのスレッシュホ−ルド電圧（Ｖt
h）に概略同一に制御するため、ホウ素をジボランを用
いて１×1015〜１×1018cm-3の濃度として成膜中に添加
してもよい。
【００２０】スパッタ法で行う場合、スパッタ前の背圧
を１×10-5Ｐａ以下とし、単結晶シリコンをタ−ゲット
として、アルゴンに水素を２０〜８０％混入した雰囲気
で行った。例えばアルゴン２０％、水素８０％とした。
成膜温度は１５０℃、周波数は１３．５６ＭＨｚ、スパ
ッタ出力は４００〜８００Ｗ、圧力は０．５Ｐａであっ
た。
【００２１】プラズマＣＶＤ法により珪素膜を作製する
場合、温度は例えば３００℃とし、モノシラン(SiH4)ま
たはジシラン(Si2H6) を用いた。これらをＰＣＶＤ装置
内に導入し、１３．５６ＭＨｚの高周波電力を加えて成
膜した。
【００２２】これらの方法によって形成された被膜は、
酸素が５×1021cm-3以下であることが好ましい。この酸
素濃度が高いと、結晶化させにくく、熱アニ−ル温度を
高くまたは熱アニ−ル時間を長くしなければならない。
また少なすぎると、バックライトによりオフ状態のリ−
ク電流が増加してしまう。そのため４×1019〜４×1021
cm-3の範囲とした。水素は４×1020cm-3であり、珪素４
×1022cm-3として比較すると１原子％であった。
【００２３】上記方法によって、アモルファス状態の珪
素膜を５００〜５０００Å、例えば１５００Åの厚さに
作製の後、４５０〜７００℃の温度にて１２〜７０時間
非酸化物雰囲気にて中温の加熱処理、例えば水素雰囲気
下にて６００℃の温度で保持した。珪素膜の下の基板表
面にアモルファス構造の酸化珪素膜が形成されているた
め、この熱処理で特定の核が存在せず、全体が均一に加
熱アニ−ルされる。即ち、成膜時はアモルファス構造を
有し、また水素は単に混入しているのみである。
【００２４】アニ−ルにより、珪素膜はアモルファス構
造から秩序性の高い状態に移り、一部は結晶状態を呈す
る。特にシリコンの成膜後の状態で比較的秩序性の高い
領域は特に結晶化をして結晶状態となろうとする。しか
しこれらの領域間に存在する珪素により互いの結合がな
されるため、珪素同志は互いにひっぱりあう。レ−ザラ
マン分光により測定すると単結晶の珪素のピ−ク５２２
cm-1より低周波側にシフトしたピ−クが観察される。そ
れの見掛け上の粒径は半値巾から計算すると、５０〜５
００Åとマイクロクリスタルのようになっているが、実
際はこの結晶性の高い領域は多数あってクラスタ構造を
有し、各クラスタ間は互いに珪素同志で結合（アンカリ
ング) がされたセミアモルファス構造の被膜を形成させ
ることができた。
【００２５】結果として、被膜は実質的にグレインバウ
ンダリ（以下ＧＢという）がないといってもよい状態を
呈する。キャリアは各クラスタ間をアンカリングされた
個所を通じ互いに容易に移動し得るため、いわゆるGBの
明確に存在する多結晶珪素よりも高いキャリア移動度と
なる。即ちホ−ル移動度（μｈ）＝１０〜２００cm2／
ＶＳｅｃ、電子移動度（μe ）＝１５〜３００cm2 ／Ｖ
Ｓｅｃが得られる。
【００２６】他方、上記の如き中温でのアニ−ルではな
く、９００〜１２００℃の高温アニ−ルにより被膜を多
結晶化してもよい、しかしその場合は核からの固相成長
により被膜中の不純物の偏析がおきて、ＧＢには酸素、
炭素、窒素等の不純物が多くなり、結晶中の移動度は大
きいが、ＧＢでのバリア（障壁）を作ってそこでのキャ
リアの移動を阻害してしまう。結果として１０cm2/Vsec
以上の移動度がなかなか得られないのが実情である。そ
のために酸素、炭素、窒素等の不純物濃度をセミアモル
ファスのものよりも数分の１から数十分の１にする必要
がある。その様にした場合、５０〜１００cm2 ／Ｖｓｅ
ｃが得られた。
【００２７】このようにして形成した珪素膜にフォトエ
ッチングを施し、ＮＴＦＴ用の半導体層５３（チャネル
巾２０μm)、ＰＴＦＴ用の半導体層５４を作製した。
【００２８】この上にゲート絶縁膜となる酸化珪素膜を
５００〜２０００Å例えば１０００Åの厚さに形成し
た。これはブロッキング層としての酸化珪素膜の作製と
同一条件とした。これを成膜中に弗素を少量添加し、ナ
トリウムイオンの固定化をさせてもよい。
【００２９】この後、この上側にアルミニウム膜を形成
した。これをフォトマスクにてパタ−ニングして図８
(B) を得た。ＮＴＦＴ用のゲート絶縁膜５５、ゲート電
極部５６を形成し、両者のチャネル長方向の長さは１０
μｍすなわちチャネル長を１０μｍとした。同様に、Ｐ
ＴＦＴ用のゲート絶縁膜５７、ゲート電極部５８を形成
し、両者のチャネル長方向の長さは７μｍすなわちチャ
ネル長を７μｍとした。また双方のゲート電極部５６、
５８の厚さは共に０．８μｍとした。図８（Ｃ）におい
て、ＰＴＦＴ用のソ−ス５９、ドレイン６０に対し、ホ
ウ素（Ｂ）を１〜５×１０15cm-2のド−ズ量でイオン注
入法により添加した。次に図８（Ｄ）の如く、フォトレ
ジスト６１をフォトマスクを用いて形成した。ＮＴＦＴ
用のソ−ス６２、ドレイン６３としてリン（Ｐ）を１〜
５×１０15cm-2のドーズ量でイオン注入法により添加し
た。
【００３０】その後、ゲート電極部に陽極酸化を施し
た。Ｌ−酒石酸をエチレングリコールに５％の濃度で希
釈し、アンモニアを用いてｐＨを７．０±０．２に調整
した。その溶液中に基板を浸し、定電流源の＋側を接続
し、−側には白金の電極を接続して２０ｍＡの定電流状
態で電圧を印加し、１５０Ｖに到達するまで酸化を継続
した。さらに、１５０Ｖで定電圧状態で加え０．１ｍＡ
以下になるまで酸化を継続した。このようにして、ゲー
ト電極部５６、５８の表面に酸化アルミニウム層６４を
形成し、ＮＴＦＴ用のゲート電極６５、ＰＴＦＴ用のゲ
ート電極６６を得た。酸化アルミニウム層６４は０．３
μｍの厚さに形成した。
【００３１】次に、６００℃にて１０〜５０時間再び加
熱アニ−ルを行った。ＮＴＦＴのソ−ス６２、ドレイン
６３、ＰＴＦＴのソ−ス５９、ドレイン６０を不純物を
活性化してＮ+ 、Ｐ+ として作製した。またゲイト絶縁
膜５５、５７下にはチャネル形成領域６７、６８がセミ
アモルファス半導体として形成されている。
【００３２】本作製方法においては、不純物のイオン注
入とゲート電極周囲の陽極酸化の順序を入れ換えても良
い。この様に、ゲート電極の周囲に酸化金属からなる絶
縁層を形成したことで、ゲート電極の実質長さは、チャ
ネル長さよりも絶縁膜の厚さの２倍分、この場合は０．
６μｍだけ短くなることになり、電界のかからないオフ
セット領域を設けることで、逆バイアス時のリーク電流
を減少させることが出来た。
【００３３】本実施例では熱アニ−ルは図８（Ａ）、
（Ｅ）で２回行った。しかし図８（Ａ）のアニ−ルは求
める特性により省略し、双方を図８（Ｅ）のアニ−ルに
より兼ね製造時間の短縮を図ってもよい。図８（Ｅ）に
おいて、層間絶縁物６９を前記したスパッタ法により酸
化珪素膜の形成として行った。この酸化珪素膜の形成は
ＬＰＣＶＤ法、光ＣＶＤ法、常圧ＣＶＤ法を用いてもよ
い。層間絶縁物は０．２〜０．６μｍたとえば０．３μ
ｍの厚さに形成し、その後、フォトマスクを用いて電極
用の窓７０を形成した。さらに、図８（Ｆ）に示す如く
これら全体にアルミニウムをスパッタ法により形成し、
リード７１、７３、およびコンタクト７２をフォトマス
クを用いて作製した後、表面を平坦化用有機樹脂７４例
えば透光性ポリイミド樹脂を塗布形成し、再度の電極穴
あけをフォトマスクにて行った。
【００３４】２つのＴＦＴを相補型構成とし、かつその
出力端を液晶装置の一方の画素の電極を透明電極として
それに連結するため、スパッタ法によりＩＴＯ（インジ
ュ−ムスズ酸化膜）を形成した。それをフォトマスクに
よりエッチングし、電極７５を構成させた。このＩＴＯ
は室温〜１５０℃で成膜し、２００〜４００℃の酸素ま
たは大気中のアニ−ルにより成就した。かくの如くにし
てＮＴＦＴ７６とＰＴＦＴ７７と透明導電膜の電極７５
とを同一ガラス基板５１上に作製した。得られたＴＦＴ
の電気的な特性はＰＴＦＴで移動度は２０（cm2/Vs）、
Ｖthは−５．９（Ｖ）で、ＮＴＦＴで移動度は４０（cm
2/Vs）、Ｖthは５．０（Ｖ）であった。
【００３５】上記の様な方法に従って液晶装置用の一方
の基板を作製した。この液晶表示装置の電極等の配置は
図７に示している。ＮＴＦＴ７６およびＰＴＦＴ７７を
第１の信号線４０と第２の信号線４１との交差部に設け
た。このようなＣ／ＴＦＴを用いたマトリクス構成を有
せしめた。ＮＴＦＴ７６は、ドレイン６３の入力端のリ
ード７１を介し第２の信号線４１に連結され、ゲート５
６は多層配線形成がなされた信号線４０に連結されてい
る。ソ−ス６２の出力端はコンタクト７２を介して画素
の電極７５に連結している。
【００３６】他方、ＰＴＦＴ７７はドレイン６０の入力
端がリード７３を介して第２の信号線４１に連結され、
ゲート５８は信号線４０に、ソ−ス５９の出力端はコン
タクト７２を介してＮＴＦＴと同様に画素電極７５に連
結している。かかる構造を左右、上下に繰り返すことに
より、本実施例は構成されている。
【００３７】次に第二の基板として、青板ガラス上にス
パッタ法を用いて、酸化珪素膜を２０００Å積層した基
板上に、やはり スパッタ法によりＩＴＯ（インジュ−
ム・スズ酸化膜）を形成した。このＩＴＯは室温〜１５
０℃で成膜し、２００〜４００℃の酸素または大気中の
アニ−ルにより成就した。また、この基板上にカラーフ
ィルターを形成して、第二の基板とした。
【００３８】その後、前記第一の基板と第二の基板によ
って、紫外線硬化型アクリル樹脂とネマチック液晶組成
物の６対４の混合物を挟持し、周囲をエポキシ性接着剤
にて固定した。基板上のリードはそのピッチが４６μｍ
と微細なため、ＣＯＧ法を用いて接続をおこなった。本
実施例ではＩＣチップ上に設けた金バンプをエポキシ系
の銀パラジウム樹脂で接続し、ＩＣチップと基板間を固
着と封止を目的としたエポキシ変成アクリル樹脂にて埋
めて固定する方法を用いた。その後、外側に偏光板を貼
り、透過型の液晶表示装置を得た。
【００３９】〔実施例２〕本実施例ではオフセット領域
の幅によるセミアモルファスシリコンＴＦＴの特性の違
いについて記述する。本実施例では、セミアモルファス
シリコンＴＦＴはアルミニウムゲートとし、アルミニウ
ムゲートの周囲を陽極酸化法によって酸化することによ
って、オフセット領域を形成させた。以下に詳細な作製
方法を記述する。
【００４０】ガラス基板上に窒化珪素膜と酸化珪素膜の
多層膜を形成し、プラズマＣＶＤ法によって、アモルフ
ァス上のシリコン膜を１５０ｎｍ形成した。パターニン
グでは、その幅を８０μｍとした。したがって、このＴ
ＦＴのチャネル幅は８０μｍである。これを窒素雰囲気
中で６００℃、６０時間加熱することによってセミアモ
ルファス状態のシリコンとした。
【００４１】次いで、酸素雰囲気中での酸化珪素ターゲ
ットのスパッタリングによって、ゲート酸化膜となる酸
化珪素被膜を形成した。その厚さは１１５ｎｍとした。
さらに、電子ビーム蒸着によって、アルミニウム被膜を
形成し、公知のフォトリソグラフィー法によってアルミ
ニウム被膜および下地の酸化珪素被膜をエッチングし
て、ゲート電極を形成した。エチングには反応性イオン
エッチング（ＲＩＥ）法を使用した。このようにして形
成したゲート電極のチャネル長は８μｍとした。
【００４２】そして、ゲート電極およびその配線を陽極
酸化をおこなった。陽極酸化の方法は以下のようにおこ
なった。まず、容器内に３％の酒石酸のエチレングリコ
ール溶液を入れ、これに５ｗｔ％のアンモニア水を加え
て、ｐＨを７．０±０．２となるように調整した。そし
て、２５±２℃の温度で白金電極を陰極として、ガラス
基板ごと溶液中に浸し、アルミニウム配線を直流電源の
正極に接続して、陽極酸化をおこなった。
【００４３】陽極酸化では、最初に０．２〜１．０ｍＡ
／ｃｍ2 の定電流を流し、１００〜２５０Ｖの適当な電
圧に到達した後は、電圧を一定に保ったまま、陽極酸化
を進め、電流が０．００５ｍＡ／ｃｍ2 まで減少した時
点で通電をやめて、取り出した。本発明者の実験では、
初期の定電流の値は酸化膜形成の時間にのみ影響があ
り、最終的に形成される酸化膜の厚さにはほとんど影響
しないことが明らかになった。酸化膜の厚さに大きな影
響力を持つパラメータは到達最大電圧であり、例えば、
これが１００Ｖ、１５０Ｖ、２００Ｖ、２５０Ｖである
ときの得られる酸化膜の厚さは、それぞれ７０ｎｍ、１
４０ｎｍ、２３０ｎｍ、３２０ｎｍであった。また、こ
のときには酸化されるアルミニウムの厚さの１．５倍の
酸化アルミニウムが得られることが本発明者の実験から
明らかになった。さらに、得られる酸化膜の厚さは全て
の部分にわたって極めて均質であった。
【００４４】その後、レーザードーピング法によってソ
ース、ドレイン領域を形成した。レーザードーピング法
は以下の方法によっておこなった。使用したレーザー
は、エキシマーレーザーの１種であるＫｒＦレーザー
で、その発振波長は２４８ｎｍである。試料を気密性の
ある容器内に配置し、９５ｐａの減圧雰囲気とせしめ、
内部にドーピングガスとしてジボラン（Ｂ2 Ｈ6 ）、あ
るいはフォスヒン（ＰＨ3）を導入して、１ショットの
エネルギーが３５０ｍＪのレーザーパルスを５０ショッ
ト照射した。
【００４５】ドーピングガスには、Ｐ型チャネルを形成
する場合には水素で希釈したジボランを用い、その流量
はジボラン１００ｓｃｃｍ、水素２０ｓｃｃｍとした。
また、Ｎ型チャネルを形成する場合にはフォスヒンを用
い、その流量は１００ｓｃｃｍとした。
【００４６】その後、チャネル領域の活性化を促進する
目的で、水素中で２５０℃、３０分のアニールをおこな
った。そして、公知の方法によって層間絶縁膜とソー
ス、ドレイン電極・配線を形成し、ＴＦＴを完成させ
た。
【００４７】このようにして作製したＴＦＴの特性例を
図９および図１０に示す。図９はＰチャネルＴＦＴ、図
１０はＮチャネルＴＦＴである。オフセットの大きさは
直接測定することは困難であるので、ゲート電極の周囲
の酸化膜の厚さ（オフセットの大きさを十分に反映する
と考えられる）によって、本発明の効果を記述する。
【００４８】図９、図１０から明らかなように、酸化膜
の厚さが大きいほど、すなわちオフセット領域の幅が大
きいほど、逆方向リーク電流やオフ電流が減少すること
がわかった。特にその効果はＮチャネルＴＦＴで著しい
ことがあきらかになった。すなわち、図から分かるよう
に、ＮチャネルＴＦＴでは、ゲイト電圧が０のときの電
流（オフ電流）が、オフセット領域の形成とともに減少
して、実用的なレベルにまで低下した。ＰチャネルＴＦ
Ｔでは、オフ電流が低下するということはなかったが、
逆方向リーク電流は著しく減少した。このようにオフセ
ット領域を設けることによるオフ電流の減少は、図１１
に示される。図中でＩOFF はオフ電流、Ｉonはオン電流
である。
【００４９】また、オフセット領域を設けることによる
ＴＦＴのしきい値電圧（Ｖth）の変化は見られなかっ
た。この様子を図１２に示す。しかしながら、別の実験
によると、オフセット領域が異常に大きい場合にはチャ
ネルの形成が不連続的であるので、特性の悪化が観測さ
れた。例えば、図１３に示すようにオフセット領域の幅
が３００ｎｍを越えると、ＮチャネルでもＰチャネルで
も急速に電界移動度が減少した。これらの結果を考慮す
ると、オフセット領域の幅としては、２００〜４００ｎ
ｍが適していることが明らかになった。
【００５０】〔実施例３〕本発明によって得られるＴＦ
Ｔにおいては、オフセット領域の幅によって、オフ電流
だけでなく、ソース／ドレイン間の耐圧や動作速度が変
化する。したがって、例えば、陽極酸化膜の厚さ等のパ
ラメータを最適化することによって、目的に応じたＴＦ
Ｔを作製することが出来る。しかしながら、このような
パラメータは一般に１枚の基板上に形成された個々のＴ
ＦＴに対して調節できるものではない。例えば、実際の
回路においては、１枚の基板上に、低速動作でもよい
が、高耐圧のＴＦＴと低耐圧でもよいが、高速動作の要
求されるＴＦＴを同時に形成することが望まれる場合が
ある。一般に、本発明においては、オフセット領域の幅
が大きいほど、オフ電流が小さく、耐圧性も向上する
が、動作速度が低下するという欠点もあった。
【００５１】本実施例はこのような問題を解決する１例
を示す。図１４（断面図）および図１５（上面図）には
本実施例を示す。本実施例では、特願平３−２９６３３
１に記述されるような、ＰチャネルＴＦＴとＮチャネル
ＴＦＴを１つの画素（液晶画素等『を駆動するために使
用する画像表示方法において使用される回路の作製に関
するものである。ここで、ＮチャネルＴＦＴは高速性が
要求され、耐圧はさほど問題とされない。一方、Ｐチャ
ネルＴＦＴは、動作速度はさほど問題とされないが、オ
フ電流が低いことが必要とされ、場合によっては耐圧性
がよいことも必要とされる。したがって、ＮチャネルＴ
ＦＴは陽極酸化膜が薄く（２０〜１００ｎｍ）、Ｐチャ
ネルＴＦＴは陽極酸化膜が厚い（２５０〜４００ｎｍ）
ことが望まれる。以下にその作製工程について説明す
る。
【００５２】図１４（Ａ）および図１５（Ａ）に示すよ
うにコーニング７０５９を基板１０１として、実質真性
のアモルファスあるいは多結晶半導体、例えばアモルフ
ァスシリコン膜を厚さ５０ｎｍだけ形成し、これを島状
にパターニングして、ＮチャネルＴＦＴ領域１０２とＰ
チャネルＴＦＴ領域１０３を形成する。これを窒素雰囲
気中６００℃で６０時間アニールし、再結晶化させた。
【００５３】さらに、ＥＣＲプラズマＣＶＤ法によって
ゲイト酸化膜１０４として、酸化珪素被膜を厚さ１１５
ｎｍだけ堆積し、スパッタリング法によって耐熱金属で
あるタンタルの被膜を厚さ５００ｎｍだけ形成し、これ
をパターニングして、ＮチャネルＴＦＴのゲイト電極部
１０５およびＰチャネルＴＦＴのゲイト電極部１０６を
形成した。タンタルのかわりに抵抗の小さな（不純物が
十分にドープされた）多結晶シリコンでもよい。このと
きのチャネルの大きさは長さを８μｍ、幅を８μｍとし
た。また、全てのゲイト電極・配線は図１５（Ａ）に示
されているように共通の配線１５０に電気的に接続され
ている。
【００５４】さらに、ゲイト電極・配線１５０に電気を
通じ、陽極酸化法によって、ゲイト電極・配線１０５、
１０６の周囲（上面および側面）に酸化アルミニウムの
被膜１０７、１０８を形成した。陽極酸化は実施例２と
同じ条件でおこなった。ただし、最大電圧は５０Ｖとと
した。したがって、この工程で作製された陽極酸化膜の
厚さは約６０ｎｍである。（図１４（Ｂ））
【００５５】次に図１５（Ｂ）において、１５１で示さ
れるように、ゲイト電極・配線１０５をレーザーエッチ
ングによって配線１５０から切り離した。そして、この
状態で再び、陽極酸化を始めた。条件は先と同じである
が、このときには最大電圧は２５０Ｖまで上げた。その
結果、配線１０５には電流が流れないので、何の変化も
生じなかったが、配線１０６には電流が流れるため、ゲ
イト配線１０６の周囲に厚さ約３００ｎｍの酸化タンタ
ル皮膜１０９が形成された。（図１４（Ｃ））
【００５６】その後、イオンドーピング法によって、不
純物を島状半導体１０２および１０３に導入した。公知
のＣＭＯＳ技術を採用することにより、半導体領域１０
２にはリン（Ｐ）を、半導体領域１０３には硼素（Ｂ）
を導入した。イオンドーピングのエネルギーは５ｋｅＶ
ととした。本発明人らの知るところでは、このエネルギ
ーが１０ｋｅＶを越えると、不純物拡散領域の活性化を
おこなうためには、６００℃以上の高温が必要とされた
が、そのようなプロセスでは製品の歩留りを高くするこ
とが非常に難しかった。しかしながら、イオンドーピン
グのエネルギーが１０ｋｅＶ以下であれば、６００℃以
下、例えば４５０〜５００℃で十分に抵抗の低い状態と
することが出来た。
【００５７】イオンドーピングの後、窒素雰囲気中で、
５００℃のアニールを３０時間おこなうことによって、
ソース／ドレイン領域のシート抵抗を十分低くすること
が出来た。ここまでの状態を図１４（Ｄ）に示す。図か
ら明らかなように、左側のＴＦＴのオフセットの幅は小
さく、また、右側のＴＦＴのオフセットの幅は大きい。
その後、公知の技術によって、金属配線１０６や１５０
の必要な箇所（例えば１５２や１５３）を切断し、さら
に、層間絶縁膜を形成し、コンタクトホールを形成し、
各電極に配線（例えば１１２や１１３）を形成し、図１
５（Ｃ）に示すように回路を完成させた。
【００５８】このようにして作製された回路において
は、ＮチャネルＴＦＴは、オフセット領域の幅が小さ
く、オフ電流は若干多いが、高速性に優れていた。一
方、ＰチャネルＴＦＴは、高速動作は困難であったが、
オフ電流が少なく、画素キャパシターに蓄積された電荷
を保持する能力に優れていた。
【００５９】このように１枚の基板上に機能が異なるＴ
ＦＴを集積しなければならない場合は他にもある。例え
ば、液晶表示ドライバーにおいては、シフトレジスター
等の論理回路には高速ＴＦＴが、出力回路には高耐圧Ｔ
ＦＴが要求される。このような相反する目的に応じたＴ
ＦＴを作製する場合には本実施例で示した方法は有効で
ある。
【００６０】
【発明の効果】このようにして、本発明ではゲート電極
の表面に陽極酸化からなる絶縁膜層を設けることで、チ
ャネル長をゲート電極のチャネル長方向の長さよりも長
くなり、チャネル領域の両側部にゲート電極による電界
のかからないあるいは非常に弱い電界のかかるオフセッ
ト領域を設けることができ、逆バイアス時のリーク電流
を削減することが出来た。その結果、従来不可欠であっ
た電荷保持容量が不要となって、従来２０％程度であっ
た開口率を３５％以上にすることができ、より良好な表
示品質を得ることができた。
【図面の簡単な説明】
【図１】本発明による半導体装置の構造を示す。
【図２】従来例による半導体装置の構造を示す。
【図３】従来例による半導体装置の電流電圧特性を示
す。
【図４】本発明による半導体装置の電流電圧特性を示
す。
【図５】従来例によるアクティブマトリクス型液晶電気
光学装置の回路構成を示す。
【図６】実施例１におけるアクティブマトリクス型液晶
電気光学装置の回路図を示す。
【図７】実施例１におけるアクティブマトリクス型液晶
電気光学装置の構造を示す。
【図８】実施例１におけるアクティブマトリクス型液晶
電気光学装置の作製工程を示す。
【図９】実施例２におけるＰチャネルＴＦＴの電流電圧
特性を示す。
【図１０】実施例２におけるＮチャネルＴＦＴの電流電
圧特性を示す。
【図１１】実施例２におけるドレイン電流の陽極酸化膜
厚依存性を示す。
【図１２】実施例２におけるしきい値電圧の陽極酸化膜
厚依存性を示す。
【図１３】実施例２における電界移動度の陽極酸化膜厚
依存性を示す。
【図１４】実施例２におけるＴＦＴ作製工程の断面図を
示す。
【図１５】実施例２におけるＴＦＴ作製工程の上面図を
示す。
【符号の説明】
９、２５ 絶縁基板 ８、２４、５２ ブロッキング層 ３、１９、６７、６８ チャネル領域 １０、２８ チャネル長 ４，２０、５９、６２ ソース領域 ５、２１、６０、６３ ドレイン領域 ２、１７、５５、５７ ゲート絶縁膜 １、１５、６５、６６ ゲート電極 １６、６４ 酸化物層 ６、２２ ソース電極 ７、２３ ドレイン電極 １２、６９ 層間絶縁膜 ５１ ガラス基板 ７２ コンタクト ７５ 画素電極 ３２ 電荷保持用コンデンサー ５３ ＮＴＦＴ用半導体層 ５４ ＰＴＦＴ用半導体層 ７６ ＮＴＦＴ ７７ ＰＴＦＴ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 張 宏勇 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 魚地 秀貴 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 根本 英樹 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】絶縁基板上に少なくとも半導体層、絶縁膜
    層および導体層を有する絶縁ゲート型電界効果トランジ
    スタにおいて、チャネル長がゲート電極のチャネル長方
    向の長さよりも長い事を特徴とする半導体装置。
  2. 【請求項２】請求項１において、チャネル長はゲート電
    極のチャネル長方向の長さよりもゲート電極表面に形成
    されたる酸化物層の厚みの概略２倍程度長いことを特徴
    とする半導体装置。
  3. 【請求項３】絶縁基板上に少なくとも半導体層、絶縁膜
    層および導体層を有する絶縁ゲート型電界効果トランジ
    スタの作製方法において、半導体層およびゲート絶縁膜
    層を形成後に陽極酸化可能な材料によってゲート電極部
    を形成した後に、前記半導体層にｐ型化またはｎ型化せ
    しめる不純物イオンを注入してソースまたはドレイン領
    域を形成した後に、前記ゲート電極部表面を陽極酸化
    し、その後に熱処理工程を有することを特徴とする半導
    体装置の作製方法。
  4. 【請求項４】絶縁基板上に少なくとも半導体層、絶縁膜
    層および導体層を有する絶縁ゲート型電界効果トランジ
    スタの作製方法において、半導体層およびゲート絶縁膜
    層を形成後に陽極酸化可能な材料によってゲート電極部
    を形成した後に、前記ゲート電極部表面を陽極酸化し、
    その後に前記半導体層にｐ型化またはｎ型化せしめる不
    純物イオンを注入してソースまたはドレイン領域を形成
    した後に、熱処理工程を有することを特徴とする半導体
    装置の作製方法。
JP3419492A 1991-08-23 1992-01-24 半導体装置とその作製方法 Expired - Fee Related JP2845303B2 (ja)

Priority Applications (14)

Application Number Priority Date Filing Date Title
JP3419492A JP2845303B2 (ja) 1991-08-23 1992-01-24 半導体装置とその作製方法
TW89205194U TW540828U (en) 1991-08-23 1992-07-29 Semiconductor device
TW87207861U TW476451U (en) 1991-08-23 1992-07-29 Semiconductor device
TW084211986U TW361694U (en) 1991-08-23 1992-07-29 Electric optical device
KR1019920015031A KR970002004B1 (ko) 1991-08-23 1992-08-21 반도체장치와 그 제작방법
CN 00133102 CN1183599C (zh) 1991-08-23 1992-08-22 有源矩阵显示器件
CN 92110004 CN1121741C (zh) 1991-08-23 1992-08-22 半导体器件及其制造方法
CN 03133133 CN1266519C (zh) 1991-08-23 1992-08-22 半导体显示器件及具有该半导体显示器件的电子器件
CN 200410088064 CN1603924B (zh) 1991-08-23 1992-08-22 有源矩阵式液晶电光器件以及具备该器件的摄象机
US08/479,393 US6013928A (en) 1991-08-23 1995-06-07 Semiconductor device having interlayer insulating film and method for forming the same
KR1019960009820A KR960011185B1 (ko) 1991-08-23 1996-03-29 전기광학장치
US09/344,373 US6566711B1 (en) 1991-08-23 1999-06-25 Semiconductor device having interlayer insulating film
US10/390,014 US6977392B2 (en) 1991-08-23 2003-03-18 Semiconductor display device
US11/205,311 US20060060860A1 (en) 1991-08-23 2005-08-17 Semiconductor device and method for forming the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP23710091 1991-08-23
JP3419492A JP2845303B2 (ja) 1991-08-23 1992-01-24 半導体装置とその作製方法
JP3-237100 1992-04-06

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP8294546A Division JPH09166791A (ja) 1996-10-16 1996-10-16 半導体装置とアクティブマトリクス型液晶表示装置
JP18910098A Division JP3000213B2 (ja) 1991-08-23 1998-07-03 半導体装置とアクティブマトリクス型液晶表示装置
JP10273705A Division JP3109051B2 (ja) 1991-08-23 1998-09-28 半導体装置とその作製方法

Publications (2)

Publication Number Publication Date
JPH06291315A true JPH06291315A (ja) 1994-10-18
JP2845303B2 JP2845303B2 (ja) 1999-01-13

Family

ID=26372985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3419492A Expired - Fee Related JP2845303B2 (ja) 1991-08-23 1992-01-24 半導体装置とその作製方法

Country Status (4)

Country Link
US (4) US6013928A (ja)
JP (1) JP2845303B2 (ja)
KR (1) KR970002004B1 (ja)
TW (1) TW361694U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7810166B2 (en) 2004-10-07 2010-10-05 Nambition Gmbh Device and method for scanning probe microscopy

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154147B1 (en) * 1990-11-26 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
US8106867B2 (en) 1990-11-26 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
EP0499979A3 (en) 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP2794499B2 (ja) 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2845303B2 (ja) * 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
JP2814161B2 (ja) 1992-04-28 1998-10-22 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置およびその駆動方法
US6693681B1 (en) 1992-04-28 2004-02-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
KR100333153B1 (ko) * 1993-09-07 2002-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
TW297142B (ja) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JPH07109573A (ja) * 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
KR100291971B1 (ko) * 1993-10-26 2001-10-24 야마자끼 순페이 기판처리장치및방법과박막반도체디바이스제조방법
JPH07302912A (ja) 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
US6906383B1 (en) * 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
US5814529A (en) 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
US6100119A (en) * 1995-08-31 2000-08-08 Lg Electronics Inc. Thin film transistor and method for fabricating the same
JPH09191111A (ja) 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6697129B1 (en) 1996-02-14 2004-02-24 Semiconductor Energy Laboratory Co., Ltd. Guest-host mode liquid crystal display device of lateral electric field driving type
JP3597305B2 (ja) * 1996-03-05 2004-12-08 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
JP3527009B2 (ja) * 1996-03-21 2004-05-17 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW334581B (en) * 1996-06-04 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor integrated circuit and fabrication method thereof
JP3683660B2 (ja) * 1996-10-16 2005-08-17 株式会社半導体エネルギー研究所 投射型カラー画像表示装置およびその駆動方法
JP3788649B2 (ja) * 1996-11-22 2006-06-21 株式会社半導体エネルギー研究所 液晶表示装置
JP3943245B2 (ja) * 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
US6909114B1 (en) * 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US7821065B2 (en) * 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
US6630977B1 (en) 1999-05-20 2003-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor formed around contact hole
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
US6563482B1 (en) * 1999-07-21 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2001175198A (ja) 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US20020113268A1 (en) * 2000-02-01 2002-08-22 Jun Koyama Nonvolatile memory, semiconductor device and method of manufacturing the same
TW513753B (en) * 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
SG113399A1 (en) 2000-12-27 2005-08-29 Semiconductor Energy Lab Laser annealing method and semiconductor device fabricating method
EP1421607A2 (en) 2001-02-12 2004-05-26 ASM America, Inc. Improved process for deposition of semiconductor films
KR100491141B1 (ko) * 2001-03-02 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
TW546846B (en) * 2001-05-30 2003-08-11 Matsushita Electric Ind Co Ltd Thin film transistor and method for manufacturing the same
TW552645B (en) * 2001-08-03 2003-09-11 Semiconductor Energy Lab Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device
US6734109B2 (en) 2001-08-08 2004-05-11 International Business Machines Corporation Method of building a CMOS structure on thin SOI with source/drain electrodes formed by in situ doped selective amorphous silicon
KR100885904B1 (ko) * 2001-08-10 2009-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 어닐링장치 및 반도체장치의 제작방법
JP4209606B2 (ja) * 2001-08-17 2009-01-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7317205B2 (en) * 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
US7112517B2 (en) * 2001-09-10 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Laser treatment device, laser treatment method, and semiconductor device fabrication method
JP4397571B2 (ja) * 2001-09-25 2010-01-13 株式会社半導体エネルギー研究所 レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
JP2003282438A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) * 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7411215B2 (en) * 2002-04-15 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US7115949B2 (en) * 2002-05-30 2006-10-03 Freescale Semiconductor, Inc. Method of forming a semiconductor device in a semiconductor layer and structure thereof
JP5005170B2 (ja) * 2002-07-19 2012-08-22 エーエスエム アメリカ インコーポレイテッド 超高品質シリコン含有化合物層の形成方法
TWI368774B (en) 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
KR101110766B1 (ko) * 2003-11-14 2012-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정표시장치 및 액정표시장치의 제조 방법
US7939873B2 (en) * 2004-07-30 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Capacitor element and semiconductor device
US7174532B2 (en) * 2004-11-18 2007-02-06 Agere Systems, Inc. Method of making a semiconductor device by balancing shallow trench isolation stress and optical proximity effects
GB0427563D0 (en) * 2004-12-16 2005-01-19 Plastic Logic Ltd A method of semiconductor patterning
KR100580640B1 (ko) * 2004-12-17 2006-05-16 삼성전자주식회사 다결정 실리콘 필름의 제조방법 및 이를 이용한 적층형트랜지스터의 제조방법
US7915058B2 (en) * 2005-01-28 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Substrate having pattern and method for manufacturing the same, and semiconductor device and method for manufacturing the same
US7888702B2 (en) 2005-04-15 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device
US7718518B2 (en) * 2005-12-16 2010-05-18 Asm International N.V. Low temperature doped silicon layer formation
JP5512931B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7851343B2 (en) * 2007-06-14 2010-12-14 Cree, Inc. Methods of forming ohmic layers through ablation capping layers
JP5495847B2 (ja) * 2010-02-24 2014-05-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および基板処理方法
EP2657974B1 (en) * 2010-12-20 2017-02-08 Sharp Kabushiki Kaisha Semiconductor device and display device
US8431961B2 (en) 2011-02-03 2013-04-30 Micron Technology, Inc. Memory devices with a connecting region having a band gap lower than a band gap of a body region
JP2012237805A (ja) * 2011-05-10 2012-12-06 Sony Corp 表示装置及び電子機器
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8995218B2 (en) 2012-03-07 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6425950B2 (ja) * 2014-09-12 2018-11-21 株式会社Ｓｃｒｅｅｎホールディングス 半導体製造方法および半導体製造装置
US9607838B1 (en) 2015-09-18 2017-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Enhanced channel strain to reduce contact resistance in NMOS FET devices
KR20220149828A (ko) 2021-04-30 2022-11-09 삼성전자주식회사 반도체 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823479A (ja) * 1981-08-05 1983-02-12 Fujitsu Ltd 半導体装置の製造方法
JPS63178560A (ja) * 1987-01-20 1988-07-22 Fujitsu Ltd 薄膜トランジスタの形成方法
JPS63219152A (ja) * 1987-03-06 1988-09-12 Matsushita Electronics Corp Ｍｏｓ集積回路の製造方法

Family Cites Families (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3798752A (en) 1971-03-11 1974-03-26 Nippon Electric Co Method of producing a silicon gate insulated-gate field effect transistor
US3838209A (en) 1972-06-08 1974-09-24 Matsushita Electric Ind Co Ltd Scanning apparatus for a matrix display panel
US3793090A (en) * 1972-11-21 1974-02-19 Ibm Method for stabilizing fet devices having silicon gates and composite nitride-oxide gate dielectrics
JPS4977537A (ja) * 1972-11-27 1974-07-26
JPS5331698Y2 (ja) 1973-05-19 1978-08-07
US3955187A (en) 1974-04-01 1976-05-04 General Electric Company Proportioning the address and data signals in a r.m.s. responsive display device matrix to obtain zero cross-talk and maximum contrast
DE2508802A1 (de) * 1975-02-28 1976-09-09 Siemens Ag Verfahren zum abscheiden von elementarem silicium
US4103297A (en) * 1976-12-20 1978-07-25 Hughes Aircraft Company Light-insensitive matrix addressed liquid crystal display system
JPS53144297A (en) * 1977-05-20 1978-12-15 Matsushita Electric Ind Co Ltd Display device
JPS5842448B2 (ja) * 1978-08-25 1983-09-20 セイコーエプソン株式会社 液晶表示パネル
US4466172A (en) 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
US4239346A (en) * 1979-05-23 1980-12-16 Hughes Aircraft Company Compact liquid crystal display system
JPS5694386A (en) 1979-12-27 1981-07-30 Suwa Seikosha Kk Liquiddcrystal display unit
JPS56146142A (en) * 1980-04-16 1981-11-13 Hitachi Ltd Electrophotographic sensitive film
JPS5727263A (en) * 1980-07-28 1982-02-13 Hitachi Ltd Electrophotographic photosensitive film
JPS5766674A (en) * 1980-10-09 1982-04-22 Toshiba Corp Semiconductor device
EP0058548B1 (en) * 1981-02-16 1986-08-06 Fujitsu Limited Method of producing mosfet type semiconductor device
JPS582073A (ja) * 1981-06-29 1983-01-07 Sony Corp 電界効果型トランジスタ
JPS5823478A (ja) * 1981-08-04 1983-02-12 Mitsubishi Electric Corp 電荷結合素子
JPS5827365A (ja) * 1981-08-10 1983-02-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US4427978A (en) 1981-08-31 1984-01-24 Marshall Williams Multiplexed liquid crystal display having a gray scale image
JPS58105574A (ja) * 1981-12-17 1983-06-23 Seiko Epson Corp 液晶表示装置
JPS58106861A (ja) * 1981-12-18 1983-06-25 Seiko Epson Corp 液晶表示装置の製造方法
JPS58115864A (ja) * 1981-12-28 1983-07-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US4528480A (en) * 1981-12-28 1985-07-09 Nippon Telegraph & Telephone AC Drive type electroluminescent display device
JPS58118154A (ja) * 1982-01-07 1983-07-14 Seiko Epson Corp 半導体集積回路装置
JPH0656887B2 (ja) * 1982-02-03 1994-07-27 株式会社日立製作所 半導体装置およびその製法
JPS58144888A (ja) * 1982-02-23 1983-08-29 セイコーインスツルメンツ株式会社 行列形液晶表示装置
JPS58164268A (ja) * 1982-03-25 1983-09-29 Seiko Epson Corp 薄膜シリコントランジスタ
JPS5921067A (ja) * 1982-07-27 1984-02-02 Fujitsu Ltd 半導体装置およびその製造方法
JPS59115574A (ja) * 1982-12-23 1984-07-04 Semiconductor Energy Lab Co Ltd 光電変換装置作製方法
US4591892A (en) * 1982-08-24 1986-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor photoelectric conversion device
DE3331601A1 (de) * 1982-09-02 1984-03-08 Canon K.K., Tokyo Halbleitervorrichtung
JPS5961818A (ja) 1982-10-01 1984-04-09 Seiko Epson Corp 液晶表示装置
US4862237A (en) * 1983-01-10 1989-08-29 Seiko Epson Corporation Solid state image sensor
JPS59137931A (ja) 1983-01-28 1984-08-08 Fuji Photo Film Co Ltd カラ−光プリンタヘツド
JPS59188974A (ja) * 1983-04-11 1984-10-26 Nec Corp 半導体装置の製造方法
JPS59221183A (ja) 1983-05-31 1984-12-12 Seiko Epson Corp 液晶表示式受像装置の駆動方式
JPS6047574A (ja) * 1983-08-26 1985-03-14 Toshiba Corp 固体撮像装置
US4860069A (en) * 1983-09-24 1989-08-22 Semiconductor Energy Laboratory Co., Ltd. Non-single-cry stal semiconductor light emitting device
JPS6074663A (ja) * 1983-09-30 1985-04-26 Toshiba Corp 相補型半導体装置の製造方法
JPS60158780A (ja) 1984-01-27 1985-08-20 Sony Corp 表示装置
JPS60183726A (ja) 1984-03-02 1985-09-19 Toshiba Corp 半導体装置の電極パタ−ンの形成方法
US4670765A (en) * 1984-04-02 1987-06-02 Sharp Kabushiki Kaisha Semiconductor photodetector element
US4670763A (en) * 1984-05-14 1987-06-02 Energy Conversion Devices, Inc. Thin film field effect transistor
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPS60245174A (ja) * 1984-05-18 1985-12-04 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型電界効果半導体装置の作製方法
JPS60245173A (ja) * 1984-05-18 1985-12-04 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置
FR2571526B1 (fr) 1984-08-22 1991-02-08 Canon Kk Panneau d'affichage et son procede de commande
JPH0693166B2 (ja) * 1984-09-05 1994-11-16 株式会社日立製作所 液晶素子
JPS61136263A (ja) * 1984-12-07 1986-06-24 Fuji Photo Film Co Ltd 固体撮像素子およびその製造方法
JPS61141174A (ja) * 1984-12-13 1986-06-28 Seiko Epson Corp 固体撮像装置
FR2580110B1 (ja) 1985-04-04 1987-05-29 Commissariat Energie Atomique
DE3689735T2 (de) * 1985-08-02 1994-06-30 Semiconductor Energy Lab Verfahren und Gerät zur Herstellung von Halbleitervorrichtungen.
US4597160A (en) * 1985-08-09 1986-07-01 Rca Corporation Method of fabricating a polysilicon transistor with a high carrier mobility
JP2779492B2 (ja) * 1985-09-26 1998-07-23 セイコーインスツルメンツ株式会社 薄膜トランジスタ装置とその製造方法
JPH0650779B2 (ja) * 1985-09-26 1994-06-29 セイコー電子工業株式会社 薄膜トランジスタ装置とその製造方法
JPS62126677A (ja) * 1985-11-27 1987-06-08 Sharp Corp 薄膜トランジスタアレイ
US4770502A (en) 1986-01-10 1988-09-13 Hitachi, Ltd. Ferroelectric liquid crystal matrix driving apparatus and method
US4755865A (en) * 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
KR910001848B1 (ko) 1986-02-06 1991-03-28 세이꼬 엡슨 가부시끼가이샤 화상 표시 장치
FR2594579B1 (fr) 1986-02-17 1988-04-15 Commissariat Energie Atomique Ecran d'affichage a matrice active permettant l'affichage de niveaux de gris
JPS62193277A (ja) * 1986-02-20 1987-08-25 Toshiba Corp 固体撮像装置
JPS62214669A (ja) * 1986-03-14 1987-09-21 Nec Corp 自己整合型非晶質シリコン薄膜トランジスタ及びその製造方法
GB2187859A (en) 1986-03-14 1987-09-16 Gen Electric Plc Liquid crystal devices
JPS639978A (ja) * 1986-06-30 1988-01-16 Nec Corp 薄膜トランジスタの製造方法
US4917471A (en) * 1986-08-30 1990-04-17 Canon Kabushiki Kaisha Liquid crystal device
JPS6366969A (ja) * 1986-09-08 1988-03-25 Nippon Telegr & Teleph Corp <Ntt> 高耐圧多結晶シリコン薄膜トランジスタ
KR900004989B1 (en) 1986-09-11 1990-07-16 Fujitsu Ltd Active matrix type display and driving method
JPH0823640B2 (ja) * 1986-09-12 1996-03-06 セイコーエプソン株式会社 液晶表示装置
JPS6396636A (ja) * 1986-10-13 1988-04-27 Seiko Epson Corp アクテイブマトリクスパネル
JPS63100777A (ja) * 1986-10-16 1988-05-02 Fujitsu Ltd 透明電極のパタ−ン形成法
JPS63101829A (ja) 1986-10-17 1988-05-06 Nec Corp アクテイブ・マトリツクス液晶表示装置およびその製造方法
JPS63119578A (ja) * 1986-11-07 1988-05-24 Seiko Epson Corp 半導体装置
US4742346A (en) 1986-12-19 1988-05-03 Rca Corporation System for applying grey scale codes to the pixels of a display device
DE3802365A1 (de) * 1987-01-27 1988-10-27 Ricoh Kk Amorpher siliziumphotosensor
JPH0687503B2 (ja) 1987-03-11 1994-11-02 株式会社日立製作所 薄膜半導体装置
JPS63270167A (ja) 1987-04-30 1988-11-08 Fuji Photo Film Co Ltd 画像形成方法
DE3886817T2 (de) 1987-05-21 1994-05-11 Sony Corp Verfahren und Vorrichtung zur Farbbildsignalverarbeitung.
US4873516A (en) 1987-06-01 1989-10-10 General Electric Company Method and system for eliminating cross-talk in thin film transistor matrix addressed liquid crystal displays
JPS6430272A (en) * 1987-07-27 1989-02-01 Alps Electric Co Ltd Thin film transistor
US4891330A (en) * 1987-07-27 1990-01-02 Energy Conversion Devices, Inc. Method of fabricating n-type and p-type microcrystalline semiconductor alloy material including band gap widening elements
JPH07114184B2 (ja) * 1987-07-27 1995-12-06 日本電信電話株式会社 薄膜形シリコン半導体装置およびその製造方法
JPS6437585A (en) * 1987-08-04 1989-02-08 Nippon Telegraph & Telephone Active matrix type display device
JPS6450028A (en) * 1987-08-21 1989-02-27 Nec Corp Thin film transistor substrate
US5327001A (en) 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
JP2594971B2 (ja) * 1987-09-09 1997-03-26 カシオ計算機株式会社 薄膜トランジスタパネル
JPS6468724A (en) * 1987-09-09 1989-03-14 Seiko Epson Corp Active matrix panel
JPS6489464A (en) * 1987-09-30 1989-04-03 Toshiba Corp Semiconductor device and manufacture thereof
JP2852042B2 (ja) 1987-10-05 1999-01-27 株式会社日立製作所 表示装置
JPH01130131A (ja) * 1987-11-16 1989-05-23 Seiko Epson Corp ドライバー内蔵アクティブマトリクスパネル
US4897360A (en) * 1987-12-09 1990-01-30 Wisconsin Alumni Research Foundation Polysilicon thin film process
JPH01156725A (ja) * 1987-12-15 1989-06-20 Seiko Epson Corp 表示装置
JPH01161316A (ja) * 1987-12-18 1989-06-26 Sharp Corp 液晶表示装置の検査方法
US4960719A (en) 1988-02-04 1990-10-02 Seikosha Co., Ltd. Method for producing amorphous silicon thin film transistor array substrate
US4949141A (en) * 1988-02-04 1990-08-14 Amoco Corporation Vertical gate thin film transistors in liquid crystal array
JPH01241175A (ja) 1988-03-23 1989-09-26 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタの製造方法
JPH01244664A (ja) 1988-03-25 1989-09-29 Sanyo Electric Co Ltd 薄膜トランジスタ
JP2727562B2 (ja) * 1988-04-27 1998-03-11 ソニー株式会社 表示装置
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JPH01291467A (ja) * 1988-05-19 1989-11-24 Toshiba Corp 薄膜トランジスタ
US5245452A (en) * 1988-06-24 1993-09-14 Matsushita Electronics Corporation Active matric drive liquid crystal display device using polycrystalline silicon pixel electrodes
FR2633764B1 (fr) 1988-06-29 1991-02-15 Commissariat Energie Atomique Procede et dispositif de commande d'un ecran matriciel affichant des niveaux de gris
JPH0212835A (ja) * 1988-06-30 1990-01-17 Toshiba Corp 半導体装置およびその製造方法
JPH0227320A (ja) * 1988-07-18 1990-01-30 Hitachi Ltd 薄膜半導体表示装置とその製造方法
JPH0251129A (ja) * 1988-08-12 1990-02-21 Sanyo Electric Co Ltd アクテイブマトリクス液晶表示パネル
US5196839A (en) 1988-09-16 1993-03-23 Chips And Technologies, Inc. Gray scales method and circuitry for flat panel graphics display
JPH0290683A (ja) * 1988-09-28 1990-03-30 Seiko Epson Corp 薄膜トランジスタ及びその製造方法
US5016610A (en) 1988-10-21 1991-05-21 Toshiba Ceramics Co., Ltd. Radiant tube type heater
CA1313563C (en) * 1988-10-26 1993-02-09 Makoto Sasaki Thin film transistor panel
EP0372821B1 (en) * 1988-11-30 1995-03-08 Nec Corporation Liquid crystal display panel with reduced pixel defects
US5051570A (en) * 1989-01-20 1991-09-24 Nec Corporation Liquid crystal light valve showing an improved display contrast
US5102361A (en) 1989-01-23 1992-04-07 Sharp Kabushiki Kaisha Method for the manufacture of active matrix display apparatuses
JP2804059B2 (ja) 1989-01-30 1998-09-24 株式会社日立製作所 液晶表示装置
JP2826744B2 (ja) 1989-03-02 1998-11-18 キヤノン株式会社 液晶表示装置
US5358810A (en) 1989-03-15 1994-10-25 Kabushiki Kaisha Toshiba Method of manufacturing liquid crystal display device
DE69020036T2 (de) 1989-04-04 1996-02-15 Sharp Kk Ansteuerschaltung für ein Matrixanzeigegerät mit Flüssigkristallen.
US5162901A (en) 1989-05-26 1992-11-10 Sharp Kabushiki Kaisha Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
JP2941908B2 (ja) * 1989-07-31 1999-08-30 キヤノン株式会社 薄膜トランジスタ及びその製造方法並びにそれを有する装置
GB2235326A (en) * 1989-08-16 1991-02-27 Philips Electronic Associated Active matrix liquid crystal colour display devices
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US4988643A (en) 1989-10-10 1991-01-29 Vlsi Technology, Inc. Self-aligning metal interconnect fabrication
GB2238683A (en) * 1989-11-29 1991-06-05 Philips Electronic Associated A thin film transistor circuit
JP2622183B2 (ja) 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
US5130263A (en) * 1990-04-17 1992-07-14 General Electric Company Method for photolithographically forming a selfaligned mask using back-side exposure and a non-specular reflecting layer
US5056895A (en) * 1990-05-21 1991-10-15 Greyhawk Systems, Inc. Active matrix liquid crystal liquid crystal light valve including a dielectric mirror upon a leveling layer and having fringing fields
JPH0442579A (ja) * 1990-06-08 1992-02-13 Seiko Epson Corp 薄膜トランジスタ及び製造方法
US5273910A (en) * 1990-08-08 1993-12-28 Minnesota Mining And Manufacturing Company Method of making a solid state electromagnetic radiation detector
US5182624A (en) * 1990-08-08 1993-01-26 Minnesota Mining And Manufacturing Company Solid state electromagnetic radiation detector fet array
JPH0817235B2 (ja) * 1990-08-29 1996-02-21 株式会社東芝 オフセットゲート構造トランジスタおよびその製造方法
US5210050A (en) * 1990-10-15 1993-05-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a semiconductor film
KR950001360B1 (ko) * 1990-11-26 1995-02-17 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기 광학장치와 그 구동방법
EP0499979A3 (en) 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US5521107A (en) * 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
US5289030A (en) * 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
US5250818A (en) * 1991-03-01 1993-10-05 Board Of Trustees Of Leland Stanford University Low temperature germanium-silicon on insulator thin-film transistor
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP2794499B2 (ja) 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5211181A (en) * 1991-05-17 1993-05-18 Martek Corporation Apparatus and method for collecting human breath samples
JP2665477B2 (ja) 1991-05-23 1997-10-22 シャープ株式会社 光書き込み型液晶表示素子
US5414442A (en) 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
KR930005549B1 (ko) 1991-06-17 1993-06-23 삼성전자 주식회사 표시패널 및 그의 제조방법
JP2845303B2 (ja) * 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
JP3165575B2 (ja) 1993-12-20 2001-05-14 シャープ株式会社 光情報装置の製造方法
JP3272183B2 (ja) 1995-03-03 2002-04-08 本田技研工業株式会社 内燃エンジンの蒸発燃料処理装置
JP3180058B2 (ja) 1997-07-15 2001-06-25 住友ゴム工業株式会社 重荷重用ラジアルタイヤ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823479A (ja) * 1981-08-05 1983-02-12 Fujitsu Ltd 半導体装置の製造方法
JPS63178560A (ja) * 1987-01-20 1988-07-22 Fujitsu Ltd 薄膜トランジスタの形成方法
JPS63219152A (ja) * 1987-03-06 1988-09-12 Matsushita Electronics Corp Ｍｏｓ集積回路の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7810166B2 (en) 2004-10-07 2010-10-05 Nambition Gmbh Device and method for scanning probe microscopy

Also Published As

Publication number Publication date
KR970002004B1 (ko) 1997-02-20
US20030173570A1 (en) 2003-09-18
KR930005248A (ko) 1993-03-23
US6977392B2 (en) 2005-12-20
US6566711B1 (en) 2003-05-20
US20060060860A1 (en) 2006-03-23
US6013928A (en) 2000-01-11
TW361694U (en) 1999-06-11
JP2845303B2 (ja) 1999-01-13

Similar Documents

Publication Publication Date Title
JP2845303B2 (ja) 半導体装置とその作製方法
US5521107A (en) Method for forming a field-effect transistor including anodic oxidation of the gate
US5485019A (en) Semiconductor device and method for forming the same
JP2541745B2 (ja) 電子装置の製造方法
JP3109051B2 (ja) 半導体装置とその作製方法
KR100676330B1 (ko) 반도체장치,반도체장치의제조방법및박막트랜지스터의제조방법
JP3224215B2 (ja) 薄膜状絶縁ゲイト型半導体装置の作製方法
JPH0832079A (ja) 半導体装置およびその作製方法
JPH0659278A (ja) 液晶表示装置及びその製造方法
JP3320035B2 (ja) 半導体装置
JP3000213B2 (ja) 半導体装置とアクティブマトリクス型液晶表示装置
JP2540688B2 (ja) 半導体装置とその作製方法
JP2652366B2 (ja) 半導体装置とその作製方法
KR960008133B1 (ko) 반도체장치와 그 제작방법
JP2890037B2 (ja) 半導体装置とその作製方法
JPH06291316A (ja) 薄膜状絶縁ゲイト型半導体装置およびその作製方法
JP2868168B2 (ja) 半導体装置の作製方法
KR960011185B1 (ko) 전기광학장치
JPH09166791A (ja) 半導体装置とアクティブマトリクス型液晶表示装置
JP2001166339A (ja) 表示装置
JPH0645607A (ja) 液晶表示装置及びその製造方法
JP2739149B2 (ja) 液晶表示装置
JPH0697443A (ja) 半導体装置の作製方法
JP2000124131A (ja) 半導体装置およびその製造方法
JPH0828522B2 (ja) 薄膜状絶縁ゲイト型半導体装置の作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081030

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081030

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091030

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091030

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091030

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101030

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101030

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111030

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111030

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees