JPH10189992A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10189992A
JPH10189992A JP35070996A JP35070996A JPH10189992A JP H10189992 A JPH10189992 A JP H10189992A JP 35070996 A JP35070996 A JP 35070996A JP 35070996 A JP35070996 A JP 35070996A JP H10189992 A JPH10189992 A JP H10189992A
Authority
JP
Japan
Prior art keywords
film
conductive film
metal
conductive
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35070996A
Other languages
English (en)
Inventor
Nobuaki Suzuki
信明 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP35070996A priority Critical patent/JPH10189992A/ja
Publication of JPH10189992A publication Critical patent/JPH10189992A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】ボトムゲート型多結晶シリコン薄膜トランジス
タ(TFT)のゲート電極表面に陽極酸化膜を形成する
ための構成を簡略化する。 【解決手段】ガラス基板1上の全面にITOからなる透
明導電膜2を形成し、その上に、Ta又はMo−Taか
らなる金属膜3をTFTのゲート電極パターンに形成す
る。透明導電膜2を通じて金属膜3に電圧を印加し、金
属膜3表面にTaOx からなる陽極酸化膜5を形成す
る。陽極酸化後、陽極酸化膜5をエッチングマスクとし
て用いて、透明導電膜2をパターニングする。 【効果】金属膜3のパターンに、陽極酸化用の引き出し
電極となる部分を設ける必要が無くなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜トランジスタ
(TFT)等の半導体装置及びその製造方法に関する。
【0002】
【従来の技術】高解像度ディスプレイ用として、スイッ
チング素子に多結晶シリコン薄膜トランジスタ(TF
T)を用いた小型、高精細のアクティブマトリクス型液
晶表示(LCD)パネルが開発されている。LCDのア
クティブエレメントに多結晶シリコンTFTを用いる
と、同一透明絶縁基板上に画素アレイ部と駆動アレイ部
とを同一プロセスで作製できるため、ワイヤーボンディ
ングや駆動ICの実装等の工程を削減できる利点が有
る。
【0003】例えば、図10に、Nチャネル型多結晶シ
リコンTFTとPチャネル型多結晶シリコンTFTを同
一基板上に作り、これらを組み合わせてシフトレジスタ
ーやサンプル&ホールド回路を構成した駆動回路内蔵型
LCDの一例を示す。この例において、画素アレイ部1
00には、各画素毎に、スイッチング素子であるNチャ
ネル型多結晶シリコンTFT101と映像信号電荷を蓄
積するキャパシタ102とが設けられ、これらが、液晶
を駆動する各画素電極(図示省略)に接続されている。
各画素の多結晶シリコンTFT101は、そのドレイン
がサンプル&ホールド回路103を介してX−ドライバ
ー104に接続され、ゲートがY−ドライバー105に
接続されている。そして、これらのX−ドライバー10
4とY−ドライバー105により画素アレイ部100の
個々の画素が選択されて駆動される。図示の如く、X−
ドライバー104には、X−クロック信号とX−スター
ト信号が入力され、Y−ドライバー105には、Y−ク
ロック信号とY−スタート信号が入力される。また、サ
ンプル&ホールド回路103には、ビデオ信号が入力さ
れる。このように、画素アレイ部100と周辺駆動回路
とに同じ多結晶シリコンTFTを用いることにより、こ
れらを同一基板上に同一プロセスで製造することができ
る。
【0004】一方、多結晶シリコンTFTを用いて大型
且つ高精細のLCDパネルを実現するために低温化技術
が注目されている。この低温化技術は、プロセス温度を
600℃以下まで下げたもので、この温度領域であれ
ば、安価で大面積のハードガラス基板が使えるため、駆
動回路一体型の大型LCDやより低コストの小型LCD
が実現できる。
【0005】しかしながら、この温度領域で高性能の多
結晶シリコンTFTを作ることは技術的に容易ではな
く、従来、種々の手法が試みられている。例えば、化学
気相成長(CVD)法で形成した非晶質シリコン薄膜若
しくはCVD法で形成した多結晶シリコン薄膜にシリコ
ンをイオン注入して非晶質化したものに、例えば、パル
スレーザー等のレーザーエネルギーを照射して再結晶化
させるレーザーアニール法は、結晶粒径(グレイン)の
成長を促進させて結晶性を高め、これにより、TFTの
移動度を改善しようとするものである。
【0006】
【発明が解決しようとする課題】従来、特に、ボトムゲ
ート型多結晶シリコンTFTにおいて、ゲート電極材料
にタンタル(Ta)やモリブデン−タンタル(Mo−T
a)を用い、これを陽極酸化してゲート絶縁膜の1層目
とすることにより、レーザーアニールによるシリコンの
結晶性が向上して、トランジスタの特性が向上すること
が知られている。
【0007】即ち、多結晶シリコンの結晶性を上げるた
めには、パルスレーザー照射によるシリコンの溶融から
再結晶化までのシリコンの凝固時間を長くすれば良い
が、そのためには、熱伝導率の高い金属ゲート電極膜の
上のゲート絶縁膜をできるだけ厚くするのが良い。とこ
ろが、トランジスタの場合、ゲート絶縁膜をあまり厚く
すると、チャネル容量が小さくなって特性が悪くなって
しまう。その点、上述の材料の陽極酸化膜である酸化タ
ンタル(TaOx )は、誘電率が高いために、厚く形成
してもチャネル容量の低下が少なく、且つ、再結晶化に
より形成される多結晶シリコン膜と下地の酸化シリコン
膜との界面の平坦性も良くなるために、上述の材料は、
ボトムゲート型多結晶シリコンTFTのゲート電極材料
として極めて好都合なものである。
【0008】図11〜図15を参照して、陽極酸化膜を
用いた従来のLCD用ボトムゲート型多結晶シリコンT
FTの製造方法を説明する。
【0009】ここで、図11及び図12の各図は、TF
Tが形成される領域を左側に、LCDパネルの端部領域
を右側に夫々示す断面図である。また、図13〜図15
は、例えば、LCDパネルの端部近傍領域に設けられる
駆動回路等のゲート電極と陽極酸化時の引き出し電極の
パターンを示す平面図である。なお、図11及び図12
の各断面図は、例えば、図13のA−A線に沿った断面
に対応している。
【0010】まず、図11(a)に示すように、ガラス
基板200上の全面に、TFTのゲート電極となるTa
又はMo−Taの金属膜201を形成する。
【0011】次に、図11(b)に示すように、金属膜
201上の全面にフォトレジスト202を塗布形成した
後、フォトリソグラフィーによりこのフォトレジスト2
02をパターニングする。この時、フォトレジスト20
2は、本来のゲート電極のパターンと後に説明する陽極
酸化時の引き出し電極のパターンを合わせた1つの連続
したパターンに残す(例えば、図13参照)。
【0012】次に、図11(c)に示すように、フォト
レジスト202をマスクとして、金属膜201をエッチ
ングする。
【0013】次に、図11(d)に示すように、フォト
レジスト202をアッシングして除去する。
【0014】これにより、ガラス基板200上には、例
えば、図13に示すように、各TFTの本来のゲート電
極パターンGと、それらを連結する引き出し電極のパタ
ーンEとからなる1つの連続したパターンに金属膜20
1が形成される。
【0015】次に、図12(a)に示すように、引き出
し電極パターンEを通じて金属膜201に所定の電圧を
印加し、電解液(図示省略)中で陽極酸化を行って、金
属膜201の表面に、主として酸化タンタル(Ta
x )からなる陽極酸化膜203を形成する。
【0016】次、図12(b)に示すように、全面にフ
ォトレジスト204を塗布形成した後、フォトリソグラ
フィーによりこのフォトレジスト204をパターニング
する。この時、図14に示すように、上述の陽極酸化時
に用いた引き出し電極パターンEの部分の上にのみ開口
205が形成されるようにフォトレジスト204をパタ
ーニングする。
【0017】次に、図12(c)に示すように、フォト
レジスト204をマスクとして、陽極酸化膜203及び
金属膜201をエッチングする。
【0018】次に、図12(d)に示すように、フォト
レジスト204をアッシングして除去する。
【0019】これにより、ガラス基板200上には、例
えば、図15に示すように、各TFTのゲート電極パタ
ーンGの部分の金属膜201(及び陽極酸化膜203)
のみが残される。
【0020】この図15に示すように、各TFTのゲー
ト電極である金属膜201は、後に形成されるアルミ配
線206、206a、206bに夫々所定のゲートコン
タクト207を介して電気的に接続される。なお、図
中、208は、各TFTの活性層である多結晶シリコン
膜、209は、ソース/ドレインコンタクトを夫々示し
ている。また、図は、例えば、駆動回路の中の走査回路
の一部を示しており、アルミ配線206aに供給される
2相のクロック信号により、それらのアルミ配線206
aにゲートが接続されたTFTが周期的にオン/オフ
し、それにより、信号がアルミ配線206bを順次伝送
されて、それらのアルミ配線206bに接続されたゲー
ト配線が順次走査される。
【0021】以上に説明した工程により、図12(d)
及び図15に示すように、LCD用ボトムゲート型多結
晶シリコンTFTのゲート電極が形成される。この後、
図示は省略するが、ゲート電極上にゲート絶縁膜を形成
し、そのゲート絶縁膜の上に非晶質シリコン膜を形成す
る。そして、その非晶質シリコン膜をレーザーアニール
により再結晶化して多結晶シリコン膜にした後、その多
結晶シリコン膜の所定箇所に不純物を注入して、ソース
/ドレイン拡散層を形成する。更に、この多結晶シリコ
ン膜を、各TFT毎に島状に分離した後、全面に層間絶
縁膜を形成し、その層間絶縁膜の上にアルミ配線を形成
する。このアルミ配線は、例えば、図15に示したアル
ミ配線206、206a、206b等であり、層間絶縁
膜に形成した開孔を通じて、各TFTのゲート、ソース
又はドレインに接続する。
【0022】以上に説明した従来の製造方法では、LC
D用ボトムゲート型多結晶シリコンTFTのゲート電極
である金属膜201の表面に陽極酸化膜203を形成す
るに際し、例えば、図13に示すように、ゲート電極パ
ターンGと一体に引き出し電極パターンEを設け、この
引き出し電極パターンEを通じて金属膜201に陽極酸
化用の電圧を印加しなければならなかった。このため、
陽極酸化後に、引き出し電極パターンEの部分を除去す
べくフォトリソグラフィー工程が必要になり、工程数が
多くなるという問題が有った。
【0023】そこで、本発明の目的は、例えば、ボトム
ゲート型多結晶シリコンTFTのゲート電極表面に陽極
酸化膜を形成した後、特にフォトリソグラフィー工程を
行わなくても、個々のゲート電極を簡便に電気的に分離
することができる構造の半導体装置及びその製造方法を
提供することである。
【0024】
【課題を解決するための手段】上述した課題を解決する
本発明の半導体装置の製造方法は、絶縁層の上の全面に
導電膜を形成する工程と、前記導電膜の上に所定パター
ンの金属膜を形成する工程と、前記導電膜を通じて前記
金属膜に所定の電圧を印加することにより、電解液中に
おいて前記金属膜を陽極とした陽極酸化を行い、前記金
属膜の表面に陽極酸化膜を形成する工程と、前記金属膜
及びその表面に形成された前記陽極酸化膜をマスクにし
て、前記導電膜をパターニングする工程と、を有する。
【0025】また、本発明の別の態様による半導体装置
の製造方法は、透明絶縁基板の上の全面に導電膜を形成
する工程と、前記導電膜の上に、薄膜トランジスタのゲ
ート電極のパターンに金属膜を形成する工程と、前記導
電膜を通じて前記金属膜に所定の電圧を印加することに
より、電解液中において前記金属膜を陽極とした陽極酸
化を行い、前記金属膜の表面に陽極酸化膜を形成する工
程と、前記金属膜及びその表面に形成された前記陽極酸
化膜をマスクにして、前記導電膜をパターニングする工
程と、を有する。
【0026】なお、この態様において、好ましくは、前
記導電膜をパターニングして前記導電膜と前記金属膜か
らなるゲート電極を形成した後、前記導電膜及び前記陽
極酸化膜上を含む前記透明絶縁基板上の全面に、前記薄
膜トランジスタのゲート絶縁膜となる絶縁膜を形成する
工程と、前記絶縁膜の上に非晶質シリコン膜を形成する
工程と、前記非晶質シリコン膜をレーザーアニールによ
り再結晶化して多結晶シリコン膜にする工程とを更に有
する。
【0027】また、本発明の半導体装置は、透明絶縁基
板の上に、薄膜トランジスタのゲート電極のパターンに
設けられた導電膜と、前記導電膜の上に設けられた金属
膜と、前記金属膜の表面に設けられた前記金属膜の陽極
酸化膜と、前記導電膜及び前記陽極酸化膜上に設けられ
た、前記薄膜トランジスタのゲート絶縁膜となる絶縁膜
と、前記絶縁膜の上に設けられた多結晶シリコン膜と、
を有する。
【0028】
【発明の実施の形態】以下、本発明を好ましい実施の形
態に従い説明する。
【0029】まず、図1〜図7を参照して、例えば、ア
クティブマトリクス型液晶表示(LCD)パネルにおけ
るボトムゲート型多結晶シリコン薄膜トランジスタ(T
FT)及びその製造方法に本発明を適用した第1の実施
の形態を説明する。
【0030】ここで、図1及び図2の各図は、TFTが
形成される領域を左側に、LCDパネルの端部領域を右
側に夫々示す断面図である。また、図3〜図6の各図
は、図2の工程以後のTFTが形成される領域のみを示
す断面図である。更に、図7は、例えば、LCDパネル
の端部近傍領域に設けられる駆動回路等のゲート電極の
パターンを示す平面図である。なお、図1及び図2の各
断面図は、例えば、図7のA−A線に沿った断面に対応
している(図3〜図6の各断面図は、画素アレイ部のも
のであり、従って、図6のA−A線に沿った断面には対
応していない。)。
【0031】まず、図1(a)に示すように、ガラス基
板等の透明絶縁基板1上の全面に、例えば、ITO(ス
ズを含有した酸化インジウム)からなる透明導電膜2
を、例えば、50nm程度の膜厚に形成する。なお、導
電膜2は、必ずしも透明である必要は無い。また、この
導電膜2は、例えば、ゲート電極に用いるタンタル(T
a)やモリブデン−タンタル(Mo−Ta)に比して陽
極酸化膜が形成され難く、且つ、それらのゲート電極の
陽極酸化膜である酸化タンタル(TaOx )に対しエッ
チング選択比を大きくとれるものであれば良い。従っ
て、この導電膜2としては、銅(Cu)やクロム(C
r)等の金属を用いることもできる。
【0032】次に、図1(b)に示すように、導電膜2
上の全面に、ボトムゲート型TFTのゲート電極となる
Ta又はMo−Taの金属膜3を、例えば、200nm
程度の膜厚に形成する。
【0033】次に、図1(c)に示すように、金属膜3
上の全面にフォトレジスト4を塗布形成した後、フォト
リソグラフィーによりこのフォトレジスト4をパターニ
ングする。この時、本実施の形態では、既述した従来の
製造方法とは異なり、このフォトレジスト4を、各TF
Tのゲート電極のパターン(例えば、図7参照)と同じ
パターンに残す。
【0034】次に、図1(d)に示すように、フォトレ
ジスト4をマスクとして、金属膜3をエッチングする。
【0035】次に、図2(a)に示すように、フォトレ
ジスト4をアッシングして除去する。
【0036】これにより、透明絶縁基板1上には、例え
ば、図7に示すように、その全面に導電膜2が形成さ
れ、その導電膜2の上に、各TFTのゲート電極パター
ンの金属膜3が形成される。
【0037】次に、図2(b)に示すように、透明絶縁
基板1上の全面に形成された導電膜2を通じて金属膜3
に所定の電圧を印加し、電解液(図示省略)中で陽極酸
化を行って、金属膜3の表面に、主として酸化タンタル
(TaOx )からなる陽極酸化膜5を形成する。この
時、ITOからなる導電膜2の表面は、Ta又はMo−
Taからなる金属膜3の表面に比し、陽極酸化膜が形成
され難いので、実質的に、金属膜3の表面にのみ陽極酸
化膜5が形成される。
【0038】なお、この陽極酸化の条件は、例えば、金
属膜3がTa膜の場合、電解液としてクエン酸(0.0
1%水溶液)を用い、約0.5mA/cm2 の表面電流
密度で100Vまで昇圧し、100Vにて約2時間陽極
酸化を行う。これにより、膜厚約200nmのTa膜の
うちの約100nmが膜厚約200nmのTaOx に変
わる。また、金属膜3がMo−Ta膜の場合には、電解
液としてクエン酸(0.01%水溶液)を用い、約0.
5mA/cm2 の表面電流密度で100Vまで昇圧し、
100Vにて約2時間陽極酸化を行う。これにより、膜
厚約200nmのMo−Ta膜のうちの約100nmが
膜厚約200nmのTaOx に変わる。
【0039】次に、図2(c)に示すように、金属膜3
の表面に形成された陽極酸化膜5をエッチングマスクと
して用い、例えば、塩酸をエッチャントとして用いて、
導電膜2をエッチングする。これにより、導電膜2は、
金属膜3表面の陽極酸化膜5と実質的に同一の幅に加工
され、従って、各TFTのゲート電極パターンに対応し
たパターンの陽極酸化膜5に対し自己整合的にパターニ
ングされる。そして、これにより、例えば、ITOから
なる導電膜2とTa又はMo−Taからなる金属膜3と
で構成された各TFTのゲート電極が形成される。
【0040】このように、この第1の実施の形態では、
陽極酸化時の引き出し電極として用いた導電膜2を、ゲ
ート電極パターンに対応したパターンの陽極酸化膜5を
エッチングマスクとして用いてパターニングすることが
できる。従って、従来のようなフォトリソグラフィー工
程が不要となり、工程が簡略化されて、工程数を少なく
することができる。
【0041】次に、図2(d)に示すように、将来ゲー
トコンタクトとなる部分の陽極酸化膜5をフォトリソグ
ラフィー及びエッチングにより除去する。これは、後に
層間絶縁膜にソース/ドレインコンタクトと同時にゲー
トコンタクトを形成する際、その部分の陽極酸化膜5を
予め除去しておいて、層間絶縁膜に対するエッチング条
件をソース/ドレインコンタクトの部分とほぼ同等にす
るためである。
【0042】次に、図3〜図6を参照して、図2(d)
の工程以後のボトムゲート型多結晶シリコンTFTの製
造工程を説明する。
【0043】なお、図3〜図6の工程は、アクティブマ
トリクス型LCDの画素スイッチング用TFTの製造工
程を示しており、厳密に言えば、図1及び図2で説明し
たTFTとは異なる。しかしながら、図1及び図2で説
明したTFTの製造工程は、この画素スイッチング用T
FTの場合も実質的に同じなので、ここでは、図3〜図
6の工程を、図1及び図2で説明した工程から連続した
ものとして説明する。また、図1及び図2で説明した駆
動回路用TFTの図2(d)の工程以後の製造工程は、
画素電極を接続する構成以外の構成について、図3〜図
6で説明する工程と実質的に同一である。なお、図3〜
図6において、LCDパネルの端部領域を示す断面図は
省略する。
【0044】まず、図3(a)に示すように、上述した
図2(d)の工程後、陽極酸化膜5上を含む透明絶縁基
板1上の全面に、プラズマCVD法により、膜厚50n
m程度の窒化シリコン(SiNx )膜6、その上に膜厚
100nm程度の酸化シリコン(SiO2 )膜7、及
び、その上に膜厚40nm程度の非晶質シリコン膜8を
順次形成する。なお、非晶質シリコン膜8は、プラズマ
CVD法で多結晶シリコン膜を形成した後、その多結晶
シリコン膜にシリコンをイオン注入して非晶質化するこ
とにより形成しても良い。
【0045】しかる後、例えば、400℃程度で約2時
間、脱水素アニールを行って、各膜中の水素濃度を低減
する。
【0046】次に、図3(b)に示すように、全面にC
VD法により酸化シリコン膜9を形成する。次いで、こ
の酸化シリコン膜9上の全面に形成したフォトレジスト
10を、ゲート電極である金属膜3をマスクとして透明
絶縁基板1の裏面側から露光し、現像して、図示の如
く、ゲート電極に対し自己整合的にフォトレジスト10
のパターンを残す。
【0047】次に、図3(c)に示すように、そのパタ
ーニングされたフォトレジスト10をマスクとして酸化
シリコン膜9をドライ若しくはウェットエッチングし、
図示の如く、酸化シリコン膜9を金属膜3に整合したパ
ターンに残した後、アッシングによりフォトレジスト1
0を除去する。しかる後、全面にパルスレーザー11を
照射して、非晶質シリコン膜8を多結晶シリコン膜12
に再結晶化する。
【0048】この時、本実施の形態では、金属膜3上に
設けた陽極酸化膜5の存在により、金属膜3上の、本来
は窒化シリコン膜6と酸化シリコン膜7からなるゲート
絶縁膜の膜厚が相対的に厚くなる。このため、非晶質シ
リコン膜8の再結晶化の際の熱が熱伝導率の高い金属膜
3から逃げ難くなり、シリコンの凝固までの時間が長く
なる。この結果、形成される多結晶シリコンの結晶粒径
が大きくなり、移動度の高い性能の良い多結晶シリコン
膜12が得られる。従って、そこに形成されるTFTの
特性が向上する。また、TaOx からなる陽極酸化膜5
の存在により、再結晶化で形成される多結晶シリコン膜
12と下地の酸化シリコン膜7との界面の荒れが減少し
て、その平坦性が向上する。更に、TaOx からなる陽
極酸化膜5は誘電率が高いので、ゲート絶縁膜の膜厚を
厚くしても、TFTのチャネル容量をそれ程低下させな
い。従って、TFTの特性をそれ程低下させない。
【0049】また、本実施の形態では、ゲート電極であ
る金属膜3の直上位置に設けた酸化シリコン膜9の厚み
を適当な値に設定することにより非晶質シリコン膜8の
表面反射を低減することができ(レーザー光反射防止作
用)、これによって金属膜3部分とそれ以外の部分での
シリコン膜の結晶化エネルギーの不均一が補償されて、
非晶質シリコン膜8の全体がほぼ均一に再結晶化され
る。なお、この効果を格別必要としない場合には、この
酸化シリコン膜9のパターンを、レーザーアニールによ
る非晶質シリコン膜8の再結晶化後に設けて、それを、
後述する不純物のイオン注入マスクとしてのみ用いても
良い。
【0050】次に、図4(a)に示すように、ゲート電
極である金属膜3の直上位置に設けた酸化シリコン膜9
をイオン注入マスクとして用い、例えば、PH3 によ
り、多結晶シリコン膜12にゲート電極と自己整合的に
N型不純物13、例えば、リン(P)を比較的低濃度に
イオン注入し、例えば、1018〜1019/cm3 程度の
濃度のN型低濃度拡散層14を形成する。
【0051】次に、図4(b)に示すように、酸化シリ
コン膜9、即ち、ゲート電極を含む比較的幅広の領域に
フォトレジスト15を形成し、このフォトレジスト15
をイオン注入マスクとして用いて、例えば、PH3 によ
り、多結晶シリコン膜12にN型不純物13、例えば、
リン(P)を比較的高濃度にイオン注入し、例えば、1
19〜1021/cm3 程度の濃度のN型高濃度拡散層1
6を形成する。これにより、TFTのソース/ドレイン
を主として構成するN型高濃度拡散層16の内側にN型
低濃度拡散層14が設けられたLDD(Lightly Doped
Drain)構造が形成される。
【0052】次に、図4(c)に示すように、フォトレ
ジスト15をアッシングして除去した後、全面に、パル
スレーザー17を照射し、多結晶シリコン膜12に注入
したN型不純物を活性化する。
【0053】なお、このようなボトムゲート型TFTの
場合には、既述した非晶質シリコン膜8の再結晶化工程
と上述の不純物活性化工程を1回のレーザーアニール処
理により同時に行うことが可能である。即ち、非晶質シ
リコン膜8の状態で、各不純物のイオン注入工程までを
行い、その後、パルスレーザーを照射して、非晶質シリ
コン膜8の再結晶化とそれに注入された不純物の活性化
を同時に行う。これにより、工程を簡略化することがで
きる。
【0054】次に、図5(a)に示すように、フォトリ
ソグラフィーでレジストマスク(不図示)を形成した
後、例えば、BHF(バッファードフッ酸)によるウェ
ットエッチングでゲート電極上の酸化シリコン膜9を各
TFTの領域毎に島状に切り離し(図5(a)の紙面に
垂直な方向)、その後、SF6 等のガスによるドライエ
ッチングで多結晶シリコン膜12を各TFTの領域毎に
島状に切り離し、各TFTを電気的に分離する。この
後、上述のレジストマスクを除去する。
【0055】次に、図5(b)に示すように、層間絶縁
膜として膜厚100nm程度の酸化シリコン(Si
2 )膜18、及び、その上にパッシベーション膜とし
て膜厚200nm程度の窒化シリコン(SiNx )膜1
9を順次形成する。しかる後、フォトリソグラフィー及
びドライエッチングにより、窒化シリコン膜19及び酸
化シリコン膜18の所定位置に、N型高濃度拡散層16
にまで達する開孔20、21を形成する。なお、この
時、既述したように、図外の位置で、ゲートコンタクト
となる開孔も同時に形成する。
【0056】次に、図5(c)に示すように、開孔2
0、21内を含む全面に膜厚500nm程度のアルミ
(Al)膜22を形成した後、フォトリソグラフィー及
びドライエッチングにより、このAl膜22をパターニ
ングして、図示の如く、一方の開孔20の位置でTFT
の一方のN型高濃度拡散層16に電気的に接続するAl
配線22を形成する。
【0057】次に、図6(a)に示すように、開孔21
内を含む全面に、例えば、有機膜等からなる平坦化膜2
3を形成する。
【0058】次に、図6(b)に示すように、フォトリ
ソグラフィー及びドライエッチングにより、平坦化膜2
3の所定位置に開孔21と連続する開孔24を形成す
る。
【0059】次に、図6(c)に示すように、開孔24
(開孔21)内を含む所定パターンに、例えば、膜厚1
50nm程度のITOからなる画素電極25を形成す
る。
【0060】以上の工程により、アクティブマトリクス
型LCDの画素スイッチング用ボトムゲート型多結晶シ
リコンTFTが製造される。
【0061】次に、図8及び図9を参照して、本発明の
第2の実施の形態を説明する。この第2の実施の形態に
おいて、上述した第1の実施の形態と対応する部位には
上述した第1の実施の形態と同一の符号を付す。
【0062】この第2の実施の形態では、まず、図8
(a)に示すように、ガラス基板等の透明絶縁基板1上
の全面に、例えば、ITO(スズを含有した酸化インジ
ウム)からなる透明導電膜2を形成する。
【0063】次に、図8(b)に示すように、導電膜2
上の全面にMo膜3a、及び、その上の全面にTa膜3
bを順次形成する。なお、この金属膜の組み合わせは、
下層が比較的抵抗の低いものであり、上層がその表面に
陽極酸化膜が形成され易いものであれば、任意に組み合
わせが可能である。例えば、下層には、Mo膜以外にC
u膜を用いることができ、上層には、Ta膜以外にMo
−Ta膜やAl膜を用いることができる。更に、下層に
Mo−Ta膜を用い、上層にTa膜を用いることもでき
る。更に、金属膜は、この例のような2層に限らず、3
層以上に構成することもできる。
【0064】次に、図8(c)に示すように、Ta膜3
b上の全面にフォトレジスト4を塗布形成した後、フォ
トリソグラフィーによりこのフォトレジスト4をパター
ニングする。この時、やはり、このフォトレジスト4
を、各TFTのゲート電極のパターンと同じパターンに
残す。
【0065】次に、図8(d)に示すように、フォトレ
ジスト4をマスクとして、Ta膜3b及びMo膜3aを
エッチングする。
【0066】次に、図9(a)に示すように、フォトレ
ジスト4をアッシングして除去する。
【0067】次に、図9(b)に示すように、透明絶縁
基板1上の全面に形成された導電膜2を通じてMo膜3
a及びTa膜3bに所定の電圧を印加し、電解液(図示
省略)中で陽極酸化を行って、Ta膜3bを実質的に全
て、主として酸化タンタル(TaOx )からなる陽極酸
化膜5aに変えるとともに、Mo膜3aの側面にも、主
として酸化モリブデン(MoOx )からなる陽極酸化膜
5bを形成する。なお、Ta膜3bは、その一部が、陽
極酸化膜5aに変わらずにMo膜3aの上に残っても別
段差し支えは無い。
【0068】次に、図9(c)に示すように、Mo膜3
aの表面に形成された陽極酸化膜5a、5bをエッチン
グマスクとして用いて、導電膜2をエッチングする。こ
れにより、導電膜2は、各TFTのゲート電極パターン
に自己整合的にパターニングされる。
【0069】なお、この第2の実施の形態において、図
9(c)の工程後は、上述した第1の実施の形態の図2
(d)以降の工程と実質的に同じであるので、その説明
は省略する。
【0070】この第2の実施の形態では、各TFTのゲ
ート電極が、比較的抵抗の低いMo膜3aとITOから
なる導電膜2により構成される。従って、上述した第1
の実施の形態の場合に比較して、ゲート電極の抵抗を低
くすることができる。なお、下層の金属膜の側面に形成
される陽極酸化膜は、必ずしも導電性である必要は無
く、抵抗の低い下層の金属膜と導電膜とだけでもゲート
電極の抵抗を充分に低くすることができる。
【0071】以上、本発明をアクティブマトリクス型L
CDのボトムゲート型多結晶シリコンTFT及びその製
造方法に適用した実施の形態を説明したが、本発明はこ
れらの実施の形態に限定されるものではない。例えば、
本発明は、陽極酸化膜を用いる他のボトムゲート型多結
晶シリコンTFT及びその製造方法にも適用が可能であ
る。
【0072】また、本発明は、例えば、単結晶シリコン
半導体基板の上に層間絶縁膜を介して形成された金属配
線層の表面に陽極酸化膜を形成する場合にも、同様に適
用が可能である。
【0073】更に、本発明は、誘電率の高いTaOx
の陽極酸化膜をキャパシタ誘電体膜として用いるキャパ
シタ構造を製造する場合に適用しても極めて有用なもの
である。
【0074】
【発明の効果】本発明においては、陽極酸化膜を形成す
る金属膜の下に導電膜を形成し、その導電膜を通じて金
属膜に陽極酸化用の電圧を印加する。従って、陽極酸化
用の引き出し電極のパターンを金属膜のパターンに設け
る必要が無くなり、金属膜を最初から所望のパターンに
形成しておくことができる。そして、陽極酸化後、金属
膜の表面に形成された陽極酸化膜をマスクとして金属膜
の下の導電膜をパターニングするので、その導電膜をパ
ターニングするためにフォトリソグラフィー工程が必要
無い。従って、従来は必要であった、金属膜のパターン
に設けた引き出し電極パターンを除去するためのフォト
リソグラフィー工程が不要になり、工程数を削減するこ
とができる。
【0075】また、導電膜のパターニング後も金属膜の
下には導電膜が残るので、例えば、金属膜として陽極酸
化可能な比較的抵抗の高い材料を用いた場合でも、その
金属膜と導電膜とで構成される、例えば、ゲート電極や
配線等の抵抗を低くすることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態によるボトムゲート
型多結晶シリコンTFTの製造方法を工程順に示す断面
図である。
【図2】本発明の第1の実施の形態によるボトムゲート
型多結晶シリコンTFTの製造方法を工程順に示す断面
図である。
【図3】本発明の第1の実施の形態によるボトムゲート
型多結晶シリコンTFTの製造方法を工程順に示す断面
図である。
【図4】本発明の第1の実施の形態によるボトムゲート
型多結晶シリコンTFTの製造方法を工程順に示す断面
図である。
【図5】本発明の第1の実施の形態によるボトムゲート
型多結晶シリコンTFTの製造方法を工程順に示す断面
図である。
【図6】本発明の第1の実施の形態によるボトムゲート
型多結晶シリコンTFTの製造方法を工程順に示す断面
図である。
【図7】本発明の第1の実施の形態によるボトムゲート
型多結晶シリコンTFTのゲート電極のパターンを示す
平面図である。
【図8】本発明の第2の実施の形態によるボトムゲート
型多結晶シリコンTFTの製造方法を工程順に示す断面
図である。
【図9】本発明の第2の実施の形態によるボトムゲート
型多結晶シリコンTFTの製造方法を工程順に示す断面
図である。
【図10】駆動回路内蔵型LCDの構成を示す概略図で
ある。
【図11】従来のボトムゲート型多結晶シリコンTFT
の製造方法を工程順に示す断面図である。
【図12】従来のボトムゲート型多結晶シリコンTFT
の製造方法を工程順に示す断面図である。
【図13】従来のボトムゲート型多結晶シリコンTFT
のゲート電極パターン及び引き出し電極パターンを示す
平面図である。
【図14】従来のボトムゲート型多結晶シリコンTFT
の引き出し電極パターンを除去するためのフォトレジス
トパターンを示す平面図である。
【図15】従来のボトムゲート型多結晶シリコンTFT
のゲート電極パターンを示す平面図である。
【符号の説明】
1…透明絶縁基板、2…導電膜、3…金属膜、4…フォ
トレジスト、5…陽極酸化膜、6…窒化シリコン膜、7
…酸化シリコン膜、8…非晶質シリコン膜、9…酸化シ
リコン膜、11、17…パルスレーザー、12…多結晶
シリコン膜、13…N型不純物、14…N型低濃度拡散
層、16…N型高濃度拡散層、18…酸化シリコン膜、
19…窒化シリコン膜、22…アルミ配線、23…平坦
化膜、25…画素電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/28 301 H01L 29/78 612C 627G

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 絶縁層の上の全面に導電膜を形成する工
    程と、 前記導電膜の上に所定パターンの金属膜を形成する工程
    と、 前記導電膜を通じて前記金属膜に所定の電圧を印加する
    ことにより、電解液中において前記金属膜を陽極とした
    陽極酸化を行い、前記金属膜の表面に陽極酸化膜を形成
    する工程と、 前記金属膜及びその表面に形成された前記陽極酸化膜を
    マスクにして、前記導電膜をパターニングする工程と、 を有することを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記導電膜が、前記陽極酸化時に、前記
    金属膜に比較して陽極酸化膜が形成され難い膜である、
    請求項1に記載の半導体装置の製造方法。
  3. 【請求項3】 前記導電膜が、前記金属膜の前記陽極酸
    化膜に対してエッチング選択比を大きくとることができ
    る膜である、請求項1に記載の半導体装置の製造方法。
  4. 【請求項4】 透明絶縁基板の上の全面に導電膜を形成
    する工程と、 前記導電膜の上に、薄膜トランジスタのゲート電極のパ
    ターンに金属膜を形成する工程と、 前記導電膜を通じて前記金属膜に所定の電圧を印加する
    ことにより、電解液中において前記金属膜を陽極とした
    陽極酸化を行い、前記金属膜の表面に陽極酸化膜を形成
    する工程と、 前記金属膜及びその表面に形成された前記陽極酸化膜を
    マスクにして、前記導電膜をパターニングする工程と、 を有することを特徴とする半導体装置の製造方法。
  5. 【請求項5】 前記導電膜が、スズを含有した酸化イン
    ジウムで構成された導電膜である、請求項4に記載の半
    導体装置の製造方法。
  6. 【請求項6】 前記金属膜が、タンタル膜及びモリブデ
    ンとタンタルの合金膜からなる群より選ばれた少なくと
    も1種である、請求項4に記載の半導体装置の製造方
    法。
  7. 【請求項7】 前記導電膜をパターニングして前記導電
    膜と前記金属膜からなるゲート電極を形成した後、前記
    導電膜及び前記陽極酸化膜上を含む前記透明絶縁基板上
    の全面に、前記薄膜トランジスタのゲート絶縁膜となる
    絶縁膜を形成する工程と、前記絶縁膜の上に非晶質シリ
    コン膜を形成する工程と、前記非晶質シリコン膜をレー
    ザーアニールにより再結晶化して多結晶シリコン膜にす
    る工程とを更に有する、請求項4に記載の半導体装置の
    製造方法。
  8. 【請求項8】 透明絶縁基板の上に、薄膜トランジスタ
    のゲート電極のパターンに設けられた導電膜と、 前記導電膜の上に設けられた金属膜と、 前記金属膜の表面に設けられた前記金属膜の陽極酸化膜
    と、 前記導電膜及び前記陽極酸化膜上に設けられた、前記薄
    膜トランジスタのゲート絶縁膜となる絶縁膜と、 前記絶縁膜の上に設けられた多結晶シリコン膜と、 を有する半導体装置。
  9. 【請求項9】 前記陽極酸化膜の幅と前記導電膜の幅が
    実質的に同一である、請求項8に記載の半導体装置。
  10. 【請求項10】 前記導電膜が、スズを含有した酸化イ
    ンジウムで構成された導電膜である、請求項8に記載の
    半導体装置。
  11. 【請求項11】 前記金属膜が、タンタル膜及びモリブ
    デンとタンタルの合金膜からなる群より選ばれた少なく
    とも1種である、請求項8に記載の半導体装置。
JP35070996A 1996-12-27 1996-12-27 半導体装置及びその製造方法 Pending JPH10189992A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35070996A JPH10189992A (ja) 1996-12-27 1996-12-27 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35070996A JPH10189992A (ja) 1996-12-27 1996-12-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10189992A true JPH10189992A (ja) 1998-07-21

Family

ID=18412324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35070996A Pending JPH10189992A (ja) 1996-12-27 1996-12-27 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH10189992A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008052154A (ja) * 2006-08-28 2008-03-06 Optrex Corp 電子機器及び電子機器の製造方法
JP2017152714A (ja) * 2009-03-05 2017-08-31 株式会社半導体エネルギー研究所 表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008052154A (ja) * 2006-08-28 2008-03-06 Optrex Corp 電子機器及び電子機器の製造方法
JP2017152714A (ja) * 2009-03-05 2017-08-31 株式会社半導体エネルギー研究所 表示装置

Similar Documents

Publication Publication Date Title
US7479657B2 (en) Semiconductor device including active matrix circuit
US5962897A (en) Semiconductor device and method for forming the same
US5686328A (en) Semiconductor device and process for fabricating the same
JP3593212B2 (ja) 表示装置
JP3335757B2 (ja) 陽極酸化方法
JP3212060B2 (ja) 半導体装置およびその作製方法
US20030138996A1 (en) Semiconductor device and method of fabricating the same
JPH0792500A (ja) 半導体装置
JPH05267667A (ja) 半導体装置とその作製方法
JP2000058839A (ja) 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JPH0832079A (ja) 半導体装置およびその作製方法
JPH10256554A (ja) 薄膜トランジスタ及びその製造方法
JPH10275913A (ja) 半導体装置、半導体装置の製造方法及び薄膜トランジスタの製造方法
JPH0818055A (ja) 半導体集積回路およびその作製方法
JP4657361B2 (ja) 半導体装置
JPH10189992A (ja) 半導体装置及びその製造方法
JP3238072B2 (ja) 薄膜トランジスタ
JP4197270B2 (ja) 半導体集積回路の作製方法
JPH10189994A (ja) 半導体装置及びその製造方法
JP4190612B2 (ja) 半導体装置の作製方法
JP4417327B2 (ja) 半導体装置の作製方法
JPH05129567A (ja) アクテイブマトリクス基板及びアクテイブマトリクス基板の製造方法
JPH10189499A (ja) 半導体装置の製造方法
JPH1065181A (ja) 半導体装置およびその作製方法
JPH07162006A (ja) 薄膜半導体装置及びその製造方法