KR960043286A - 회로 기판 및 그 제조 방법 - Google Patents
회로 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR960043286A KR960043286A KR1019960017883A KR19960017883A KR960043286A KR 960043286 A KR960043286 A KR 960043286A KR 1019960017883 A KR1019960017883 A KR 1019960017883A KR 19960017883 A KR19960017883 A KR 19960017883A KR 960043286 A KR960043286 A KR 960043286A
- Authority
- KR
- South Korea
- Prior art keywords
- control means
- circuit board
- anodization
- anodic oxidation
- board according
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims 2
- 230000003647 oxidation Effects 0.000 claims abstract 18
- 238000007254 oxidation reaction Methods 0.000 claims abstract 18
- 238000002048 anodisation reaction Methods 0.000 claims abstract 17
- 239000004065 semiconductor Substances 0.000 claims abstract 7
- 239000007769 metal material Substances 0.000 claims abstract 5
- 238000000034 method Methods 0.000 claims 3
- 239000010407 anodic oxide Substances 0.000 claims 2
- 238000007743 anodising Methods 0.000 claims 2
- 239000012212 insulator Substances 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/005—Control means for lapping machines or devices
- B24B37/013—Devices or means for detecting lapping completion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Mechanical Engineering (AREA)
- Automation & Control Theory (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Liquid Crystal (AREA)
Abstract
회로 기판은 전극, 다수의 분기된 부분을 갖고 있고 주로 금속 재료로 형성된 배선, 분기된 부분을 양극 산화시키기도록전압을 배선에 인가하는 단자, 및 상기 분기된 부분의 양극 산화의 정도를 제어하는 양극 산화 콘트롤러를 포함한다. 분기된 부분은 반도체 디바이스의 전극으로서 작용한다. 단자는 배선에 접속된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 회로 기판의 주요 부분을 도시하는 평면도.
Claims (24)
- 주로 금속 재료로 형성되며, 전극으로서 사응되는 단부를 갖는 배선: 상기 배선의 다른 단부에 접속되어상기 배선을 양극 산화하기 위해 전압을 상기 배선에 인가하는 단자: 및 상기 전극으로서 작용하는 상기 단부보다 상기단자에 접속된 상기 다른 단부에 더 근접한 상기 배선의 일부분으로서 상기 배선의 양극 산화 정도를 제어하는 양극 산화제어 수단을 포함하고, 상기 양극 산화 제어 수단은 상기 단자에 의해 인가된 상기 전압에 의해 양극 산화되어 절연체가형성되는 것을 특징으로 하는 회로 기판.
- 제1항에 있어서, 상기 양극 산화 제어 수단은 상기 배선의 상기 단부의 표면상에 형성된 양극 산화막의 두께와 일치하는 폭을 갖는 것을 특징으로 하는 회로 기판.
- 제1항에 있어서, 상기 양극 산화 제어 수단은 상기 배선의 상기 단부의 표면상에 형성된 양극 산화막의 두께와 일치하는 두께를 갖는 것을 특징으로 하는 회로기판.
- 전극을 포함하는 다수의 반도체 디바이스: 상기 반도체 디바이스의 상기 전극으로서 작용하는 다수의 분기된 부분을 갖고 있으며, 주로 금속 재료로 형성되는 배선: 상기 배선에 접속되어 상기 분기된 부분을 양극 산화시키기 위해 전압을 상기 배선에 인가하는 단자: 및 상기 분기된 부분의 양극 산화의 정도를 제어하는 양극 산화 제어 수단을 포함하는 것을 특징으로 하는 회로 기판.
- 제4항에 있어서, 상기 양극 산화 제어 수단은 상기 분기된 부분과 다른 상기 배선의 일부분인 것을 특징으로 하는 회로 기판.
- 제5항에 있어서, 상기 일부분은 상기 분기된 부분의 폭보다 더 좁은 것을 특징으로 하는 회로 기판.
- 제6항에 있어서, 상기 양극 산화 제어 수단의 상기 폭은 상기 분기된 부분의 양극 산화의 정도에 따라 결정되는 것을 특징으로 하는 회로 기판.
- 제5항에 있어서, 상기 일부분은 상기 분기된 부분보다 더 얇은 것을 특징으로 하는 회로 기판.
- 제8항에 있어서, 상기 양극 산화 제어 수단의 두께가 상기 분기된 부분의 양극 산화의 정도에 따라 결정되는 것을 특징으로 하는 회로 기판.
- 제4항에 있어서, 상기 양극 산화 제어 수단은 상기 분기된 부분의 일부이고, 서로 병렬로 접속되며, 각각이 상기 분기된 부분중 해당 분기된보다 폭이 더 좁은 것을 특징으로 하는 회로 기판.
- 제10항에 있어서, 상기 양극 산화 제어 수단은 폭이 다른 것을 특징으로 하는 회로 기판.
- 제11항에 있어서, 상기 양극 산화 제어 수단의 상기 폭은 상기 분기된 부분의 상기 양극 산화의 정도에따라 결정되는 것을 특징으로 하는 회로 기판.
- 제4항에 있어서, 상기 양극 산화 제어 수단은 상기 분기 부분의 일부이고, 직렬로 접속되며, 각각이 상기분기 부분 중해당 부분보다 폭이 더 좁은 것을 특징으로 하는 회로 기판.
- 제13항에 있어서, 상기 양극 산화 제어 수단은 폭이 다른 것을 특징으로 하는 회로 기판.
- 제14항에 있어서, 상기 양극 산화 제어 수단의 상기 폭이 상기 분기된 부분의 상기 양극 산화의 정도에따라 결정되는 것을 특징으로 하는 회로 기판.
- 제4항에 있어서, 상기 양극 산화 제어 수단은 상기 분기된 부분의 일부이고, 서로 병렬로 접속되며, 각각이 상기 분기된 부분 증 해당 부분보다 두짜가 더 얇은것을 특징으로 하는 회로 기판.
- 제16항에 있어서, 상기 양극 산화 제어 수단은 두께가 다른 것을 특징으로 하는 회로 기판.
- 제17항에 있어서, 상기 양극 산화 제어 수단의 상기 두께는 상기 분기된 부분의 상기 양극 산화의 정도에따라 결정되는 것을 특징으로 하는 회로 기판.
- 제4항에 있어서, 상기 양극 산화 제어 수단은 상기 분기 부분의 일부이고, 서로 직렬로 접속되며, 각각이상기 분기된 부분중 해당 부분보다 두께가 더 얇은 것을 특징으로 하는 회로 기판.
- 제19항에 있어서, 상기 양극 산화 제어 수단은 두께가 다른 것을 특징으로 하는 회로 기판.
- 제20항에 있어서, 상기 양극 산화 제어 수단의 상기 두께는 상기 분기된 부분의 상기 양극 산화의 정도에따라 결정되는 것을 특징으로 하는 회로 기판.
- 전극을 포함하는 다수의 반도체 디바이스: 및 상기 반도체 디바이스의 전극으로서 작용하는 다수의 분기된 부분을 갖고 있고, 주로 금속 재료로 형성된 배선을 포함하는 회로 기판을 제조하는 방법에 있어서, 기판 상에 반도체층을 형성하는 스텝: 상기 반도체층 상에 주로 금속 재료로 제조되고 상기 배선을 형성하기 위해 상기 층을 패터닝하는층, 및 전압을 상기 배선에 접속된 배선에 인가하는 단자를 형성하는 스텝: 상기 분기된 부분 상에 양극 산화막을 형성하기 위해 상기 전압을 상기 배선에 인가함으로써 상기 배선을 양극 산화하는 스텝: 및 이온을 상기 반도체충에 주입함으로써 소스 및 드레인 영역을 형성하는 스텝을 포함하고, 주로 상기 금속 재료로 제조된 상기 층을 형성하는 상기 스텝은 상기 배선과 동시에 상기 분기된 부분의 양극 산화의 정도를 제어하는 양극 산화 제어 수단을 형성하는 것을 특징으로 하는회로 기판의 제조 방법.
- 제22항에 있어서, 상기 양극 산화 제어 수단은 상기 분기된 부분보다 폭이 더 좁은 것을 특징으로 하는회로 기판의 제조 방법.
- 제22항에 있어서, 상기 양극 산화 제어 수단은 상기 분기된 부분보다 두께가 더 얇은 것을 특징으로 하는회로 기판의 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP95-126913 | 1995-05-25 | ||
JP12691395A JP3176253B2 (ja) | 1995-05-25 | 1995-05-25 | 回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960043286A true KR960043286A (ko) | 1996-12-23 |
KR100201247B1 KR100201247B1 (ko) | 1999-06-15 |
Family
ID=14946997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960017883A KR100201247B1 (ko) | 1995-05-25 | 1996-05-25 | 회로 기판 및 그 제조 방법 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5703744A (ko) |
JP (1) | JP3176253B2 (ko) |
KR (1) | KR100201247B1 (ko) |
TW (1) | TW299431B (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3129223B2 (ja) * | 1997-02-28 | 2001-01-29 | 日本電気株式会社 | 半導体装置 |
US6020222A (en) * | 1997-12-16 | 2000-02-01 | Advanced Micro Devices, Inc. | Silicon oxide insulator (SOI) semiconductor having selectively linked body |
US6303945B1 (en) * | 1998-03-16 | 2001-10-16 | Canon Kabushiki Kaisha | Semiconductor element having microcrystalline semiconductor material |
JP4372943B2 (ja) | 1999-02-23 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
JP4662647B2 (ja) * | 2001-03-30 | 2011-03-30 | シャープ株式会社 | 表示装置及びその製造方法 |
WO2006046676A1 (ja) * | 2004-10-25 | 2006-05-04 | Pioneer Corporation | 電子回路基板及びその製造方法 |
US20080207077A1 (en) * | 2007-02-26 | 2008-08-28 | 3M Innovative Properties Company | Fabrication of backplanes allowing relaxed alignment tolerance |
CN103915417B (zh) * | 2014-04-10 | 2016-08-17 | 上海和辉光电有限公司 | 一种测试器件群测试键 |
CN105448890B (zh) * | 2014-07-04 | 2018-04-17 | 上海和辉光电有限公司 | 一种测试器件群测试键 |
JP2016111105A (ja) * | 2014-12-03 | 2016-06-20 | 株式会社Joled | 薄膜トランジスタ及びその製造方法、並びに、表示装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4839002A (en) * | 1987-12-23 | 1989-06-13 | International Hardcoat, Inc. | Method and capacitive discharge apparatus for aluminum anodizing |
US5402254B1 (en) * | 1990-10-17 | 1998-09-22 | Hitachi Ltd | Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon |
JP3120521B2 (ja) * | 1991-12-24 | 2000-12-25 | カシオ計算機株式会社 | 金属膜の陽極酸化方法 |
US5485019A (en) * | 1992-02-05 | 1996-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
JP3121944B2 (ja) * | 1992-05-09 | 2001-01-09 | 株式会社半導体エネルギー研究所 | 電子回路の作製方法 |
US5576225A (en) * | 1992-05-09 | 1996-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming electric circuit using anodic oxidation |
JP3150792B2 (ja) * | 1992-05-09 | 2001-03-26 | 株式会社半導体エネルギー研究所 | 電子回路の作製方法 |
JPH06163585A (ja) * | 1992-11-18 | 1994-06-10 | Nippon Sheet Glass Co Ltd | 薄膜トランジスタアレイの製造方法 |
JP3107941B2 (ja) * | 1993-03-05 | 2000-11-13 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタおよびその作製方法 |
JPH07135323A (ja) * | 1993-10-20 | 1995-05-23 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体集積回路およびその作製方法 |
JP3153065B2 (ja) * | 1993-12-27 | 2001-04-03 | 株式会社半導体エネルギー研究所 | 半導体集積回路の電極の作製方法 |
-
1995
- 1995-05-25 JP JP12691395A patent/JP3176253B2/ja not_active Expired - Fee Related
-
1996
- 1996-05-22 US US08/651,514 patent/US5703744A/en not_active Expired - Fee Related
- 1996-05-24 TW TW085106155A patent/TW299431B/zh active
- 1996-05-25 KR KR1019960017883A patent/KR100201247B1/ko not_active IP Right Cessation
-
1997
- 1997-10-30 US US08/961,259 patent/US6033940A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3176253B2 (ja) | 2001-06-11 |
US5703744A (en) | 1997-12-30 |
KR100201247B1 (ko) | 1999-06-15 |
JPH08321620A (ja) | 1996-12-03 |
TW299431B (ko) | 1997-03-01 |
US6033940A (en) | 2000-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950030242A (ko) | 반도체장치와 그 제조방법 | |
KR890702161A (ko) | 집적회로 장치 및 그 제조방법 | |
KR970030682A (ko) | 반도체장치 및 그 제조방법 | |
KR960043286A (ko) | 회로 기판 및 그 제조 방법 | |
KR920007160A (ko) | 집적 회로용 절연 리드 프레임 및 그의 제조 방법 | |
KR960015962A (ko) | 박막트랜지스터 | |
KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
KR970072480A (ko) | 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조 | |
KR880014649A (ko) | 반도체 장치 및 그 제조방법 | |
KR920020671A (ko) | 골드구조를 가지는 반도체소자의 제조방법 | |
KR970063783A (ko) | 반도체 장치 형성방법 | |
KR910020932A (ko) | 반도체장치 및 그 제조방법 | |
KR930020590A (ko) | 알루미늄을 주성분으로 하는 금속박막의 에칭방법 및 박막트랜지스터의 제조방법 | |
EP4092755A3 (en) | Semiconductor device with conductive element formed over dielectric layers and method of fabrication therefor | |
KR960039379A (ko) | 반도체 메모리 소자 제조방법 | |
KR0179137B1 (ko) | 금속배선의 양극산화 방지부분의 구조 및 양극산화 방법 | |
KR960036139A (ko) | 반도체 집적회로의 제조방법 | |
KR970077727A (ko) | 메스패트(mesfet)의 제조방법 | |
KR970013123A (ko) | 박막 트랜시스터의 제조 방법 | |
US4097685A (en) | Discrete crossover chips for individual conductor track crossovers in hybrid circuits and method for constructing same | |
KR940003058A (ko) | Am-lcd의 구조 및 제조방법 | |
KR960026884A (ko) | 마스크 롬 및 그 제조방법 | |
KR880008456A (ko) | 반도체 스위칭 장치 및 제조방법 | |
KR960026751A (ko) | 전계효과 소자 및 그 전극 형성 방법 | |
KR930020728A (ko) | 박막 트랜지스터와 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040219 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |