KR910020932A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR910020932A
KR910020932A KR1019910007124A KR910007124A KR910020932A KR 910020932 A KR910020932 A KR 910020932A KR 1019910007124 A KR1019910007124 A KR 1019910007124A KR 910007124 A KR910007124 A KR 910007124A KR 910020932 A KR910020932 A KR 910020932A
Authority
KR
South Korea
Prior art keywords
insulating film
gate electrode
conductive layer
forming
semiconductor substrate
Prior art date
Application number
KR1019910007124A
Other languages
English (en)
Other versions
KR940008570B1 (ko
Inventor
가오루 모도나미
나쓰오 아지가
아쓰시 미네스가
요시기 오꾸무라
야스시 마쯔이도
Original Assignee
시기 모리야
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시기 모리야, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 시기 모리야
Publication of KR910020932A publication Critical patent/KR910020932A/ko
Application granted granted Critical
Publication of KR940008570B1 publication Critical patent/KR940008570B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음

Description

반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1의 실시예에 있어서의 반도체 장치의 요부를 확대하여 표시하는 단면도, 제2도는 제1도에 표시한 반도체장치의 요부의 부분 확대도.

Claims (4)

  1. 표면근방에 제1도전형의 활성영역을 가지는 반도체 기판과, 이 반도체기판의 활성영역표면에 게이트절연막을 사이에 두고 형성된 게이트전극과, 이 게이트전극의 상면을 덮는 제1의 절연막과, 상기 게이트전극의 좌우양측부직하근방으로부터 외측에 걸쳐서, 상기 반도체 기판표면 근방에 형성된, 제2도전형의 불순물확산영역과, 상기 게이트전극의 좌우양측부에 퇴적된 한쌍의 제2절연막과, 상기 불순물확산영역의 표면 및 상기 한쌍의 제2절연막의 표면중, 상기 게이트전극의 한쪽의 측부측에 위치하는 표면상에 형성되는 것과 아울러, 상기 게이트전극상에 끝단부를 가지는 제1도전층과, 이제1도전층이 형성되어 있지 않은 측의, 상기 제2절연막의 표면 및 상기 제3절연막과, 상기 제3절연표면상 및 상기 제3절연막을 형성한 측의 불순물확산영역표면상에 형성된 제2도전층과,를 구비한 반도체장치.
  2. 제1항에 있어서, 상기 제1절연막보다도, 에칭에 대하여 높은 선택성을 가지는 재료로 이루어지는 반도체장치.
  3. 반도체기판의 제1도전형의 활성영역의 표면에 게이트절연막을 사이에 두고 또한 상부를 제1절연막으로 덮여진 게이트전극을 형성하는 공정과, 상기 반도체기판 전면에 절연막을 퇴적시켜, 이것에 이방성에칭을 시행하여 상기 게이트전극의 좌우양측부에 한쌍의 제2절연막을 형성하는 공정과, 상기 반도체기판표면전면에, 제2도전형의 불순물이온을 조사하고, 상기 게이트전극만 혹은 상기 게이트전극 및 상기 제2절연막을 마스크로서, 불순물확산영역을 형성하는 공정과, 상기 제2절연막을 형성한 후, 적어도 상기 게이트전극의 표면의 소정위치로 부터, 상기 한쌍의 제2절연막중의 한쪽의 표면 및 그것에 인접하는 측의 불순물확산영역 표면상에 걸쳐서, 상부표면이 절연막으로 덮여진 제1도전층을 선택적으로 형성하는 공정과, 이 제1도전층을 형성한 후, 반도체기판표면전면에 절연막을 퇴적시켜, 이것에 이방성에칭을 시행하고, 상기 제1도전층의 상기 게이트 전극상의 끝단부 및 상기 한쌍의 제2절연막중의 상기 제1도전층이 형성되고 있지 않은 쪽의 표면에, 제3절연막을 형성하는 공정과, 이 제3절연막을 형성한 후에, 적어도 상기 제2절연막표면상 및 상기 불순물확산영역중의 상기 제1도전층이 형성되고 있지 않은 한쪽의 표면상에, 선택적으로 제2도전층을 형성하는 공정과, 를 구비한 반도체장치의 제조방법.
  4. 제3항에 있어서, 상기 제1도전층을 형성한 후, 반도체기판전면에 퇴적하고, 이방성에칭을 시행하여 제3절연막을 형성하는 절연막의 재료로서, 상기 제1절연막의 재료보다도 에칭에 대하여 선택성이 높은 재료를 사용하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910007124A 1990-05-02 1991-05-02 반도체장치 및 그 제조방법 KR940008570B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11627490 1990-05-02
JP2-116274 1990-05-02
JP3-26543 1991-02-20
JP3026543A JP2934325B2 (ja) 1990-05-02 1991-02-20 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR910020932A true KR910020932A (ko) 1991-12-20
KR940008570B1 KR940008570B1 (ko) 1994-09-24

Family

ID=26364340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910007124A KR940008570B1 (ko) 1990-05-02 1991-05-02 반도체장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US5173752A (ko)
JP (1) JP2934325B2 (ko)
KR (1) KR940008570B1 (ko)
DE (1) DE4113962C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000037927A (ko) * 1998-12-03 2000-07-05 권호택 편향요크의 크로스 아암 고정구조

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281838A (en) * 1990-03-13 1994-01-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having contact between wiring layer and impurity region
JP2535676B2 (ja) * 1991-04-01 1996-09-18 株式会社東芝 半導体装置の製造方法
JP2694395B2 (ja) * 1991-04-17 1997-12-24 三菱電機株式会社 半導体装置およびその製造方法
JP3052419B2 (ja) * 1991-05-21 2000-06-12 日本電気株式会社 半導体記憶装置及びその製造方法
JPH05102428A (ja) * 1991-10-07 1993-04-23 Sony Corp 半導体メモリ装置及びその製造方法
US5940721A (en) * 1995-10-11 1999-08-17 International Rectifier Corporation Termination structure for semiconductor devices and process for manufacture thereof
TW344130B (en) 1995-10-11 1998-11-01 Int Rectifier Corp Termination structure for semiconductor device and process for its manufacture
US5811350A (en) * 1996-08-22 1998-09-22 Micron Technology, Inc. Method of forming contact openings and an electronic component formed from the same and other methods
US6261948B1 (en) 1998-07-31 2001-07-17 Micron Technology, Inc. Method of forming contact openings
US6380023B2 (en) 1998-09-02 2002-04-30 Micron Technology, Inc. Methods of forming contacts, methods of contacting lines, methods of operating integrated circuitry, and integrated circuits
TW518719B (en) * 2001-10-26 2003-01-21 Promos Technologies Inc Manufacturing method of contact plug
US6452779B1 (en) * 2002-03-25 2002-09-17 International Business Machines Corporation One-mask metal-insulator-metal capacitor and method for forming same
DE10228571A1 (de) * 2002-06-26 2004-01-22 Infineon Technologies Ag Herstellungsverfahren für eine Halbleiterstruktur mit einer Mehrzahl von Gatestapeln auf einem Halbleitersubstrat und entsprechende Halbleiterstruktur
JP2010010260A (ja) * 2008-06-25 2010-01-14 Panasonic Corp 半導体記憶装置及びその製造方法
EP2753737B1 (de) 2011-09-09 2015-07-29 Oerlikon Textile GmbH & Co. KG Vorrichtung zum behandeln eines fadens
US9966141B2 (en) * 2016-02-19 2018-05-08 Nscore, Inc. Nonvolatile memory cell employing hot carrier effect for data storage

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4587718A (en) * 1984-11-30 1986-05-13 Texas Instruments Incorporated Process for forming TiSi2 layers of differing thicknesses in a single integrated circuit
EP0218408A3 (en) * 1985-09-25 1988-05-25 Hewlett-Packard Company Process for forming lightly-doped-grain (ldd) structure in integrated circuits
US4735680A (en) * 1986-11-17 1988-04-05 Yen Yung Chau Method for the self-aligned silicide formation in IC fabrication
KR910009805B1 (ko) * 1987-11-25 1991-11-30 후지쓰 가부시끼가이샤 다이나믹 랜덤 액세스 메모리 장치와 그의 제조방법
US4868138A (en) * 1988-03-23 1989-09-19 Sgs-Thomson Microelectronics, Inc. Method for forming a self-aligned source/drain contact for an MOS transistor
US4910168A (en) * 1988-05-06 1990-03-20 Mos Electronics Corporation Method to reduce silicon area for via formation
US4949136A (en) * 1988-06-09 1990-08-14 University Of Connecticut Submicron lightly doped field effect transistors
JP2633650B2 (ja) * 1988-09-30 1997-07-23 株式会社東芝 半導体記憶装置およびその製造方法
IT1225624B (it) * 1988-10-20 1990-11-22 Sgs Thomson Microelectronics Procedimento per formare contatti metallo-semiconduttore autoallineatiin dispositivi integrati contenenti strutture misfet
US5006481A (en) * 1989-11-30 1991-04-09 Sgs-Thomson Microelectronics, Inc. Method of making a stacked capacitor DRAM cell
JP2623019B2 (ja) * 1990-03-13 1997-06-25 三菱電機株式会社 半導体装置
DE4143506C2 (de) * 1990-04-27 1997-01-23 Mitsubishi Electric Corp Dram

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000037927A (ko) * 1998-12-03 2000-07-05 권호택 편향요크의 크로스 아암 고정구조

Also Published As

Publication number Publication date
KR940008570B1 (ko) 1994-09-24
US5173752A (en) 1992-12-22
DE4113962A1 (de) 1991-11-14
DE4113962C2 (de) 1997-12-11
JPH04212448A (ja) 1992-08-04
JP2934325B2 (ja) 1999-08-16

Similar Documents

Publication Publication Date Title
KR910020932A (ko) 반도체장치 및 그 제조방법
KR970030681A (ko) 반도체장치의 제조방법
KR920005345A (ko) 터널 주입형 반도체장치 및 그 제조방법
KR900000981A (ko) 반도체장치의 제조방법
KR920022372A (ko) 게이트와 드레인이 중첩된 모오스 트랜지스터의 제조방법 및 그 구조
KR970071425A (ko) 박막 트랜지스터를 갖는 반도체 장치 및 그 제조 방법
KR880014649A (ko) 반도체 장치 및 그 제조방법
KR920020671A (ko) 골드구조를 가지는 반도체소자의 제조방법
KR960024604A (ko) 이중 채널 박막트랜지스터 및 그 제조방법
KR900019261A (ko) 반도체장치
KR910019260A (ko) 반도체장치및 그의 제조방법
KR960036124A (ko) 절연 게이트 반도체 장치 및 그 제조방법
KR950021526A (ko) 반도체 장치 및 그의 제조방법
KR930020590A (ko) 알루미늄을 주성분으로 하는 금속박막의 에칭방법 및 박막트랜지스터의 제조방법
KR920018889A (ko) 반도체장치의 층간콘택구조 및 그 방법
KR920015622A (ko) 집적 회로의 제조방법
KR920022563A (ko) 반도체 장치 및 그 제조방법
KR910019194A (ko) 반도체장치 및 그 제조방법
KR960032585A (ko) 반도체장치 및 그의 제조방법
KR930011246A (ko) 반도체장치 및 그 제조방법
KR970072491A (ko) 박막트랜지스터 및 그 제조방법
KR950026036A (ko) 반도체소자 및 그 제조방법
KR910020920A (ko) 전계효과트랜지스터 및 그 제조방법
JPH0629535A (ja) 薄膜トランジスタ
KR970054130A (ko) 반도체 메모리장치의 패드층 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080911

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee