KR910020920A - 전계효과트랜지스터 및 그 제조방법 - Google Patents
전계효과트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR910020920A KR910020920A KR1019910003631A KR910003631A KR910020920A KR 910020920 A KR910020920 A KR 910020920A KR 1019910003631 A KR1019910003631 A KR 1019910003631A KR 910003631 A KR910003631 A KR 910003631A KR 910020920 A KR910020920 A KR 910020920A
- Authority
- KR
- South Korea
- Prior art keywords
- sidewall insulating
- oxide film
- insulating film
- layer
- semiconductor substrate
- Prior art date
Links
- 230000005669 field effect Effects 0.000 title claims 2
- 238000004519 manufacturing process Methods 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims 10
- 239000000758 substrate Substances 0.000 claims 9
- 239000012535 impurity Substances 0.000 claims 8
- 238000005530 etching Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한 실시예를 표시한 DRAM의 메모셀어레이부의 단면 구조도.
Claims (3)
- 반도체기판의 표면에 형성된 한쌍의 불순물영역과, 상기 한쌍의 불순물영역간에 위치하고, 상기 반도체기판의 표면상에 게이트산화막을 사이에 두고 형성된 게이트전극과, 상기 게이트전극상에 형성된 제1의 상부산화막과 상기 게이트전극 및 상기 제1의 상부산화막의 양측면에 각각 형성된 한쌍의 제1의 측벽절연막과를 가지는 제1의 절연층과, 상기 한쪽의 불순물영역에 접속되고 상기 한쪽의 제1의 측벽절연막의 측면에 접하는 것과 아울러 그 한쪽끝이 상기 게이트전극위에 절연막을 사이에두고 연장조재된 도전층과 상기 도전층상에 형성된 제2의 상부산화막과 상기 도전층 및 상기 제2의 상부 산화막의 한측면에 형성되고 그 하면 측끝이 상기 다른쪽의 제1의 측벽절연막의 표면상에 위치하는 제2의 측벽절연막과를 가지는 제2의 절연층과를 포함하는 전계효과트랜지스터.
- 반도체기판의 표면에 형성된 한쌍의 불순물영역과, 상기 한쌍의 불순물영역간에 위치하고, 상기 반도체기판의 표면상에 게이트산화막을 사이에 두고 형성된 게이트전극과, 상기 게이트전극상에 형성된 제1의 상부산화막과 상기 게이트 전극 및 상기 제1의 상부산화막의 양측면에 각각 형성된 한쌍의 제1의 측벽절연막과를 가지는 제1의 절연층과, 상기 한쪽의 불순물영역에 접속되고 상기 그 한쪽의 제1의 측벽절연막의 측면에 접하는 것과 아울러 그 한쪽끝이 상기 게이트전극상에 절연막을 사이에 두고 연장 존재된 제1의 도전층과, 상기 제1의 도전층상에 형성된 제2의 상부산화막과 상기 제1의 도전층 및 상기 제2의 상부산화막의 한측면에 형성되고 그 하면측끝이 상기 다른쪽의 제1의 측벽절연막의 표면상에 위치하는 제2의 측벽절연막과를 가지는 제2의 절연층과, 상기 다른쪽의 불순물영역에 접속되고 상기 다른쪽의 제1의 측벽절연막의 측면 및 상기 제2의 측벽절연막의 측면에 접하려 형성되는 것과 아울러 상기 제1의 도전층과 전기적으로 절연된 제2의 도전층과를 포함하는 전계효과 트랜지스터.
- 반도체기판상에 전극층을 형성하고 상기 전극층의 상부를 덮는 제1의 상부산화막과 측면부를 덮는 제1의 측벽 절연막으로 이루어지는 제1의 절연층을 형성하고 상기 반도체기판의 상기 제1의 측벽절연막에 인접하는 영역에 불순물영역을 형성하는 스텝과, 상기 반도체기판의 상면 및 상기 제1의 절연층상에 도전층 및 제2의 절연층을 형성하여 제1의 절연층의 상부에 그 끝면을 가지는 형상으로 패터닝 하는 스텝과, 상기 반도체기판상의 전면에 제3의 절연층을 형성하는 스텝과, 상기 제3의 절연층을 에칭하여 상기 제1의 절연층의 상면에 위치하는 상기도전층의 측면에 접하고 또한 상기 제1의 측벽절연막의 표면상에 그 하면측 끝이 위치하도록 제2의 측벽절연막을 형성하는 스텝과를 포함하는 전계효과 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2-115641 | 1990-05-01 | ||
JP2115641A JP2579236B2 (ja) | 1990-05-01 | 1990-05-01 | トランジスタおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910020920A true KR910020920A (ko) | 1991-12-20 |
KR940005890B1 KR940005890B1 (ko) | 1994-06-24 |
Family
ID=14667670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910003631A KR940005890B1 (ko) | 1990-05-01 | 1991-03-07 | 전계효과트랜지스터 및 그 제조방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5157469A (ko) |
JP (1) | JP2579236B2 (ko) |
KR (1) | KR940005890B1 (ko) |
DE (1) | DE4113787C2 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2976842B2 (ja) * | 1995-04-20 | 1999-11-10 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5718356A (en) * | 1980-07-07 | 1982-01-30 | Mitsubishi Electric Corp | Semiconductor memory storage |
JP2590171B2 (ja) * | 1988-01-08 | 1997-03-12 | 株式会社日立製作所 | 半導体記憶装置 |
JPH01257364A (ja) * | 1988-04-07 | 1989-10-13 | Hitachi Ltd | 半導体装置の製造方法 |
DE3918924C2 (de) * | 1988-06-10 | 1996-03-21 | Mitsubishi Electric Corp | Herstellungsverfahren für eine Halbleiterspeichereinrichtung |
JPH0221652A (ja) * | 1988-07-08 | 1990-01-24 | Mitsubishi Electric Corp | 半導体記憶装置 |
DE3922467A1 (de) * | 1988-07-08 | 1990-01-11 | Mitsubishi Electric Corp | Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung |
JPH0240949A (ja) * | 1988-07-30 | 1990-02-09 | Sony Corp | メモリ装置 |
JPH0279462A (ja) * | 1988-09-14 | 1990-03-20 | Toshiba Corp | 半導体記憶装置 |
-
1990
- 1990-05-01 JP JP2115641A patent/JP2579236B2/ja not_active Expired - Lifetime
-
1991
- 1991-03-07 KR KR1019910003631A patent/KR940005890B1/ko not_active IP Right Cessation
- 1991-04-16 US US07/685,398 patent/US5157469A/en not_active Expired - Fee Related
- 1991-04-26 DE DE4113787A patent/DE4113787C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE4113787C2 (de) | 1995-11-16 |
JPH0412562A (ja) | 1992-01-17 |
JP2579236B2 (ja) | 1997-02-05 |
DE4113787A1 (de) | 1991-11-07 |
US5157469A (en) | 1992-10-20 |
KR940005890B1 (ko) | 1994-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960036125A (ko) | 반도체장치 | |
KR950024359A (ko) | 반도체장치 | |
KR920001753A (ko) | 종형 mos 트랜지스터와 그 제조 방법 | |
KR900003896A (ko) | 반도체 메모리와 그 제조방법 | |
KR890003036A (ko) | 반도체장치 | |
KR910020904A (ko) | 반도체기억장치 및 그 제조 방법 | |
KR970054334A (ko) | 박막트랜지스터 및 그의 제조방법 | |
KR890013777A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
KR890015417A (ko) | 불휘발성 반도체기억장치와 그 동작방법 및 제조방법 | |
KR910019235A (ko) | 반도체기억장치 | |
KR940027149A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
KR880014649A (ko) | 반도체 장치 및 그 제조방법 | |
KR900019261A (ko) | 반도체장치 | |
KR950002040A (ko) | 반도체 장치 및 그의 제조방법 | |
KR910019260A (ko) | 반도체장치및 그의 제조방법 | |
KR920015559A (ko) | 반도체 장치 | |
KR890008949A (ko) | 반도체장치 및 그 제조방법 | |
KR920017249A (ko) | 스택형 캐패시터를 구비하는 반도체 메모리 장치 | |
KR910020740A (ko) | 반도체기억장치 | |
KR910017656A (ko) | 반도체장치 | |
KR910020920A (ko) | 전계효과트랜지스터 및 그 제조방법 | |
KR960012495A (ko) | 메모리 셀용 스위칭 트랜지스터 및 캐패시터 | |
KR890003034A (ko) | 개선된 캐패시터 구조를 갖는 반도체 메모리 장치 | |
KR920022528A (ko) | 스택 캐패시터 셀을 자는 반도체 메모리 디바이스 | |
KR850002683A (ko) | 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19990616 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |