TW299431B - - Google Patents

Download PDF

Info

Publication number
TW299431B
TW299431B TW085106155A TW85106155A TW299431B TW 299431 B TW299431 B TW 299431B TW 085106155 A TW085106155 A TW 085106155A TW 85106155 A TW85106155 A TW 85106155A TW 299431 B TW299431 B TW 299431B
Authority
TW
Taiwan
Prior art keywords
many
anodizing
patent application
thickness
circuit board
Prior art date
Application number
TW085106155A
Other languages
English (en)
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Application granted granted Critical
Publication of TW299431B publication Critical patent/TW299431B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/013—Devices or means for detecting lapping completion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Description

A7 經濟部中央標準局負工消費合作社印製 B7五、發明説明（1 ) ' ~~ I明背景 1. 發明領域： 本發明與配備適用於有源矩陣式（active matrix)液晶顯示 裝置或其它電子電路中之—（場效）電晶體的一種電路基板 有關。 2. 有關技藝的描述： 在諸如：有源矩陣式基板或其同類者的一種電路基板上 所形成之一電晶體裝置，包括一閘極，一源極及一汲極。 於一半導體製程中，具有極優熱阻的一種矽材料及具有高 溶點的一種金屬材料，傳統上均被用來形成閘極，原因是: 這些材料都能耐高溫。 然而，因爲這樣一種電極材料當被用於形成一種液晶顯 示裝置或其同類者的佈線中時會增加佈線電阻。所以，具 有低電阻的諸多材料，已經針對其適用性而被加以檢視。 最近，已發展出使用一種低溫技術來形成一電晶體裝置的 技術，進而引導使用諸如鋁的一種低電阻金屬材料來形成 閘極。 在採用諸如鋁的一種低電阻金屬材料來形成諸多電極的 情形中，優點是：當實現在諸多電極表面上形成一陽極處 理膜（film)時得以確保電氣絕緣。這是因爲陽極處理膜爲 諸多電極提供抗蚀性（corrosion-resistance)，並防止導因於 在諸多電極中所發生的諸多小丘（hillocks)而使電極變質 (deterioration) ° 此外，當爲了控制一像素（pixel)成爲在一液晶顯示裝置 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） (請先聞讀背面之注意事項再填寫本頁) •裝-
、ST 線 Α7 Β7 經濟部中央標準局員工消費合作社印製 五、發明説明（2 ) 中之一 ON(導通）狀態或OFF(不導通）狀態而使用一種低電 阻金屬來形成一電晶體的閘極，及藉由陽極處理閘極表面 而形成一閘極絕緣膜時；利用陽極處理膜，可以在電晶體 之半導體層之一源極區及一汲極區中形成諸多偏移區 (offset regions)。説得更明確些，藉著將離子植入半導體 層中而在半導禮層中形成源極和汲極區，用來將位於閘極 下方之一通道區包來在中間。導因於在閘極上面所形成之 陽極處理膜的存在，會在閘極邊緣與源極區和汲極區的邊 緣之間分別形成間隔，而該間隔在電晶體的通道長度方向 上的寬度則等於陽極處理膜的厚度。這個間隔就是偏移區 。對於這樣一種結構而s，於電晶體中，在閘極，源極區 與没極區之間的漏電流量就可減少。並且，没極的耐壓也 會改善。結果是’因而能獲得一種可靠的液晶顯示裝置。 如上所述’在利用一種陽極處理法於電極表面上形成陽 極處理膜的情形中，雖能提供多種優點；然而，在陽極處 理過程中卻引發某些問題。譬如説，當將配備有諸多金屬 電極在其上之一基板浸入一種溶液時，藉著使電流流經諸 多金屬電極’而對這些金屬電極施以陽極處理。因此，爲 了獲得具有所要特性的陽極處理膜，在電流流動期間，就 需要小心謹愼地控制電壓，電流及時間周期。此外，導因 於溶液或其同類者的變質，會使在每一次製造中之陽極處 理膜的厚度有所不同。 再者，在一種驅動已電路整合之液晶顯示裝置的情形中 ’其中一像素電晶體及用來驅動像素電晶趙之一驅動電晶 -5- 本紙張尺度適用?規格_( 2]〇χ297公釐 --- (請先閲讀背面之注意事項再填寫本頁) •裝. -1Τ 線 經濟部中央標準局負工消費合作社印製 A7 _______B7 五、發明説明（3 ) 體，兩者均被形成在相同基板上。爲了增加操作頻率，驅 動電晶體就需要大的導通（0N)電流。而在另—方面，爲了 防止走漏諸多圖像（image)信號，像素電晶體卻需要小的不 導通卿)電流。爲達此㈣，最好是:在驅動電晶體之通 道長度方向上的偏移寬度要短，而像素電晶體的偏移寬度 則要長。於是，在一基板中’就需要視諸多電晶體的使用 目的而定，在通道長度方向上，具有諸多不同宽度的幾種 偏移區；因此，需要具有諸多不同厚度的幾種陽極處理膜 。然而，爲了形成具有諸多不同厚度的陽極處理膜，在陽 極處理期間，就需要利用幾個電壓端點，視所要的厚度而 變化電壓和電流。兩者中任擇其一地，可改變時間周期以 便變化諸多陽極處理膜的厚度。然而，這會使具有一種基 板的液晶顯示裝置的製程變得複雜，而在該基板上則形成 有一像素電晶體及包括諸多驅動電晶體之一驅動電路。 發明概要 本發明之一電路基板包括：主要由一種金屬材料所形成 之一佈線區’佈線區具有被用做爲一電極之一末端部份； 用來施加電壓到佈線區以便陽極處理佈線區之一端點，而 端點則被連接到佈線區的另—末端部份；以及用來控制佈 線區的陽極處理程度之一陽極處理控制裝置，陽極處理控 制裝置爲佈線區的一部份，它距連接到端點的另一末端部 份比距充當做爲電極之末端部份還近。陽極處理控制裝置 係由端點所施加的電壓來加以陽極處理的，以便形成一絕 緣體。 -6- 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） |~; ： τ —裝------訂-----「線 (請先閲讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標率局負工消費合作社印聚 五、發明説明（4 ) — =本發明之-實施例中，陽極處理控制裝置具有根據 線區末端部份的表面上所形成之—陽極處理膜厚 一種寬度。 在本發明的另-實施例中，陽極處理控制裝置則具有： 2據在佈線區末端部份的表面上所形成之—陽極處理膜厚 度的一種厚度。 根據本發明的另一觀點，一種電路基板包括包含諸多 電極的許多半導趙裝置，具有許多分支部份且主要由-種 =屬材料所形成之一佈線區，而諸多分支部份則充當做一 二半導體裝置的電極；用來施加電壓到佈線區以便陽極處 理諸多分支部份之一端點，而端點則被連接到佈線區；以 及用來控制諸多分支部份的陽極處理程度之一陽極處理控制裝置。 在本發明之一實施例中，陽極處理控制裝置是：與諸多 分支部份不同之佈線區的一部份。 在本發明之另一實施例中，陽極處理控制裝置的部份具 有的寬度比諸多分支部份的寬度還窄。 在本發明之又一實施例中，陽極處理控制裝置的寬度係 根據諸多分支部份之陽極處理程度而決定的。 在本發明之再一實施例中，陽極處理控制裝置的部份是 比諸多分支部份還薄。 在本發明之另一實施例中，陽極處理控制裝置的厚度係 根據諸多分支部份之陽極處理程度而決定的。 在本發明之又一實施例中，諸多陽極處理控制裝置都是 本紙银尺度相巾國财縣（CNS ) Λ4規格 (210X297公釐） (請先閱讀背面之注意事項再填寫本苜C ) 裝. 訂 線 A7
經濟部中央標準局員工消費合作社印製 諸多分支部份的部份，並且彼此都被並聯連接；而每一陽 極處理控制裝置具有的寬度則比諸多分支部份之一對應部 份的寬度還窄。 在本發明之再—實施例中，諸多陽極處理控制裝置都有 不同的寬度。 在本發明之另—實施例中，諸多陽極處理控制裝置的寬 度都是根據諸多分支部份之陽極處理程度而決定的。 在本發明之又—實施例中，諸多陽極處理控制裝置都是 諸多刀支部份的部份，並且都被事聯連接；而每一陽極處 理控制裝置具有的寬度則比諸多分支部份之一對應部份的寬 度還窄。 在本發明之再一實施例中，諸多陽極處理控制裝置都有 不同的寬度。 在本發明疋另一實施例中，諸多陽極處理控制裝置的寬 度都是根據諸多分支部份之陽極處 理程度而決定的。 在本發明之又一實施例中，諸多陽極處理控制裝置都是 諸多分支部份的部份，並且彼此都被並聯連接；而每一陽 極處理控制裝置具有的厚度則比諸多分支部份之—對應部 份的厚度還小。 在本發明之再一實施例中，諸多陽極處理控制裝置都有 不同的厚度。 在本發明之另一實施例中，諸多陽極處理控制裝置的厚 度都是根據諸多分支部份之陽極處理程度而決定的。 在本發明之又一實施例中，諸多陽極處理控制裝置都是 11 ^ ^ n ^ IH ^―線 - I ^ { (請先閲讀背面之注意事項再填寫本頁)
經濟部中央標隼局員工消費合作社印製 A7 B7 五、發明説明（6 ) ~ 諸多分支部份的部份，並且彼此都被串聯連接；而每一陽 極處理控制裝置具有的厚度則比諸多分支部份之一對應部 份的厚度還小。 在本發明之#冑施例中，諸多陽極處理控制裝置都# 不同的厚度。 在本發明（又一實施例中’諸多陽極處理控制裝置的厚 度都是根據諸多分支部份之陽極處理程度而決定的。 根據本發明的另—觀點，一種電路基板包括包含諸多 電極的許多半導體裝置；具有許多分支部份且主要由—種 金屬材料所形成之-佈線區，而諸多分支部份則充當做_ 些半導體裝置的電極。用來製造該電路基板的一種方法包 括以下諸多步驟：在一基板上形成一半導體層；在半導體 層上形成主要由金屬材料所製成之一層，並對該層施以圖 案設計（patterning)，以便形成佈線區，而用來施加一電壓 到佈線區之-端點則被連接到佈線區；藉由施加電壓到佈 線區而陽極處理佈線區，以便在諸多分支部份上形成諸多 陽極處理膜；&藉著將離子植入半導體&巾而形成源極和 汲極區。用來形成主要由金屬材料所製成之層的步驟；隨 著佈線區同時形成：用來控制諸多分支部份之陽極處理程 度的陽極處理控制裝置。 在本發明之一實施例中，所形成的陽極處理控制裝置具 有的寬度比諸多分支部份的那些寬度還窄。 、 在本發明之另一實施例中，所形成的陽極處理控制裝置 具有的厚度比諸多分支部份的那些厚度還小。 -9 - 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X25)7公緩） ml nn n^i 1^11 HI a^in n n .^n ^ne I / 斧 l (請先閱讀背面之注意事項再填寫本頁)
*1T 線 A7 B7 五、發明説明（ 根據本發明，在針對陽極處理之一施壓端點與一閘極之 間形成一陽極處理控制器。當利用陽極處理而氧化諸多金 屬線路（lines)，進而氧化陽極處理控制器的整個部份，以 便形成氧化膜（oxidized film)時，氧化膜就會停止電流流動 。結果是，在閘極部份中會停止一陽極處理過程。當在閘 極表面上形成具有所要厚度之一陽極處理膜時，這一種陽 極處理控制器就能使電流停止流動。於是，在電流流動期 間，不需要對電壓，電流及時間周期施以精巧控制。而且 ，在每一次製造中，於閘極表面上所形成之一陽極處理膜 的厚度不會變化。 藉著將在施壓端點與閘極之間的陽極處理控制器配備成 並聯或串聯，在每一部份中，就能變化一時間周期，而在 該周期期間則有電流流動。因此，在單一陽極處理過程中 ’就能形成具有不同厚度的諸多陽極處理膜。 當在一條線路之一部份區域上形成陽極處理控制器時， 藉著將該區域中之寬度或厚度加以改變而使它與其它區域 的有所不同；當具有閘極成爲一末端的線路被施以圖案設 計時’則可同時形成陽極處理控制器。於是，可簡化製程 〇 於是’在此處所述的發明，會使它所提供之一電路基板 的優點變爲可能，該優點就是：當利用一種陽極處埋法在 諸多閘極表面或佈線區上形成氧化膜時，不需要對陽極處 理的諸多條件施以精巧控制；在該陽極處理法中，於每一 次製造中，膜厚度是均勻的，而且在一簡單製程中就能形 -10- 本紙張尺度適用中國國家標準（CNS ) A4規格（21 〇 X 29"7公釐） I-d ；；---J —裝------訂-----「線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 A7 經濟部中央標準局員工消費合作社印製 五、發明説明（8 ) 成幾種具有不同厚度的陽極處理膜。 對那些熟習於此技藝者而言，本發明的這項及其它各項 優點，將因參考諸多附圖加以閲讀並瞭解以下的闡述而得 以彰顯。 附圖概述 圖1是用來圖解説明本發明之一電路基板的主要部份之 一平面圖。 圖2A是在圖1中之—直線A_A•處所取得的電路基板之 一橫截面圖。 圖2B是在圖1中之—直線B_B，處所取得的電路基板之 一橫截面圖。 圖3A是在例1中之—陽極處理過程中，於形成諸多偏移 區之前的電晶體部份之一橫截面圖。 圖3B是在例之—陽極處理過程中，於形成諸多偏移 區之後的電晶趙部份之一橫截面圖。 圖3C是在例}中之一陽極處理過程中，於形成諸多偏移 區之前的陽極處理控制器部份之—橫截面圖。 圖3D是在例！中之一陽極處理過程中，於形成諸多偏移 區之後的陽極處理控制器部份之—橫截面圖。 圖4A是一傳統式陽極處理過程之—流程圖。 圖4B是根據本發明之一陽極處理過程之一流程阌 圖5是用來圖解説明例2之一電路基板的主要 平面圖。 圖6是顯示諸多偏移寬度與電晶體特性之間闞係之一曲 -11 - 度適用中國國家標準 ( CNS ) Λ4規格（210/ 297公^~7~__________ (請先閱讀背面之注意事項再填寫本頁) .裝. 訂 線 A7 A7 經濟部中央標準局Η工消費合作社印製 五、發明説明（9 l ^-- 線圖。 圖7是用來圖解説明例3之一電路基板的主要部份之— 平面圖。 圖8 A和8B則是用來圖解説明例4之一電路基板的主 部份之橫截面圖。 蓋佳實施例的描沭 在下文中，將參考諸多附圖，由一些實例來加以描 發明。 例1 圖1是用來顯示本例之一電路基板之一平面圖。囷和 2Β分別是在圖1中之直線Α_Α，和Β_Β，處所取得的電路基板 之橫截面圖。而圖3 Α到3D則循序顯示本發明之—陽極處 理過程。圖3A是在形成電晶體的諸多偏移區之前的電路 基板的一部份之一橫截面圖，而在該部份中則要形成一電 晶體（以下，簡稱爲一電晶體部份）。圖3B是在形成諸多偏 移區之後的電晶體部份之一橫截面圖。圖3C是在形成諸 多偏移區之前的電路基板的一部份之一橫截面圖，而在兮 部份中則形成一陽極處理控制器。圖3D是在形成諸多偏 移區之後的陽極處理控制器部份之一橫截面圖。在圖j， 2A，2B以及3A到3D中，同樣的組件標示著同樣的參考數 字。 如在圖1，2A和2B中所示，本發明之一電路基板包括在 一絕緣基板201上所形成的許多薄膜電晶體（化化 transistor，TFT)。在圖1中，只圖解説明三個TFT。每一 _____-12- 本紙張尺度適用中國國家標準（CNS ),Μ規格（210X 297公釐_) ' ~~~~~ - n^i · ^^^1 ^^^1 ^^^1 II ·1 HI ^^^1 n 7 缘 Λ m 肩 (請先閲讀背面之注意事項再填寫本頁)
、1T 線 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（1G) TFT包括在絕緣基板201上形成並施以圖案設計成島狀之 一半導體層202;在半導體層202上所形成之一絕緣膜203 :以及一閘極線路204的一部份之一閘極204a。那就是， 利用絕緣膜203將半導體層202與閘極204a加以絕緣。 在包括閘極204a之閘極線路204的表面上，形成一非多 孔（non-porous)陽極處理膜205及一多孔陽極處理膜206。非 多孔陽極處理膜205係形成在包括閘極204a之閘極線路204 的頂面上。而多孔陽極處理膜206則係形成在包括閘極 204a之閘極線路204的兩個側面上。如下所述，在侧面上 所形成之陽極處理膜206的厚度，決定了在通道長度方向 上之諸偏移區的寬度。 一對擴充（extension)電極208均形成在絕緣膜203上，使 得每一擴充電極208各填充一接觸孔207的一部份。將兩個 擴充電極208以電氣方式分別接到半導體層202之一源極區 202a及一汲極區202b。源極區202a的末端與閘極204a的末 端之間隔，係以陽極處理膜206的厚度加以隔開，以便形 成一偏移區。同理，汲極區202b的末端與閘極204a的末端 之間隔，係以陽極處理膜206的厚度加以隔開，以便形成 另一偏移區。 將不是被用來做爲閘極204a的每一閘極線路204的另一 末端部份連接到另一閘極線路204，以便形成一共用 (common)線路。如圖1中所示，經由具有比共用線路之諸 其它部份還窄的寬度之一窄寬度部份，共用線路係以電氣 方式接到針對陽極處理之一施壓端點。此窄寬度部份104 -13- 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X 297公釐） ^ ^ 裝 訂 ^—^線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明（11) 、 執行如陽極處理調整裝置般的功能，用來調整陽極處理膜 206的厚度。藉著以外部方式施加一電壓到施壓端點而 形成陽極處理膜206，以便陽極處理閘極線路204的表面。 用以下方式製造本發明的電路基板。 首先，在絕緣基板201上形成一半導體層202，再將它施 以圖案設計成島狀。玻璃，石英或其同類者均可用於絕緣 基板201。適於半導體層202的材料實例包括：處在非結晶 (amorphous)狀態，微晶（microccrystalline)狀態，複晶 (polycrystalline)狀態及單晶（single-crystalline)狀態中的♦ (Si)和鍺化矽（SiGe)。其間的厚度範圍是：從30到150奈米 (mm，10·9米）。 譬如説，在形成一種非結晶矽層做爲半導體層202的情 形中，該層可在200到300eC範園中的基板溫度下，使用矽 烷（SiH4)氣和氫（H2)氣，利用一種電槳化學蒸汽沈積 (plasma chemical vapor deposition，PCVD)法加以形成。當 一種微晶矽層被用來做爲半導體層202時，該層雖可使用 矽烷氣和氫氣，利用一種PCVD法加以沈積；然而，妙燒 氣與氫氣的氣流率比（flow rate ratio)範圍約爲1/3〇到00 ，且基板溫度則是在200到400°C範園中之一溫度。於使用 一種複晶矽層的情形中，首先，在450。(：的基板溫度下’ 利用一種低壓CVD (LPCVD)法加以沈積一非結晶矽層。然 後，在氮（N2)氣中，於550到600eC的溫度範圍下’將非結 晶碎層施以熱處理（annealed)達24小時’以便形成複晶碎 層。兩者中任擇其一地，可使用在以上諸多條件下’利用 -14 - 本紙張尺度適用中國國家標準（CNS ) Α4规格（210x297公釐） —^—'----—裝— (請先聞讀背面之注意事項再填寫本頁)
、1T 線 經濟部中央標準局負工消費合作社印製 A7 ____B7 五、發明説明（12 ) PVCD法所沈積的非結晶碎膜，以代替利用一種LPCVD法 所沈積的非結晶矽層。在全部的情形中，可能使用二矽燒 (Si2H6)以代替矽烷做爲一種氣體材料。 兩者中任擇其一地，複晶矽層可以：從開始就能以一種 複晶狀態方式加以形成，以代替沈積非結晶矽層再將已沈 積非結晶矽層施以熱處理；或者可以：利用一雷射光束或 一燈光’藉著將已沈積非結晶碎層加以光照（irradiating)而 形成。與矽不同之鍺化矽或其同類者，可被用來做爲適於 半導體層的材料。利用蝕刻法將因而產生的半導體膜施以 圖案設計，以便形成具有島狀的半導體層202。 其次，形成絕緣層203以便遮蔽半導醴層202。可利用一 種大氣壓（atmospheric pressure)化學蒸汽沈積（APCVD)法， 喷鍍（sputtering)法’低壓CVD法，電漿CVD法，遠端
(remote)電漿CVD法或其同類者來形成絕成絕緣層203 ^絕 緣層203的厚度範圍約爲50到150奈米。在本例中，利用大 氣壓CVD法’使用矽烷氣與氧（〇2)氣，於43(TC下形成一層 二氧化矽（Si02)膜。在諸多上述方法中，爲了改善在諸多 步驟期間之絕緣膜203的塗層性（coating property)，該膜就 可能使用"四乙基-正矽酸鹽"（TE0S，Tetra-Ethyl-Ortho-Silicate，Si(OC2H5)4)氣體，利用大氣壓CVD法，電漿CVD 法或其同類者加以形成。再者，可以獨立或組合方式使用 氮化矽（SiNx)，氧化鋁（Al2〇3)，五氧化二钽（Ta205)，或其 同類者來形成與Si02不同的絕緣膜203。其後，爲了改善 其絕緣性，就得將絕緣膜203在氮大氣壓中，於600°C下施 -15- 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2l()X297公漦） I I — — I— ^ I 裝— — II 訂 線 * J \-~ (請先閲讀背面之注意事項再填寫本頁) B7 經濟部中央標準局員工消費合作社印製 五、發明説明（13 ) 以熱處理達12小時。 然後，形成用來形成包括閘極204a之閘極線路204的一 層金屬膜。可使用具有以鋁（A1)，钽（Ta)，鈮（Nb)，鈦（Ti) 或其同類者爲主要成份的一種可陽極處理金屬來形成金屬 膜。金屬膜的厚度範圍約爲200到400奈米。特別是，由於 能形成具有低電阻的諸多電極線路，故使用具有諸如：銘 ，矽化鋁（AlSi)，鈦化鋁（AlTi)，銳化鋁（AISc)或其同類者 的一種以銘爲主要成份的金屬是所要的。在本例中，利用 —種噴鍍法’使用具有以鋁爲主要成份的一種金屬，在基 板的整個表面上形成一層金屬膜。 其後，將在基板的整個表面上所形成的金屬膜施以陽極 處理，以便形成用來保護金屬膜表面的陽極處理膜2〇5， 如圖3 A和3C中所示。執行陽極處理過程的方法是譬如説 ’將基板201浸入一種溶液中’其中的酒石酸（tartaric acid) ’檸檬酸（nitric acid)或其同類者被加以稀釋於諸如乙缔乙 二醇（ethylene glycol)的一種有機溶劑中；並施加8伏的電 壓於該處。於是，在金屬膜的表面上形成一非多孔陽極處 理膜205。非多孔陽極處理膜205如金屬電極的上表面之一 障壁（barrier)般運作，會使得當爲了形成諸多偏移區而執 行另一陽極處理過程時，只能在金屬電極的側面上形成另 一陽極處理膜^使非多孔陽極處理膜2〇5儘可能薄，以致 於不會增加金屬電極的電阻是所要的。 其次’將金屬膜施以囷案設計以形成各自包括閘極2〇4a 的諸多閘極線路204。同時，也形成一施壓端點1〇3及一陽 - -16 - 本紙張尺度適用中國國家Μ規格（2丨οχ297公楚) —- --；---^----f 1¾衣-- (請先閱讀背面之注意事項再填寫本頁) 、νβ 線 經濟部中央標隼局貝工消費合作社印製 A7 B7 五、發明説明（14) 極處理控制器104，後者係與端點1〇3及閘極線路2〇4相接 之共用線路的一部份。在陽極處理過程中，視與共用線路 相接之諸TFT的所要偏移寬度而設定陽極處理控制器i〇4 的寬度。説得更明確些’當在閘極線路204的侧面上所形 成之一陽極處理膜206的厚度達到針對獲得所要的偏移寬 度所需的厚度時’就決定陽極處理控制器1〇4的寬度，使 得陽極處理控制器104被完全陽極處理以作一絕緣膜用， 因爲它的緣故而使來自端點103的電流不會流動。雖然寬 度係視一所要的偏移寬度而變化，但是陽極處理控制器 104的寬度則是在譬如説，從2〇〇奈米到4微米的範圍中。 然後，執行一陽極處理過程的方法是：譬如説，將基板 浸入檸檬酸或草酸（oxalic acid)，硫酸或其同類者的一種 溶液中；並施加一 8伏的電壓。藉著執行在這些條件下的 陽極處理過程，一多孔氧化的鋁膜的形成，就由閘極線路 2 0 4的側面進行。 現在參考圖4A和4B，將對在一傳統電路基板及本例之 一電路基板的情形中之一陽極處理過程加以描述。 如圖4A中所示，於傳統電路基板的情形中；在將基板 浸入溶液中之前’根據將要形成之陽極處理膜的所要厚度 ’需將有基板浸入其中的一種溶液加以調整，使其具有適 當的酸絵値（pH)，溫度等等。其後，將基板浸入溶液中， 並將譬如説是8伏之一電壓施加到在基板上所形成的金屬 佈線區或其同類者。於是，在基板上所形成的金屬佈線區 或其同類者均被陽極處理。 -17- 本紙張尺度適用中國國家標準（CNS ) Λ4規格—（210X297公釐） --^--^----I裝------訂-----「線 (請先閲讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局負工消費合作社印製 五、發明説明（15 於圖4A中所示之一實例中，用來控制一像素成爲在— ON狀態或在-0FF狀態中之—像素電晶體，以及用來驅動 像素電晶體之一驅動電晶體都將形成在基板上。此意謂著 在驅動電晶體與像素電晶體之間’諸多偏移寬度都不相同 。因此，用來形成具有所要厚度之一陽極處理膜所需的時 間周期就會有所不同。譬如説，需花45分鐘來陽極處理在 驅動電晶體中的閘極以使它具有所要的厚度；而需花9〇分 鐘來陽極處理在像素電晶體中的閘極。最後，清洗基板。 在另一方面，如圖4B中所示，在本例中不需要將有基板 浸入的一種溶液加以調整。此外，由於陽極處理膜的厚度 係由陽極處理控制器所控制，故不需要精巧設定時間周期 ;於菽周期期間，施加一電壓到金屬佈線區或其同類者。 因此，在本例中之一陽極處理過程不會比傳統例的還複雜 〇 如上所述，當陽極處理控制器1〇4被完全氧化時，閘極 線路204的陽極處理就被停止；因此，陽極處理控制器1〇4 的導電性就會消失。結果是，不會將電壓施加到比陽極處 理控制器104距端點103之距離還遠的諸多部份。於是，在 問極204a的表面上形成：具有根據陽極處理控制器ι〇4的寬 度之一厚度的陽極處理膜206，以便停止陽極處理過程。 於是’既不需要精巧控制諸多陽極處理條件，也使陽極處 理過程不受—種溶液或其同類者的品質降低（degradation) 而影響。因此，諸如在囷4A中所示之傳統式陽極處理過 程的一種複雜過程是不需要的，進而以在圖4B中所示之 -18 Μ氏張尺度適财關家縣（CNS ),爾格（2丨以297公鐘 I---^---7 I 裝------訂-----(I 線 (請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（16) 一簡單過程的方式就能執行陽極處理過程。由於在包括間 極204a之閘極線路204的頂面上已經形成非多孔陽極處理 膜205，故只有在閘極線路204的侧面上形成陽極處理膜 2〇6，該膜根據陽極處理控制器ι〇4之寬度而具有厚度：從 約100奈米到2微米。陽極處理膜206的厚度對應於在電晶 體之通道長度方向上的諸多偏移區的寬度。 其後，利用蚀刻法將共用線路加以去除，以便隔開諸多 電晶體。然後，使用一種離子摻雜（ion doping)裝置，將諸 多雜質離子（在本例中，這些離子包括磷或硼）植入。使用 離子摻雜裝置而注入離子的諸多條件之一實例如下：從一 導氣口引入已用氫氣加以稀釋到5%的磷化氫或膦（1>113)氣 體；適於電漿產生之高頻功率是1〇〇到2〇〇瓦（w);離子總 加速度電壓是10到100仟伏（KV);而離子植入總數則是2 χ 1 〇14到5 X 1016個離子/厘米2 (i〇ns/cm2)。這時，不會將離子 植入到在閘極204a與陽極處理膜206正下方之半導體層2〇2 的一部份，以便形成一通道區202c。可用一種離子植入裝 置，而不用離子掺雜裝置來植入諸多雜質離子。然後，譬 如説’藉著施以在600 C下達20小時的熱處理而激活 (activated)雜質離子，用來形成一源極區2〇2a及一汲極區 202b，其間則隔有通道區202c。應用諸如雷射光束之一強 光’藉著光照雜質離子而可對雜質離子施以激活處理。 最後，在絕緣膜203上形成諸多接觸孔2〇7。然後，利用 一種噴鍍法’在諸多接觸孔207上形成一層金屬膜，並施 以圖案設計以便形成兩個擴充電極2〇8。將兩個擴充電極 丨"：--'---τ丨裝------訂-----f線 (請先閱讀背面之注意事項再填寫本頁) -19 經濟部中央標準局負工消费合作社印製 A7 ________B7 五、發明説明（17) 208分別接到源極區2〇2a及一汲極區2〇2b。於是，完成了 一薄膜電晶體。 根據本發明，在針對陽極處理的施壓端點與包括閘極之 閘極線路之間形成陽極處理控制器。由於陽極處理控制器 之故，可對在閘極侧面上所形成之陽極處理膜的厚度加以 控制’而該膜厚度則決定在通道長度方向上的偏移寬度。 因此，不需要對陽極處理的諸多條件施以精巧控制。而且 ’未必成眞的是導因於一種溶液的品質降低，而使在閘極 的表面上所形成之陽極處理膜的厚度與在另一製程中所製 造出的厚度有所不同。結果是，以一種令人滿意的再製能 力（reproducibility)之方式，可製造具有諸多偏移區之一電 晶體。再者，利用對包括閘極之閘極線路施以圖案設計， 就能同時形成陽極處理控制器；陽極處理控制器的形成並 不會使電晶體的製程變得複雜。 在閘極線路上所形成的陽極處理膜，會防止諸多小丘生 長於閘極線路中；於是改善閘極線路及電晶體元件（device) 的抗蚀性，進而確保在線路中的諸層與電晶體元件之間的 電氣絕緣。再者，當使用諸如鋁的一種低電阻金屬材料時 ，就能獲得具有低電阻之一閘極及一閘極線路。於是，由 含銘之金屬材料所製成的閘極被有利地用於一種有源麵陣 式液晶顯示裝置中。 例2 圖5是用來顯示本發明之例2的電路基板之一主要部份之 一平面圖。在圖5之直線C-C，處所取得之一橫截面，具有 ___ -20- ^紙張尺度適用中國國家標準（CNS ) Λ4規格（2丨0'乂 297公^ ) ' ~ "---~-— ： ^ 7 I裝------訂-----線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（18 ) 在囷2A中所示之相同的結構。本例的電路基板包括—絕 緣基板，在基板上則形成有諸多島狀導體層5〇1 ;諸多閘 極線路502;針對陽極處理之一施壓端點5〇3;配備成彼此 並聯的三個陽極處理控制器5〇4，5〇5及5〇6 ;諸多接觸孔 5〇7;及諸多擴充電極508。如在圖5中所示，於本例中， 每一閘極線路502各自形成陽極處理控制器；而在例i中， 許多閘極線路則是共用陽極處理控制器。於本例之電路基 板中’三個陽極處理控制器5〇4，505及506各有不同的寬 度’使得在諸多閘極線路502之間進行的陽極處理過程的 程度都不相同。於是，諸多電晶體將諸多閘極線路5〇2的 部份加以使用做爲閘極，以便具有不同偏移寬度是有可能 的。 用以下方式製造電路基板。 首先，在絕緣基板上形成半導體層501，再將它施以圖 案設計成島狀。形成一絕緣膜用來遮蔽半導體層5〇1。對 半導體層501和絕緣膜的形成施以與在例1中之半導體層 202和絕緣膜203相同的方式。 其次，形成用來形成包括閘極之閘極線路502的一層金 屬膜。以與在例〖中相同的方式，使用諸多相同的材料就 能形成金屬膜。在例2中，利用一種喷鍍法，使用具有以 銘爲主要成份的一種金屬，在基板的整個表面上形成具有 厚度從200到400奈米的金屬膜。 然後，在基板的整個表面上所形成的金屬膜，須經—陽 極處理過程以便形成一層陽極處理膜（對應於在圖3A中的 -21 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---- ^ f I裝 訂-----「‘線—. (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印製 A7 ____B7 五、發明説明（19) 陽極處理膜205)，用來保護在金屬膜頂面上的表面。以與 在例1中用來形成陽極處理膜205之方式相同的方式，就能 執行陽極處理過程。 其後，將金屬膜施以圖案設計，以便形成諸多閘極線路 502。同時，也要形成針對陽極處理之一施壓端點503 ; 三個陽極處理控制器504，505及506 ;以及將三個陽極 處理控制器504，505及506連接到施壓端點503之一共 用線路部份。藉由共用線路部份將三個陽極處理控制器 504, 505及506連接成彼此並聯。 視諸多TFT的所要偏移寬度而設定每一陽極處理控制器 的寬度。説得更明確些，當在閘極線路502的側面上所形 成之一陽極處理膜（它對應於如在圖3B中所示之一陽極處 理膜206)的厚度達到針對獲得所要的偏移寬度所需的厚度 時，就決定每一陽極處理控制器的寬度，使得陽極處理控 制器被完全陽極處理以作一絕緣膜用，因爲它的緣故而使 來自端點的電流不會流動。形成三個陽極處理控制器504 ，505及506，使它們具有的寬度是在譬如説，約爲200奈 米到4微米的範園中，端視一所要的偏移寬度而定。 然後’執行一陽極處理過程，以便在每一閘極線路502 的側面上形成陽極處理膜（對應於如在圖3B中所示的陽極 處理膜206)。執行陽極處理過程的方法是譬如説，將基板 浸入檸檬酸或草酸，硫酸或其同類者的一種溶液中；並施 加一 8伏的電壓。藉著執行在這些條件下的陽極處理過程 ’一多孔氧化的鋁膜的形成，就由每一閘極線路502的側 -22- 说尺度適财®目家辟（CNS ) Λ4規格（2!GX297公餐)' - (請先閱讀背面之注意事項再填寫本頁) —裝_ 訂 線. 五、發明説明（ 20 A7 B7 經濟部中央標準局員工消費合作社印聚 面進行。 當三個陽極處理控制器504，505及506中之一對應的陽 極處理控制器被完全氧化時，該陽極處理控制器的導電性 就會消失。結果是，不會將電壓施加到比陽極處理控制器 距端點503之距離還遠的諸多部份，藉此使陽極處理過程 停止。於是，在全都是閘極線路5〇2之諸部份的諸多閘極 表面上形成具有根據三個陽極處理控制器5〇4，5〇5及5〇6 的寬度之厚度的諸多陽極處理膜，以便停止陽極處理過程 。於是，既不需要精巧控制諸多陽極處理條件，也使陽極 處理過程不受一種溶液或其同類者的品質降低而影響。因 此，諸如傳統式陽極處理過程之一種複雜過程是不需要的 ’進而以一種簡單過程的方式就能執行陽極處理過程。 由於在包括閘極之諸閘極線路5〇2的頂面上已經形成諸 多非多孔陽極處理膜，故只有在諸多閘極線路5〇2的側面 上形成諸多多孔陽極處理膜，這些膜根據三個陽極處理控 制器504，505及506的寬度而具有厚度從約1〇〇奈米到2微 米。諸多多孔陽極處理膜的厚度對應於諸多偏移寬度。 圖6顯示在偏移寬度被改變之情形中的電晶體特性曲線 條實線601指示在短偏移寬度之情形中的電晶體特性 曲線。從圖6可明顯看出，具有短偏移寬度的電晶體帶有 大的導通（ON)電流，使得就用來驅動一像素電晶體的—種 液晶顯示裝置之一驅動電晶體而言，它倒是挺適合的。在 方面 條斷續線指示具有長偏移寬度之電晶體 的電晶體特性曲線。於具有長偏移寬度的電晶體中，導通 (請先閱讀背面之注意事項再填寫本頁) -裝·
、1T '線
,i 1 II- -I I ml n
m I- -I
A7 B7 經濟部中央標隼局員工消費合作社印製 五、發明説明（21 電流雖小但可降低不導通（0FF)電流。因此，就用來控制 一像素成爲ON或OFF(狀態）的一種液晶顯示裝置之—像素 電晶趙而言，具有長偏移寬度的電晶體是挺適合的。以這 種方式，視電晶體用於一種特定目的而變化電晶體所需之 一偏移寬度。根據本例，藉著變化三個陽極處理控制器 504，505及506的寬度，就能輕易地獲得具有不同偏移寬 度的多種電晶體。 在形成諸多閘極線路502之諸側面的陽極處理膜之後， 爲了將諸多電晶體彼此隔開，就得將共用線路加以蝕刻去 除。然後’將諸多雜質離子加以植入，以便形成一源極區 一没極區’並以與在例1中相同的方式加以激活。 最後，在絕緣膜上形成諸多接觸孔507。然後，利用— 種噴鍍法，在諸多接觸孔507上形成一層金屬膜，並施以 圖案設計以便形成兩個擴充電極5〇8。將兩個擴充電極5〇8 分別接到源極區及汲極區。於是，完成了一薄膜電晶體。 在本例中’針對每一閘極而形成陽極處理控制器，用來 控制在閘極的表面上所形成之陽極處理膜的厚度。因此， 不需要對陽極處理的諸多條件施以精巧控制。而且，未必 成眞的是導因於一種溶液的品質降低，而使在閘極的表面 上所形成之陽極處理膜的厚度與在另一製程中所製造出的 厚度有所不同。結果是，以一種令人滿意的再製能力之方 式’可製造具有諸多偏移區之一電晶體。再者，利用對諸 多閘極線路及施麼端點施以圖案設計，就能同時形成諸多 陽極處理控制器；諸多陽極處理控制器的形成並不會使電 24- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I ^ I I I γ I裝— 訂 II J線 (請先閱讀背面之注意事項再填贷？本頁) 經濟部中央標準局負工消費合作社印製 A7 B7 五、發明説明（22 ) 晶體的製程變得複雜。 此外，在包括閘極之閘極線路上所形成的陽極處理膜， 會防止諸多小丘生長於閘極線路中；於是改善抗蝕性，進 而確保在線路中的諸層與使用閘極的電晶體元件之間的電 氣絕緣。再者，當使用含鋁之一金屬材料時，就能形成具 有低電阻之一閘極及諸多閘極線路。於是，由含鋁之金屬 材料所製成的閘極被有利地用於一種有源矩陣式液晶顯示 裝置中。 再者，在例2中，藉著針對對應之閘極而提供陽極處理 控制器，於單一陽極處理過程中，就能製造幾種具有不同 偏移寬度的電晶體。 例3 圖7是用來顯示本發明之例3的電路基板之一主要部份之 一平面圖。在圖7之直線D-D·處所取得之一橫截面，具有 在圖2 A中所示之相同的結構。本例的電路基板包括諸多 島狀半等體層701 ;具有許多分支部份之一閘極線路702， 針對陽極處理之一施壓端點703 ;在閘極線路702之諸分支 部份中所提供的三個陽極處理控制器704，705及706 ;諸 多接觸孔707;及諸多擴充電極708。在每一分支部份末端 附近，使用分支部份做爲一閘極而提供包括半導體層701 之一薄膜電晶髏。作爲一源極及一汲極用的兩個擴充電極 708，分別被接到半導體層701之一源極區及一汲極區。在 圖7中’顯示將閘極線路702分支成三個部份，因而形成三 個薄膜電晶體之一實例。 -25- ^紙張尺度適用中國國家標準（CNsTa4規格（210X 297公釐） "* —----^----^ -裝------訂-----(線 J (諳先閱讀背面之注意事項再填寫本頁) A7 B7 299431 五、發明説明（23) 用以下方式提供三個陽極處理控制器704，705及706。 陽極處理控制器704被安排在施壓端點703與將閘極線路 702分支成兩個部份的位置處之間。閘極線路702之一分支 部份被使用做爲位於圖7中左側之一電晶體的閘極；在提 供陽極處理控制器705之後，另一分支部份則進一步被分 成兩個部份。陽極處理控制器705具有的寬度比陽極處理 控制器704的寬度還窄，使得位於圖7中央之一薄膜電晶體 具有較窄的偏移寬度。在將另一分支部份做進一步的分割 之後，提供陽極處理控制器706，以便控制於圖7中右側之 一薄膜電晶體之陽極處理膜的厚度。陽極處理控制器706 具有在三個陽極處理控制器704，705及706當中最窄的寬 度。於是，在本例中，提供位置距施壓端點703較遠處就具 有較窄寬度的三個陽極處理控制器7〇4，705及706 ;並以 串聯方式形成。 用以下方式製造電路基板。 首先，在一絕緣基板上形成半導體層701，再將它施以 圖案設計成島狀。形成一絕緣膜用來遮蔽半導體層701。 對半導體層701和絕緣膜的形成施以與在例1中之半導髏層 202和絕緣膜203相同的方式。 其次，形成用來形成包括閘極之閘極線路702的一層金 屬膜。以與在例1中相同的方式，使用諸多相同的材料就 能形成金屬膜。在例3中，利用一種喷鍍法，使用具有以 銘爲主要成份的一種金屬，在基板的整個表面上形成具有 厚度從200到400奈米的金屬膜。 -26- 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） I · j 141 裝 I 訂—— ( 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局，負工消費合作社印製 經濟部中央標隼局員工消費合作社印製 A7 一 ____ 五、發明説明（24) 然後，在基板的整個表面上所形成的金屬膜，須經一陽 極處理過程以便形成一層陽極處理膜（對應於在囷3 A到3D 中的陽極處理膜205)，用來保護在金屬膜頂面上的表面。 以與在例1中用來形成陽極處理膜205之方式相同的方式， 就能執行陽極處理過程。 其後，如上所述，將金屬膜施以圖案設計，以便形成具 有諸多分支部份的閘極線路702。就在形成閘極線路702的 同時，也要形成一施壓端點703，三個陽極處理控制器704 ’ 705及706。將三個陽極處理控制器704，705及706以串 聯方式連接。 視諸多TFT的所要偏移寬度而設定每一陽極處理控制器 的寬度。説得更明確些，當在閘極線路702的側面上所形 成之一陽極處理膜（它對應於如在圖3B中所示之一陽極處 理膜206)的厚度達到針對獲得所要的偏移寬度所需的厚度 時，就決定每一陽極處理控制器的寬度，使得陽極處理控 制器被完全陽極處理以作一絕緣膜用，因爲它的緣故而使 來自端點的電流不會流動。形成三個陽極處理控制器704 ’ 705及706 ;使它們具有的寬度是在，譬如説，約爲2〇0 奈米到4微米的範圍中，端視一所要的偏移寬度而定；使 得位置距施壓端點703較遠處的陽極處理控制器的寬度將 會變得較窄。 然後，執行一陽極處理過程以便形成多孔陽極處理膜（ 對應於陽極處理膜206)。執行陽極處理過程的方法是譬如 説，將基板浸入檸檬酸或草酸，硫酸或其同類者的一種溶 ____ -27- 本紙張尺度適用中國國家標準（CNS ) Λ:見格（210父297公釐___) " . ； f -裝------訂-----『線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印裝 Λ7 ______B7_ 五、發明説明（25) 液中；並施加一8伏的電壓》藉著執行在這些條件下的陽 極處理過程，多孔氧化的鋁膜的形成，就由閘極線路702 的侧面進行。當三個陽極處理控制器7〇4，705及706都被 完全氧化時，三個陽極處理控制器704，705及706的導電 性就會消失。結果是，不會將電壓施加到比三個陽極處理 控制器704 ’ 705及706還遠的諸多部份，藉此使陽極處理 過程停止。於是，在諸多閘極的表面上形成具有根據三個 陽極處理控制器704，705及706的寬度之厚度的諸多多孔 陽極處理膜，以便停止陽極處理過程。於是，既不需要精 巧控制諸多陽極處理條件，也使陽極處理過程不受一種溶 液或其同類者的品質降低而影響。因此，諸如傳統式陽極 處理過程的一種複雜過程是不需要的，進而以一種簡單過 程的方式就能執行陽極處理過程。由於在包括閘極之閘極 線路702的頂面上已經形成非多孔陽極處理膜，故在閘極 線路702之諸側面上，根據三個陽極處理控制器7〇4，7〇5 及7〇6的寬度’以側面厚度從約1〇〇奈米到2微米的方式， 形成多孔陽極處理膜。諸多多孔陽極處理膜的厚度對應於 諸多電晶體的偏移寬度。 如在例2中所述，視—偏移區的寬度而能獲得不同的電 晶體特性曲線。於是’藉著變化三個陽極處理控制器7〇4 ，705及706的寬度，使它們随著位置距施壓端點7〇3較遠 而變得較窄；就能獲得針對一種特定目的應用之電晶體特 性曲線。 其後，藉著蝕刻與要被去除之諸分支部份相接之一部份 -28- 本紙張尺度適財_家縣（CNS ) A4^m ( :—---1 I 裝------訂-----(：線 (請先閱讀背面之注意事項再填寫本頁) 經濟郎中央標準局負工消费合作社印製 A7 五、發~--- ’而將每一電晶體從其它電晶體隔開。然後，將諸多雜質 植入半導禮層701中，以便形成其間包夾著一通道區 —個源極區及一個汲椏區；並以與在例丨中相同的方式 加以激活。如在例1中所述，不會將離子植入在閘極下方 '^半導體層701的一部份中。這個部份就作薄膜電晶體的 通道區用。 再者’在絕緣膜上形成諸多接觸孔7〇7。然後，利用一 種噴鍍法，在諸多接觸孔707上形成一層金屬膜，並施以 圖案設計以便形成兩個擴充電極7〇8。經由接觸孔7〇7， 將兩個擴充電極708分別接到源極區及汲極區。於是，完 成了一薄膜電晶體。 於本例中，在針對陽極處理之施壓端點與閘極之間形成 諸多陽極處理控制器，用來控制在閘極的表面上所形成之 陽極處理膜的厚度。因此，不需要對陽極處理的諸多條件 施以精巧控制。而且，未必成眞的是導因於一種溶液的品 質降低，而使在閘極的表面上所形成之陽極處理膜的厚度 與在另一製程中所製造出的厚度有所不同。結果是，能以 令人滿意的再製能力之方式製造具有諸多偏移區之一電晶 體°再者’利用對閘極線路施以圖案設計，就能同時形成 陽極處理控制器；諸多陽極處理控制器的形成並不會使電 晶體的製程變得複雜。 在包括閘極之閘極線路的表面上所形成的陽極處理膜， 會防止諸多小丘生長於閘極線路中；於是改善抗蝕性，進 而確保在線路中的諸層與包括閘極之薄膜電晶髏之間的電 -29- 本紙张尺度適用中國國家標準（CNS ) A4規格（210X297公釐） . Is Y I裝------訂-----.線J (請先閲讀背面之注意事項再填寫本頁) B7 五、發明説明（27 ) 氣絕緣。再者，當使用含鋁之一金屬材料時，就能形成具 有低電阻之一閘極及一閘極線路。於是，由含鋁之金屬材 料所製成的閘極被有利地用於一種有源矩陣式液晶顯示裝 置中。 再者，在例3中，於單一陽極處理過程中，就能製造幾 種具有不同偏移寬度的電晶體，其方法是在針對陽極處理 之施壓端點與對應之諸閘極之間，以串聯方式形成諸多陽 極處理控制器，使它們具有的寬度隨著位置距施壓端點較 遠而變得較窄。 例4 經濟部中央標準局員工消費合作社印製 圖8A和8B均爲分別在與圖2A和2B中相同的位置處所取 得的橫截面圖，用來顯示例4之一電路基板。本例的電路 基板包括一絕緣基板801’ 一島狀半導體層802，一絕緣膜 803，一閘極線路804，一閘極804a，一陽極處理膜8〇5， 針對陽極處理之一施壓端點8〇6，一陽極處理控制器8〇7， 諸多接觸孔808，及諸多擴充電極809 »本例之電路基板與 在例1中之電路基板相同的是在施壓端點806與閘極8〇4a之 間形成陽極處理控制器807;但就陽極處理控制器8〇7而論 ，與例1不同的是陽極處理控制器807具有根據一所要的偏 移寬度的厚度。藉著適當地設定陽極處理控制器807的厚 度，就能獲得具有諸多偏移區之一電晶體，而它則具有在 通道長度方向上之一所要的寬度。 用以下方式製造電路基板。 首先，在一絕緣基板801上形成半導體層802，再將它施 -30- 本紙張尺度適用中國國家標羋（CNS ) Λ4規格（210X297公釐） 經濟部中央標準局負工消費合作社印製 A7 ----------- B7 五、發明説明（28) 以囷案設計成島狀。形成絕緣膜803用來遮蔽半導體層8〇2 。對半導體層802和絕緣層803的形成施以與在例】中之半 導體層202和絕緣膜2〇3相同的方式。 其次’形成用來形成包括閘極8〇4a之閘極線路8〇4的兩 層金屬膜。首先，形成一層第一金屬膜，並將陽極處理控 制器807所處的第一金屬膜之一部份藉圖案設計而加以剝 除（peeled)。就第一金屬膜而言，可使用具有以鋁，钽， 叙’鈇或其同類者爲主要成份的可陽極處理金屬。第一金 屬膜的厚度係在200到400奈米的範固中。特別是，因爲能 形成具有低電阻的諸多電極，所以最好是使用具有諸如鋁 ，矽化鋁，鈦化鋁，銳化鋁（AlSc)或其同類者的一種以鋁 爲主要成份的金屬。在本例中，利用一種喷鍍法，使用具 有以鋁爲主要成份的一種金屬，形成具有厚度從約2〇〇到 400奈米的金屬膜；然後，對在即將形成陽極處理控制器 807處之金屬膜的一部份加以剝除。 隨後，在基板上形成一層第二金屬膜。同理，就第二金 屬膜而言，可使用具有諸如鋁，矽化鋁，鈦化鋁，銳化鋁 或其同類者的一種以鋁爲主要成份的金屬。此外，也可使 用：具有以鋁，钽，鈮，鈦爲主要成份的一種可陽極處理 金屬。第二金屬膜的厚度係在2〇〇到4〇〇奈米的範圍中。在 本例中，利用一種噴鍍法，使用以鋁爲主要成份的諸多金 屬’形成具有厚度從200到400奈米之諸金屬膜。於是，在 有形成第二金屬膜處會有一薄的部份存在。而這個部份 就被用來做爲陽極處理控制器807。 -31 - 本紙張尺度適财國國家標準（CNS ) Λ4規格（210X2^7公釐） . ---7 I裝------訂-----「‘線 (請先閱讀背面之注意事項再填寫本頁) A7 A7 經濟部中央標準局員工消費合作社印製 B7 五、發明説明（29) 其後，將金屬膜施以圖案設計，以便形成包括閘極804a 的閘極線路804 ;就在形成閘極線路804的同時，也要形成 針對陽極處理之一施壓端點806，使得它係由第一和第二 金屬膜以及閘極線路804所形成。 然後’執行一陽極處理過程以便形成陽極處理膜805。 執行陽極處理過程的方法是譬如説，將基板漫入檸檬酸， 草酸’硫酸或其同類者的一種溶液中；並施加—8伏的電 壓。藉著執行在這些條件下的陽極處理過程，一多孔氧化 的鋁膜的形成，就由閘極線路8〇4的頂面及側面進行。 當由陽極處理控制器8〇7上之一層組成的第一金屬膜部 份被完全氧化時，陽極處理控制器807的導電性就會消失 。結果是’不會將電壓施加到比陽極處理控制器807還遠 的諸多部份’藉此使陽極處理過程停止。於是，在閘極 804a的表面上形成具有對應於陽極處理控制器8〇7之厚度 ，即第二金屬膜之厚度的陽極處理膜805 ;以便停止陽極 處理過程。於是，即不需要精巧控制諸多陽極處理條件， 也使陽極處理過程不受一種溶液或其同類者的品質降低而影 響。因此，諸如傳統式陽極處理過程的一種複雜過程是不 需要的’進而以一種簡單過程的方式就能執行陽極處理過 程。根據在金屬線路的頂面及侧面上之陽極處理控制器 807的厚度，形成厚度從約200奈米到400奈米之陽極處理 膜805。陽極處理膜805的厚度決定電晶體的偏移寬度。 其後，利用蝕刻法將連接諸多電晶體之一部份去除，以 便隔開諸多電晶體。然後，將諸多雜質離子植入半導體層 —.—^---1 I裝------訂-----r ‘線 J (請先閱讀背面之注意事項再填寫本頁) -32- 經濟部中央標準局員工消費合作社印製 • Α7 Β7 五、發明説明（3〇 ) 802中，以便形成一源極區及一汲極區；並以與在例1中相 同的方式加以激活。 再者，在絕緣膜803上形成諸多接觸孔808。然後，利用 一種喷鍵法’在諸多接觸孔808上形成一層金屬膜，並施 以圖案設計以便形成諸多擴充電極809。於是，完成了一 薄膜電晶體。 於本例中，在施壓端點與閘極之間形成陽極處理控制器 ，它具有的厚度係根據視一所要的偏移寬度而決定之陽極 處理膜的厚度。因此，不需要對陽極處理的諸多條件施以 精巧控制。而且’未必成眞的是導因於—種溶液的品質降 低’而使在閘極的表面上所形成之陽極處理膜的厚度與在 另一製程中所製造出的厚度有所不同。結果是，能以—種 令人滿意的再製能力之方式製造具有諸多偏移區之—電晶 體。再者’利用形成針對閘極線路之一金屬膜，就能同時 形成陽極處理控制器；陽極處理控制器的形成並不會使電晶 體的製程變得複雜。 在包括閘極之閘極線路的表面上所形成的陽極處理膜， 會防止諸多小丘生長於閘極線路中；於是改善抗蝕性，進 而確保在線路中的諸層與包括閘極的電晶體之間的電氣絕 緣。再者，當使用含鋁之一金屬材料時，就能形成具有低 電阻之一閘極及一閘極線路。於是，由含銘之金屬材料所 製成的閘極被有利地用於一種有源矩陣式液晶顯示裝置中 〇 再者，在例4中，將在陽極處理控制器807上的第一金屬 __ -33- 本紙張.尺度適用f關家揉準（CNS ) Λ视格（21GX297公瘦)'' -- .---1----^ I裝------訂-----『.線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 Α7 Β7 五、發明説明（31 ) 膜部份加以剝除；然後，在其上形成第二金屬膜。於是， 陽極處理控制器807的部份係由一層薄的金屬膜所形成； 但本發明並不限於本例（的方法），只要將陽極處理控制器 的厚度加以設定，使得當陽極處理膜8〇5的厚度達到一所 要的厚度時’陽極處理控制器807就被完全氧化即可。譬 如説’可能先形成單層金屬膜，然後再施以蝕刻操作，以 便使只有陽極處理控制器8〇7的部份變薄。 此外’在例2和3中之諸陽極處理控制器中的每—陽極 處理控制器’都能具有的厚度是根據在閘極上所形成的陽 極處理膜之一所要的厚度，而不是具有視所要的厚度而定的 寬度°在本例中，能獲得在例4中所述的相同作用。 從以上的描述中明顯得知：根據本發明，因爲在施壓端點 與閘極之間提供有一陽極處理控制器，所以在陽極處理過 程進行到某一預定的程度之後，就能停止一陽極處理過程 °因此，不需要對電壓，電流及時間周期施以精巧控制。 而且’未必成眞的是導因於一種溶液的品質降低，而使在 間極的表面上所形成之陽極處理膜的厚度與在另一製程中 所製造出的厚度有所不同。結果是，能以令人滿意的再製 能力之方式製造具有一所要厚度之一陽極處理膜。 再者’由於利用形成閘極線路及閘極就能同時形成陽極 處理控制器，其方法是根據陽極處理膜之所要的厚度，改 變被用來做爲陽極處理控制器之一部份的寬度或厚度。故 在不會使電晶體的製程變複雜下，就能輕易地形成陽極處 理控制器。 _____ -34- 本紙張尺度適用中關家標準（c—格（21ϋκ297公楚） ^^1 nn mn mt 一 nn nn In ^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中夬標準局另工消費合作杜印製 A7 _____B7 五、發明説明（32) 具有.這些優點之本發明的電路基板被廣泛用於一種有源 矩陣式液晶顯示裝置及其它諸多電子電路。特別是，當使 用含銘之一金屬材料時’就能形成具有低電阻之一閘極及 —閘極線路。此外，由於遮蔽電極或線路表面之陽極處理 膜的存在’所以會抑制發生在一銘電極或一銘線路中的諸 多小丘，因而改善抗蝕性並確保電氣絕緣。於是，由含銘 之金屬材料所製成的閘極被有利地用於一種有源矩阵式液 晶顯示裝置。 而且’當以並聯或串聯方式提供諸多陽極處理控制器時 ’在每一線路圖案中，諸多時間周期可以不同，在該周期 期間則有電流流動。因此，在單一陽極處理過程中，就能 形成具有不同厚度的幾種氧化膜。當將電路基板應用到包 括具有顯示和驅動功能之一電路基板的一種有源矩陣式液 晶顯示裝置時，因爲在單一陽極處理過程中能形成幾種偏 移寬度，所以在一簡化的製程中就能形成具有根據對應之 諸目的之特定特性曲線的諸多電晶體。 在不背離本發明的範園和精神的前提下，多種其它的修 改，對那些熟習於此技藝者而言應是顯而易見的，並能迅 速地加以製作。於是，附錄於此的申請專利範圍的範圍， 並不打算限制於如在此處所宣示的描述，反倒是可對申靖 專利範圍做寬廣性地解析。 -35- 本紙張尺度適用中國國家標準（CNS ) Λ4規格（21GX297公釐) --,--,'---f I 裝------訂-----{.線J (讀先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. A8 B8 C8 D8 2d943l 六、申請專利範圍 1_ 一種電路基板包括： 一佈線區，主要由一種金屬材料形成，佈線區具有用 來做爲一電極之一末端部份； 一端點，用來施加一電壓到佈線區以便陽極處理佈線 區，端點則被連接到佈線區的另一末端部份；及 陽極處理控制裝置，用來控制佈線區的陽極處理程度 ’陽極處理控制裝置爲佈線區的一部份，它距連接到端 點的另一末端部份比距充當做爲電極之末端部份還近， 其中陽極處理控制装置係由端點所施加的電壓來加以 陽極處理的，以便形成一絕緣體。 2. 根據申請專利範圍第i項之電路基板，其中陽極處理控 制裝置具有根據在佈線區末端部份的表面上所形成之— 陽極處理膜厚度的一種寬度。 3. 根據申請專利範圍第丨項之電路基板，其中陽極處理控 制裝置具有根據在佈線區末端部份的表面上所形成之一 陽極處理膜厚度的一種厚度。 4. 一種電路基板包括： 包含諸多電極的許多半導體裝置； 具有許多分支部份且主要由一種金屬材料所形成之一 佈線區，而諸多分支部份則充當做一些半導體裝置的電 極； 用來施加電壓到佈線區以便陽極處理諸多分支部份之 一端點，而端點則被連接到佈線區；及 用來控制諸多分支部份的陽極處理程度之陽極處理控 ___-36- 本紙張尺度適财關家揉準（CNS ) A4規格（210X297公釐) ~~~-- —,—^----^ -裝------訂-----(.線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 制裝置。 5. 根據申請專利範圍第4項之電路基板，其中陽極處理控 制裝置是與諸多分支部份不同之佈線區的一部份。 6. 根據申請專利範圍第5項之電路基板，其中陽極處理控 制裝置的部份具有的寬度比諸多分支部份的寬度還有。 7. 根據申請專利範圍第6項之電路基板’其中陽極處理控 制裝置的寬度係根據諸多分支部份之陽極處理程度而決 定的。 8. 根據申請專利範園第5項之電路基板，其中陽極處理控 制裝置的部份是比諸多分支部份還薄。 9. 根據申請專利範圍第8項之電路基板，其中陽極處理控 制裝置的厚度係根據諸多分支部份之陽極處理程度而: 定的。 1〇_根據申請專利範園第4項之電路基板，其中諸多陽極處 理控制裝置都是諸多分支部份的部份，並且彼此都被並 聯連接，而每一陽極處理控制裝置具有的寬度則比諸多 分支部份之一對應部份的寬度還窄。 11. 根據申請專利範圍第1 〇項之電路基板，其中諸多陽極 處理控制裝置都有不同的寬度。 12. 根據申請專利範圍第1 1項之電路基板，其中諸多陽極 處理控制裝置的寬度都是根據諸多分支部份之陽極處理 程度而決定的。 13. 根據申請專利範圍第4項之電路基板，其中諸多陽極處 理控制裝置都是諸多分支部份的部份，並且都被串聯連 _ _ - 37 _ 本紙張尺度適用中國國家操準（CNS〉A4規格（2]0X297公釐） ' ------ —;---^----f -裝------訂-----f 線丨， (請先閲讀背面之注意事項再填寫本頁) 六、申請專利乾圍 A8 B8 C8 D8 經濟部中央標準局員工消費合作杜印製 接，而每-陽極處理控制裝置具有的寬度則比諸多分支 部份之一對應部份的寬度還窄。 14·根據申請專利範園第13項之電路基板，其中諸多陽極 處理控制裝置都有不同的寬度。 15·根據申請專利範圍第"項之電路基板，其中諸多陽極 處理控制裝置的寬度都是根據諸多分支部份之陽極處理 程度而決定的。 16·根據申請專利範圍第4項之電路基板，丨中諸多陽極處 理控制装置都是諸多分支部份的部份，並且彼此都被並 聯連接，而每一陽極處理控制裝置具有的厚度則比諸多 分支部份之一對應部份的厚度還小。 Π•根據申請專利範圍第16項之電路基板，其中諸多陽極 處理控制裝置都有不同的厚度。 is.根據申請專利範園第17項之電路基板，其中諸多陽極 處理控制裝置的厚度都是根據諸多分支部份之陽極處理 程度而決定的Λ 19·根據申請專利範圍第4項之電路基板’其中諸多陽極處 理控制裝置都是諸多分支部份的部份，並且彼此都被申 聯連接，而每一陽極處理控制裝置具有的厚度則比諸 分支部份之一對應部份的厚度還小。 2〇·根據申請專利範圍第1 9項之電路基妨，甘丄 冷I扳，其中諸多陽極 處理控制裝置都有不同的厚度。 21·根據申請專利範園第20項之電路基板， 升Τ諸多陽極 處理控制裝置的厚度都是根據諸多分支部份之陽極處 理 --.---,η----^ 1¾-- (請先閲讀背面之注意事項再填寫本頁) 訂 線 38- 本紙張尺度適用中國國家標準（CNS ) Μ規格（21〇χ 297公釐 經濟部中央標率局員工消費合作社印11 A8 B8 C8 D8 六、申請專利範圍 程度而決定的ϋ 22. —種電路基板包括：包括諸多電極的許多半導體裝置， 具有許多分支部份且主要由一種金屬材料所形成之—佈 線區，而諸多分支部份則充當做一些半導體裝置的電極 ，用來製造該電路基板的一種方法，包括以下諸多步驟 在一基板上形成一半導體層； 在半導體層上形成主要由金屬材料所製成之一層，並 對該層施以囷案設計，以便形成佈線區，而用來施加一 電壓佈線區之一端點則被連接到佈線區； 藉著施加電壓到佈線區而陽極處理佈線區，以便在諸 多分支部份上形成諸多陽極處理膜；及 藉著將離子植入半導體層中而形成源極區和汲極區， 其中用來形成主要由金屬材料所製成之層的步驟，隨 著佈線區同時形成：用來控制諸多分支部份之陽極處理 程度的陽極處理控制裝置。 23·根據申請專利範圍第22項之用來製造電路基板的一種 万法，其中形成的陽極處理控制裝置具有的寬度比諸多 分支部份的那些寬度還窄。 24.根據申請專利範園第2 2項之用來製造電路基板的一種 方法’其中形成的陽極處理控制裝置具有的厚度比諸多 分支部份的那些厚度還小。
TW085106155A 1995-05-25 1996-05-24 TW299431B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12691395A JP3176253B2 (ja) 1995-05-25 1995-05-25 回路基板

Publications (1)

Publication Number Publication Date
TW299431B true TW299431B (zh) 1997-03-01

Family

ID=14946997

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085106155A TW299431B (zh) 1995-05-25 1996-05-24

Country Status (4)

Country Link
US (2) US5703744A (zh)
JP (1) JP3176253B2 (zh)
KR (1) KR100201247B1 (zh)
TW (1) TW299431B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3129223B2 (ja) * 1997-02-28 2001-01-29 日本電気株式会社 半導体装置
US6020222A (en) * 1997-12-16 2000-02-01 Advanced Micro Devices, Inc. Silicon oxide insulator (SOI) semiconductor having selectively linked body
US6303945B1 (en) * 1998-03-16 2001-10-16 Canon Kabushiki Kaisha Semiconductor element having microcrystalline semiconductor material
EP2284605A3 (en) 1999-02-23 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and fabrication method thereof
JP4662647B2 (ja) * 2001-03-30 2011-03-30 シャープ株式会社 表示装置及びその製造方法
WO2006046676A1 (ja) * 2004-10-25 2006-05-04 Pioneer Corporation 電子回路基板及びその製造方法
US20080207077A1 (en) * 2007-02-26 2008-08-28 3M Innovative Properties Company Fabrication of backplanes allowing relaxed alignment tolerance
CN103915417B (zh) * 2014-04-10 2016-08-17 上海和辉光电有限公司 一种测试器件群测试键
CN105448890B (zh) * 2014-07-04 2018-04-17 上海和辉光电有限公司 一种测试器件群测试键
JP2016111105A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4839002A (en) * 1987-12-23 1989-06-13 International Hardcoat, Inc. Method and capacitive discharge apparatus for aluminum anodizing
US5402254B1 (en) * 1990-10-17 1998-09-22 Hitachi Ltd Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon
JP3120521B2 (ja) * 1991-12-24 2000-12-25 カシオ計算機株式会社 金属膜の陽極酸化方法
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP3121944B2 (ja) * 1992-05-09 2001-01-09 株式会社半導体エネルギー研究所 電子回路の作製方法
JP3150792B2 (ja) * 1992-05-09 2001-03-26 株式会社半導体エネルギー研究所 電子回路の作製方法
US5576225A (en) * 1992-05-09 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of forming electric circuit using anodic oxidation
JPH06163585A (ja) * 1992-11-18 1994-06-10 Nippon Sheet Glass Co Ltd 薄膜トランジスタアレイの製造方法
JP3107941B2 (ja) * 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JP3153065B2 (ja) * 1993-12-27 2001-04-03 株式会社半導体エネルギー研究所 半導体集積回路の電極の作製方法

Also Published As

Publication number Publication date
KR960043286A (ko) 1996-12-23
US5703744A (en) 1997-12-30
JPH08321620A (ja) 1996-12-03
KR100201247B1 (ko) 1999-06-15
US6033940A (en) 2000-03-07
JP3176253B2 (ja) 2001-06-11

Similar Documents

Publication Publication Date Title
US5686328A (en) Semiconductor device and process for fabricating the same
KR100292922B1 (ko) 박막트랜지스터,박막트랜지스터의제조방법및액정표시장치
US5847410A (en) Semiconductor electro-optical device
JP4166105B2 (ja) 半導体装置およびその製造方法
JP4240424B2 (ja) エッチング剤及びこれを用いた電子機器用基板の製造方法
US5595638A (en) Method for manufacturing a semiconductor device utilizing an anodic oxidation
US8299466B2 (en) Thin film transistors having multiple doped silicon layers
US20010001496A1 (en) Semiconductor devices
KR100305415B1 (ko) 에칭재료와에칭방법및전자장치제조방법
TW299431B (zh)
KR19990030140A (ko) 도전막 부착 기판 및 그 제조방법
US20050211983A1 (en) Display device and manufacturing method of the same
KR100930362B1 (ko) 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법
KR100813358B1 (ko) 액정 표시 장치와 그 제조 방법
KR100404351B1 (ko) 박막 트랜지스터 및 그 제조방법
US5970326A (en) Thin film transistor films made with anodized film and reverse-anodized etching technique
JP3565993B2 (ja) 半導体装置の製造方法
KR0171673B1 (ko) 전자소자 및 그 제조방법
US20050156247A1 (en) Device and method for protecting gate terminal and lead
JP3292240B2 (ja) 薄膜トランジスタ素子及びその製造方法
JP3175225B2 (ja) 薄膜トランジスタの製造方法
JPH08297299A (ja) 薄膜トランジスタとこれを用いた液晶表示装置
KR100323736B1 (ko) 박막트랜지스터및그제조방법
KR950005483B1 (ko) 박막트랜지스터 및 그의 제조방법
JPH07321337A (ja) 半導体集積回路およびその作製方法