JPH1012892A - 半導体薄膜の加工方法 - Google Patents

Abstract

(57)【要約】 【課題】 レーザ光を用いた半導体薄膜の切断を高精度
化すると共に効率化する。 【解決手段】 先ず、基板１の表面に所望のパタンに沿
った段差２を形成する。具体的には、所定の厚みで下地
膜３を堆積した後所望のパタンに従ってこの下地膜３を
選択的にエッチングして段差２を形成する。次に、段差
２が形成された基板１の上に半導体薄膜４を成膜する。
この後、半導体薄膜４にレーザ光等のエネルギービーム
５を照射して溶融固化を行ない、その過程で半導体薄膜
４を段差２に沿って自動的に切断する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は基板上に成膜された
半導体薄膜の加工方法に関する。より詳しくは、レーザ
光等のエネルギービームを半導体薄膜に照射して選択的
に切断しそのパタニングを行なう技術に関する。

【０００２】

【従来の技術】基板上に成膜された半導体薄膜をパタニ
ングして素子領域を設け、これに種々の薄膜素子を集積
形成する技術が従来から盛んに開発されている。例え
ば、非晶質シリコン等の半導体薄膜を用いて太陽電池を
作成している。太陽電池ではその出力電圧を高める為、
分割されたセルを基板上で直列接続している。この為、
半導体薄膜をセル毎に分割する技術が必要であり、従来
からレーザ光を用いた切断が行なわれている。図１３に
示す様に、基板２０１には予め半導体薄膜２０２が成膜
される。この半導体薄膜２０２にレーザ光２０３を局所
的に照射する。これに応じて半導体薄膜２０２は局所的
に溶融化し液状になる。この液状化した部分の表面張力
により、溶融状態にある半導体薄膜が収縮し照射領域の
両側に位置する部分２０４に移動する。この結果、照射
領域の中央部分には半導体薄膜２０２が存在しなくな
り、切断領域２０５が形成される。

【０００３】

【発明が解決しようとする課題】半導体薄膜を溶融化し
その表面張力によって切断を行なう場合、レーザ光２０
３のスポット幅Ｗとエネルギー強度を適切に設定する必
要がある。特に、スポット幅Ｗは少なくとも５μｍ程度
必要であり、この為半導体薄膜２０２に対する高精細な
パタニングは困難である。加えて、従来の切断方法では
レーザ光２０３を図示の様にライン状に整形して半導体
薄膜２０２に対し局所的に照射している。従って、切断
の結果絶縁基板２０１に残された半導体薄膜２０２の部
分にはレーザ光が照射されない。従来、レーザアニール
という技術が知られており、非晶質シリコン等からなる
半導体薄膜にレーザ光を照射する事で多結晶への転換を
図り膜質の改善を行なっている。しかしながら、従来の
切断方法ではレーザ光を切断領域２０５に対してのみ選
択的に照射する為、レーザアニールを兼ねる事ができな
い。

【０００４】又図１４に示す様に、半導体薄膜２０２を
複雑な形状にパタニングする場合、レーザ光２０３を所
望のパタンに従って移動走査しながら照射する必要があ
る。パタンが複雑であるほどレーザ光２０３の移動走査
に長時間を要し、生産性の悪化を招く。

【０００５】上述したレーザ切断ではレーザアニール等
に比べエネルギー強度が比較的高い為、熱伝導等により
照射領域を超えて半導体薄膜が溶融状態になる。この
為、切断領域の幅寸法がレーザ光のスポット幅Ｗに対し
て拡大する。この為、精密なパタニングは困難である。
従って、薄膜トランジスタ等を高密度で集積形成した薄
膜半導体装置の製造には不適当である。図１５に示す様
に、従来から微細なパタニング加工にはフォトリソグラ
フィとエッチングを組み合わせた技術が採用されてい
る。基板３０１上に半導体薄膜３０２が予め全面的に成
膜されている。その上に、感光性のレジスト３０３が塗
布される。このレジスト３０３をフォトリソグラフィに
より所定の形状にパタニングする。このパタニングされ
たレジスト３０３をマスクとしてドライエッチング又は
ウエットエッチングを行ない、半導体薄膜３０２を所望
の形状にパタニングする。しかしながら、例えばウエッ
トエッチングを行なった場合、レジスト３０３と半導体
薄膜３０２との間にエッチング液が侵入し、半導体薄膜
３０２のエッチング面３０４がテーパー形状となってし
まう。この為、レジスト３０３が有する所望のパタン寸
法に対して、半導体薄膜３０４の実際のパタンに誤差Ｅ
が発生する。この為、必ずしも高精細なパタニングを行
なう事ができない。

【０００６】加えて、図１６に示す様に、従来のフォト
リソグラフィとエッチングを組み合わせたパタニング加
工では処理工程数が比較的多い為、空気中のダスト３０
５等が付着し歩留りの低下を招いていた。特に、微細な
パタニングを行なう場合、ダスト３０５の付着等による
断線故障や短絡故障は致命的な欠陥となる。

【０００７】

【課題を解決するための手段】上述した従来の技術の課
題を解決する為以下の手段を講じた。即ち、本発明にか
かる半導体薄膜の加工方法では、先ず形成工程を行ない
基板の表面に所望のパタンに沿った段差を形成する。次
に成膜工程を行ない、該段差が形成された基板の上に半
導体薄膜を成膜する。続いて切断工程を行なう。即ち、
該半導体薄膜にエネルギービームを照射して溶融固化を
行ないその過程で該半導体薄膜を該段差に沿って自動的
に切断する。好ましくは、前記形成工程は、平坦な基板
の表面に所定の厚みで下地膜を堆積した後所望のパタン
に沿って該下地膜を選択的にエッチングして段差を形成
する。又、前記切断工程は、該溶融固化の過程で切断と
同時に残された半導体薄膜の部分を再結晶化する。加え
て、切断された半導体薄膜の基板に残された部分を素子
領域として少なくとも薄膜トランジスタ又は薄膜抵抗か
ら選ばれた薄膜素子を形成する工程を含んでいる。

【０００８】本発明の応用形態の一つとして、薄膜半導
体装置は以下の工程により製造される。先ず、絶縁性を
有する基板の表面に導電性を有する下地膜を所定の厚み
で堆積した後所定のパタンに従って該下地膜を選択的に
エッチングして段差を備えたゲート電極を形成する。次
に、該基板の上にゲート絶縁膜を介して該ゲート電極を
被覆する様に半導体薄膜を成膜する。続いて該半導体薄
膜にエネルギービームを照射して溶融固化を行ないその
過程で該半導体薄膜を下地のゲート電極の段差に沿って
自動的に切断し個々に分離した素子領域を設ける。最後
に、各素子領域に不純物を選択的に注入してボトムゲー
ト型の薄膜トランジスタを集積的に形成する。加えて、
個々の薄膜トランジスタに接続して画素電極を集積的に
形成する場合がある。

【０００９】本発明によれば、半導体薄膜の下地には金
属膜又は絶縁膜を予めパタニングした段差が形成されて
いる。この状態で基板全面に対しレーザ光を一括で照射
する事により段差に沿った半導体薄膜の切断を自動的又
はセルフアライメントで行なっている。この時、レーザ
光のエネルギー強度を適当に設定する事で、例えばシリ
コンからなる半導体薄膜を非晶質から多結晶に転換する
事が可能になる。半導体薄膜の下地に金属膜又は絶縁膜
の段差が存在する場合、半導体薄膜は段差における材質
の非連続性や物理的形状の不連続性に起因して大きな応
力を受けている。この状態で上方からレーザ光等のエネ
ルギービームを照射するとその応力は一層増大する。そ
して、半導体薄膜が溶融すると段差に沿った応力が解放
される。この結果、半導体薄膜は段差に沿って局所的に
切断される事になる。この切断領域は金属膜や絶縁膜の
段差でのみ発生する為、その膜厚に近い切断領域の幅寸
法が精密に得られるという利点がある。

【００１０】

【発明の実施の形態】以下図面を参照して本発明の最良
な実施形態を詳細に説明する。図１は本発明にかかる半
導体薄膜の加工方法を示す基本的な工程図である。先ず
（Ａ）に示す様に、基板１の表面に所望のパタンに沿っ
た段差２を形成する。具体的には、所定の厚みで下地膜
３を堆積した後、所望のパタンに沿って下地膜３を選択
的にエッチングして段差２を形成する。続いて、段差２
が形成された基板１の上に半導体薄膜４を成膜する。こ
の後、半導体薄膜４にレーザ光等のエネルギービーム５
を照射して溶融固化を行ない、その過程で半導体薄膜４
を段差２に沿って自動的に切断する。エネルギービーム
５は基板１の全面に対して一括照射する。あるいは、エ
ネルギービーム５を帯状に整形してオーバーラップしな
がら移動照射しても良い。いずれにしろ、段差２のパタ
ンに沿ってエネルギービーム５を走査する必要はなく、
単に半導体薄膜４に照射するのみで、段差２のみに局所
的な切断領域が発生する。

【００１１】（Ｂ）は切断された後の状態を模式的に表
わしている。図示する様に下地膜３に段差２がある場
合、その上の半導体薄膜４は段差２における材質の不連
続性や物理的形状の非連続性により大きな膜応力が発生
している。この状態で上方からエネルギービーム５を照
射する事でその膜応力は一層増大する。さらに半導体薄
膜４はエネルギービーム５を吸収して溶融化する。この
際段差２に沿った膜応力が解放され、半導体薄膜４が局
部的に切断される。この切断領域は下地膜３の段差２で
発生する為、下地膜３の膜厚に近い切断領域の幅寸法Ｗ
が得られる。この幅寸法Ｗは下地膜３の厚みに依存して
いるが、ほぼ０．０４μｍから１μｍの間である。従来
のレーザ切断による切断領域の幅寸法（５μｍ以上）に
比べ、格段に微細なパタニング加工が実現できる。

【００１２】次に、図２を参照して本発明の一応用例で
ある薄膜半導体装置の製造方法を説明する。先ず（Ａ）
に示す様に、ガラス板等絶縁性を有する基板（絶縁基
板）１の表面に導電性を有する下地膜（金属膜又は低抵
抗化多結晶シリコン膜等）３を所定の厚みで堆積する。
これを所定のゲートパタンに従って選択的にエッチング
し、段差２を備えたゲート電極３ａに加工する。このゲ
ート電極３ａを被覆する様にゲート絶縁膜５を成膜す
る。さらにこのゲート絶縁膜５の上に半導体薄膜４を全
面的に成膜する。この後、半導体薄膜４にレーザ光等の
エネルギービームを照射して溶融固化を行ない、その過
程で半導体薄膜４を下地のゲート電極３ａの段差２に沿
って自動的に切断し個々に分離した素子領域４ａを設け
る。この際、溶融固化の過程で切断と同時に残された素
子領域４ａ等を含む半導体薄膜４の部分を再結晶化す
る。例えば、シリコンからなる半導体薄膜４を非晶質か
ら多結晶に転換して再結晶化を図る。

【００１３】この後（Ｂ）に示す様に、各素子領域４ａ
に不純物を選択的に注入してボトムゲート型の薄膜トラ
ンジスタを集積的に形成する。具体的には、素子領域４
ａに対してイオンドーピング又はイオンインプランテー
ションにより不純物を高濃度で選択的に注入し、一対の
不純物領域６，６を設ける。両不純物領域６，６の間に
は不純物が注入されていないチャネル領域７が残され
る。そして、素子領域４ａを被覆する様にＳｉＯ₂ 等か
らなる第１層間絶縁膜８を形成する。この第１層間絶縁
膜８にコンタクト９を開口した後、アルミニウム等から
なる金属膜を成膜する。この金属膜を所定の形状にパタ
ニングしてドレイン電極１０及びソース電極１１に加工
する。これらの電極１０，１１を被覆する様に、ＳｉＮ
／ＳｉＯ₂等からなる第２層間絶縁膜１２を成膜する。
以上により、ボトムゲート型の薄膜トランジスタを集積
形成した薄膜半導体装置が完成する。本実施形態では、
特に半導体薄膜４の切断と同時に、素子領域４ａの再結
晶化を行なっている。この為、薄膜トランジスタの動作
特性を顕著に改善可能である。

【００１４】図３は、図２の（Ｂ）に示した薄膜トラン
ジスタの平面形状を表わしている。図示する様に、素子
領域４ａは切断領域４ｂにより完全に囲まれており、周
囲の半導体薄膜４から電気的に分離している。この素子
領域４ａには中央部に沿ってチャネル領域７が形成され
ていると共に、その両側には不純物領域６が設けられて
いる。各不純物領域６にはコンタクト９，９を介してド
レイン電極１０及びソース電極１１が接続している。と
ころで、切断領域４ｂは下方に位置するゲート電極３ａ
の段差に沿って現われる。素子領域４ａを周囲の半導体
薄膜４から完全に分離する為にはゲート電極３ａを他か
ら孤立した形状にパタニングする必要がある。従って、
このままではゲート電極３ａに対して電気的な接続を取
る事ができない。そこで、本実施形態では図示する様に
ゲート電極３ａに貫通するコンタクト９ａを開口し、こ
れを介してゲート配線３ｂを下方のゲート電極３ａに電
気接続している。このゲート配線３ｂはドレイン電極１
０やソース電極１１と同一層に属する金属膜で形成する
事が可能である。

【００１５】周囲の半導体薄膜から分離した素子領域に
形成される薄膜素子は、図３に示した薄膜トランジスタ
に限られるものではない。例えば、薄膜素子の他の例と
して薄膜抵抗を図４に示す。この薄膜抵抗Ｒは、切断領
域４ｂによって周囲の半導体薄膜４から電気的に分離し
た素子領域４ａを抵抗体として用いている。素子領域４
ａには一対のコンタクト９ｂ，９ｂを介して一対の配線
電極１０ａ，１０ａが接続している。

【００１６】図５は、本発明に従って製造された薄膜半
導体装置の他の実施例を示す模式的な部分断面図であ
る。図２の（Ｂ）に示した実施形態と対応する部分には
対応する参照番号を付して理解を容易にしている。本薄
膜半導体装置はアクティブマトリクス型液晶表示装置の
駆動基板として用いられる。この為、絶縁基板１には薄
膜トランジスタに加えこれに接続した画素電極１３も集
積形成されている。薄膜トランジスタは画素電極１３を
スイッチング駆動する為、これに適したＬＤＤ構造とな
っている。即ち、素子領域４ａにおいて、チャネル領域
７とその両側の不純物領域６，６との間に、低濃度不純
物領域（ＬＤＤ領域）１４，１４が設けられている。こ
のＬＤＤ構造の薄膜トランジスタは平坦化膜１５により
被覆されている。その表面には上述した画素電極１３が
パタニング形成されており、平坦化膜１５、第２層間絶
縁膜１２、第１層間絶縁膜８を貫通して設けたコンタク
トを介し薄膜トランジスタの一方の不純物領域６に電気
接続している。絶縁基板１に対し所定の間隙を介して対
向基板１６が接合している。対向基板１６の内表面には
対向電極１７が全面的に形成されている。両基板１，１
６の間には電気光学物質として液晶１８が保持されてお
り、アクティブマトリクス型の液晶表示装置を構成す
る。

【００１７】図６は、図２の（Ｂ）に示した薄膜トラン
ジスタの電気特性を示すグラフである。横軸にゲート電
圧ＶＧＳをとり、縦軸にドレイン電流ＩＤＳをとってあ
る。グラフから明らかな様に、本発明では半導体薄膜の
切断と同時に素子領域の再結晶化を行なっている。この
為、駆動能力に優れた薄膜トランジスタを形成可能であ
り、十分に高いオン電流が得られる。従って、アクティ
ブマトリクス型の表示装置等に応用した場合、画素電極
のスイッチング用薄膜トランジスタに加え、周辺の駆動
回路を構成する薄膜トランジスタも同一の絶縁基板上に
集積形成可能である。なお、（Ａ）のグラフではＮチャ
ネル型の薄膜トランジスタの電気特性を示しているが、
Ｐチャネル型の薄膜トランジスタについても同様の事が
いえる。

【００１８】（Ｂ）は、図５に示したＬＤＤ構造の薄膜
トランジスタの電気特性を示すグラフである。（Ａ）と
同様にＮチャネル型の薄膜トランジスタの電気特性を示
してある。グラフから明らかな様に、ＬＤＤ構造を採用
する事により、オフ電流（リーク電流）を顕著に抑制で
きる。この為、画素電極のスイッチング駆動用に好適で
ある。

【００１９】次に、図７〜図１０の工程図を参照して、
本発明にかかる薄膜半導体装置の製造方法の具体例を詳
細に説明する。先ず図７の工程（Ａ）で低融点ガラス等
からなる絶縁基板５１を用意する。工程（Ｂ）に進みス
パッタリングでＭｏ／Ｔａ等の金属膜５２を成膜する。
工程（Ｃ）に進みドライエッングで金属膜５２をパタニ
ングしゲート電極５３に加工する。この後、所望により
陽極酸化処理を施してゲート電極５３を陽極酸化膜で被
覆しても良い。工程（Ｄ）に進み、Ｐ−ＣＶＤ法でゲー
ト絶縁膜５５及び半導体薄膜５６を連続的に成膜する。
本例では、ゲート絶縁膜５５はＳｉＮ／ＳｉＯ₂ の二層
構造となっている。また、半導体薄膜５６は非晶質シリ
コンである。続いてイオンドーピング装置を用いＳｉ，
ＳｉＦ，Ｆイオン等を電界加速で半導体薄膜５６中に導
入する。このイオンドーピングは半導体薄膜５６の改質
を目的とした前処理である。この後半導体薄膜５６にレ
ーザ光Ｈνを照射して溶融固化を行ない、その過程で半
導体薄膜５６を下地のゲート電極５３の段差に沿って自
動的に切断し個々に分離した素子領域５４を設ける。こ
の時同時にレーザ光のエネルギー強度を適当に設定して
素子領域５４を含む半導体薄膜５６を非晶質シリコンか
ら多結晶シリコンに転換する。

【００２０】図８の工程（Ｅ）に進み、素子領域５４を
絶縁膜５７ａで仮に被覆する。この絶縁膜５７ａは例え
ばＳｉＯ₂ をＣＶＤ法により堆積して形成する。この絶
縁膜５７ａの上にレジスト５７をパタニング形成する。
工程(Ｆ)に進み、レジスト５７をマスクとして絶縁膜５
７ａをエッチングする。レジスト５７及びこれと整合し
た絶縁膜５７ａを二層のマスクとして、イオンドーピン
グにより不純物を多結晶化された素子領域４中に注入
し、ボトムゲート型薄膜トランジスタの不純物領域を形
成する。本例ではイオンドーピングの原料ガスとしてＰ
Ｈ₃ を用い、Ｐ⁺を注入してＮチャネル型のトランジス
タを形成している。工程(Ｇ)に進み、不用となったレジ
スト５７及び絶縁膜５７ａを剥離除去している。除去さ
れた後には不純物が実質的に注入されていないチャネル
領域が残される事になる。工程（Ｈ）に進み再びレーザ
光Ｈνを照射して、素子領域５４に注入された不純物の
活性化を図っている。この際レーザ光のエネルギー密度
は２００mJ／cm² 〜５００mJ／cm² 程度に設定されてい
る。

【００２１】図９の工程（Ｉ）に進み、ＣＶＤ法により
ＳｉＯ₂ を再び堆積し、第１層間絶縁膜５８を設ける。
工程（Ｊ）に進み、ＨＦを用いたウエットエッチングで
第１層間絶縁膜５８にコンタクトホール５９，６０を開
口する。工程（Ｋ）に進み、スパッタリングでアルミニ
ウム膜６１を堆積する。

【００２２】図１０の工程（Ｌ）に進み、アルミニウム
膜をパタニングしてソース／ドレイン電極６２に加工す
る。工程（Ｍ）に進みＰ−ＣＶＤ法によりＳｉＯ₂ を成
膜し、第２層間絶縁膜６３を設ける。以上により、薄膜
半導体装置が完成する。

【００２３】図１１は、本発明に従って製造されたアク
ティブマトリクス型表示装置の他の例を示す模式的な部
分断面図である。図示する様に、本表示装置は所定の間
隙を介して互いに接合した駆動基板１２１及び対向基板
１２２と両者の間隙に保持された液晶等からなる電気光
学物質１２３とを備えている。対向基板１２２の内表面
には対向電極１２４が全面的に形成されている。一方駆
動基板１２１にはボトムゲート型の薄膜トランジスタ１
２５が形成されている。この薄膜トランジスタ１２５は
Ｍｏ／Ｔａ等からなるゲート電極１２６、Ｐ−ＳｉＯ₂
／Ｐ−ＳｉＮ等からなるゲート絶縁膜１２７、多結晶シ
リコン等からなる半導体薄膜１２８を下から順に重ねた
ものである。なお、半導体薄膜１２８の素子領域は本発
明に従ってレーザ光の照射により分離されたものである
と共に非晶質シリコンから多結晶シリコンに転換された
ものである。ゲート電極１２６の表面はＴａＯ_x 等の陽
極酸化膜１２９により被覆されている。又、ゲート電極
１２６の直上において半導体薄膜１２８の部分はストッ
パ１３０により保護されている。このストッパ１３０は
例えばＰ−ＳｉＯ₂ からなる。かかる構成を有するボト
ムゲート型の薄膜トランジスタ１２５はＰＳＧ等からな
る第１層間絶縁膜１３１により被覆されている。その上
にはＭｏ又はＡｌからなる配線パタン１３２が形成され
ており、第１層間絶縁膜１３１に開口したコンタクトホ
ールを介して、薄膜トランジスタ１２５の不純物領域
（ソース領域及びドレイン領域）に電気接続している。
配線パタン１３２は同じくＰＳＧ等からなる第２層間絶
縁膜１３５により被覆されている。第２層間絶縁膜１３
５の上には遮光性を有するＴｉ等からなる金属パタン１
３３がパタニング形成されている。この遮光機能を有す
る金属パタン１３３はＳｉＯ₂ 等からなる第３層間絶縁
膜１３６により被覆されている。その上にはＩＴＯ等か
らなる画素電極１３４がパタニング形成されている。画
素電極１３４は金属パタン１３３、配線パタン１３２を
介して薄膜トランジスタ１２５のドレイン領域に電気接
続している。

【００２４】図１２は、図１１に示した表示装置の変形
例を表わしている。基本的には同一の構造を有してお
り、対応する部分には対応する参照番号を付して理解を
容易にしている。異なる点は、第２層間絶縁膜１３５が
除かれており、金属パタン１３３と配線パタン１３２が
直接接触している事である。

【００２５】

【発明の効果】以上説明した様に、本発明によれば、基
板の表面に形成された下地の段差の上部に、非晶質シリ
コン等からなる半導体薄膜を形成し、これにレーザ光を
照射する事で段差に沿った半導体薄膜の切断を行なうと
共に非晶質シリコンから多結晶シリコンへの転換も行な
っている。かかる構成により、半導体薄膜の切断及びパ
タニングを高精度化できる。又、半導体薄膜の切断と再
結晶化を同時に行なえる為工程の短縮化が可能になる。
さらに、レーザ光を走査する事なく一括照射で切断がで
きる為、処理時間の低減化が可能になる。なお、本発明
はアクティブマトリクス表示装置ばかりでなく、例えば
多結晶シリコンを半導体層として用いる太陽電池の加工
にも応用できる。

【図面の簡単な説明】

【図１】本発明にかかる半導体薄膜の加工方法を示す工
程図である。

【図２】本発明にかかる薄膜半導体装置の製造方法を示
す工程図である。

【図３】図２に示した製造方法により作製された薄膜ト
ランジスタの平面形状を示す模式図である。

【図４】本発明に従って製造される薄膜素子の他の例を
示す平面図である。

【図５】本発明に従って製造された薄膜半導体装置を駆
動基板として用いたアクティブマトリクス型表示装置の
一例を示す断面図である。

【図６】本発明に従って作製された薄膜トランジスタの
電気特性を示すグラフである。

【図７】本発明にかかる薄膜半導体装置の製造方法の具
体例を示す工程図である。

【図８】同じく具体例を示す工程図である。

【図９】同じく具体例を示す工程図である。

【図１０】同じく具体例を示す工程図である。

【図１１】本発明に従って作製されたアクティブマトリ
クス型表示装置の他の例を示す断面図である。

【図１２】図１１に示したアクティブマトリクス型表示
装置の変形例を示す部分断面図である。

【図１３】従来のレーザ切断方法を示す模式図である。

【図１４】同じく従来のレーザ切断方法を示す模式図で
ある。

【図１５】従来のフォトリソグラフィ及びエッチングを
用いたパタニング法を示す模式図である。

【図１６】同じく従来のフォトリソグラフィ及びエッチ
ングを用いたパタニング法を示す模式図である。

【符号の説明】

１…基板、２…段差、３…下地膜、４…半導体薄膜、５
…エネルギービーム

Claims (6)

【特許請求の範囲】
1. 【請求項１】 基板の表面に所望のパタンに沿った段差
   を形成する形成工程と、 該段差が形成された基板の上に半導体薄膜を成膜する成
   膜工程と、 該半導体薄膜にエネルギービームを照射して溶融固化を
   行ないその過程で該半導体薄膜を該段差に沿って自動的
   に切断する切断工程とを含む半導体薄膜の加工方法。
2. 【請求項２】 前記形成工程は、平坦な基板の表面に所
   定の厚みで下地膜を堆積した後所望のパタンに従って該
   下地膜を選択的にエッチングして段差を形成する請求項
   １記載の半導体薄膜の加工方法。
3. 【請求項３】 前記切断工程は、該溶融固化の過程で切
   断と同時に残された半導体薄膜の部分を再結晶化する請
   求項１記載の半導体薄膜の加工方法。
4. 【請求項４】 切断された半導体薄膜の基板に残された
   部分を素子領域として少なくとも薄膜トランジスタ又は
   薄膜抵抗から選ばれた薄膜素子を形成する工程を含む請
   求項１記載の半導体薄膜の加工方法。
5. 【請求項５】 絶縁性を有する基板の表面に導電性を有
   する下地膜を所定の厚みで堆積した後所定のパタンに従
   って該下地膜を選択的にエッチングして段差を備えたゲ
   ート電極を形成する工程と、 該基板の上にゲート絶縁膜を介して該ゲート電極を被覆
   する様に半導体薄膜を成膜する工程と、 該半導体薄膜にエネルギービームを照射して溶融固化を
   行ないその過程で該半導体薄膜を下地のゲート電極の段
   差に沿って自動的に切断し個々に分離した素子領域を設
   ける工程と、 各素子領域に不純物を選択的に注入してボトムゲート型
   の薄膜トランジスタを集積的に形成する工程とを含む薄
   膜半導体装置の製造方法。
6. 【請求項６】 個々の薄膜トランジスタに接続して画素
   電極を集積的に形成する工程を含む請求項５記載の薄膜
   半導体装置の製造方法。