KR101393632B1 - 박막 트랜지스터 표시판, 이를 이용한 표시 장치 및 표시장치 제조 방법 - Google Patents

박막 트랜지스터 표시판, 이를 이용한 표시 장치 및 표시장치 제조 방법 Download PDF

Info

Publication number
KR101393632B1
KR101393632B1 KR1020070042767A KR20070042767A KR101393632B1 KR 101393632 B1 KR101393632 B1 KR 101393632B1 KR 1020070042767 A KR1020070042767 A KR 1020070042767A KR 20070042767 A KR20070042767 A KR 20070042767A KR 101393632 B1 KR101393632 B1 KR 101393632B1
Authority
KR
South Korea
Prior art keywords
thin film
substrate
display panel
element structure
film element
Prior art date
Application number
KR1020070042767A
Other languages
English (en)
Other versions
KR20080097648A (ko
Inventor
오근찬
윤용국
배우진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020070042767A priority Critical patent/KR101393632B1/ko
Priority to US11/939,175 priority patent/US8884290B2/en
Priority to JP2008118839A priority patent/JP5367302B2/ja
Publication of KR20080097648A publication Critical patent/KR20080097648A/ko
Application granted granted Critical
Publication of KR101393632B1 publication Critical patent/KR101393632B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1347—Arrangement of liquid crystal layers or cells in which the final condition of one light beam is achieved by the addition of the effects of two or more layers or cells
    • G02F1/13471—Arrangement of liquid crystal layers or cells in which the final condition of one light beam is achieved by the addition of the effects of two or more layers or cells in which all the liquid crystal cells or layers remain transparent, e.g. FLC, ECB, DAP, HAN, TN, STN, SBE-LC cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 표시판, 이를 이용한 표시 장치 및 표시 장치 제조 방법에 관한 것으로서, 제1 면 및 제2 면을 포함하는 제1 기판, 상기 제1 면 위에 형성되어 있으며 제1 전극을 포함하는 제1 박막 소자 구조물, 그리고 상기 제2 면 위에 형성되어 있으며 제2 전극을 포함하는 제2 박막 소자 구조물을 포함한다. 이와 같이 하면 대비비가 향상되고 아울러 충분한 시야각을 확보할 수 있다.
박막 트랜지스터 표시판, 박막 소자 구조물, 게이트 및 데이터 구동부

Description

박막 트랜지스터 표시판, 이를 이용한 표시 장치 및 표시 장치 제조 방법{Thin film transistor and display device using the thin film transistor, and method for manufacturing the display device}
도 1은 본 발명의 한 실시예에 따른 표시 장치의 분해 사시도이고,
도 2는 도 1의 표시판 조립체를 Ⅱ-Ⅱ 선을 따라 자른 단면도이고,
도 3은 도 1의 표시판 조립체 및 게이트 구동부의 측면도의 한 예이고,
도 4는 도 1의 표시판 조립체 및 게이트 구동부의 측면도의 다른 예이고,
도 5a 및 도 5b는 기준 시야각을 비교하기 위해 한 쌍의 표시판 조립체를 포함하는 표시 장치와 본 발명의 한 실시예에 따른 표시 장치를 도시한 개략도이고,
도 6은 표시판 조립체의 제조 공정을 차례대로 나타낸 순서도이며,
도 7은 기판에 박막 소자 구조물이 형성되는 공정을 설명하기 위한 도면이다.
<도면 부호의 설명>
1: 표시 장치 3p, 3q: 액정층
12: 편광자 30q, 30p, 300: 표시판 조립체
60: 탑 섀시 70, 80: 지지 부재
100: 박막 트랜지스터 표시판 200q, 200p: 상부 및 하부 표시판
110, 210p, 210q: 기판 124p, 124q: 게이트 전극
133p, 133q: 유지 전극 140p, 140q: 게이트 절연막
150p, 150q: 박막 소자 구조물 154p, 154q: 반도체
163p, 163q, 165p, 165q: 저항성 접촉 부재
171p, 171q: 데이터선 173p, 173q: 소스 전극
175p, 175q: 드레인 전극 180p, 180q: 보호막
185p, 185q: 접촉 구멍 191p, 191q: 화소 전극
220p, 220q: 차광 부재 225p, 225q: 개구부
230: 색필터 250p, 250q: 덮개막
270p, 270q: 공통 전극 300: 표시판 조립체
400, 500: 게이트 및 데이터 구동부
410a, 410b, 410c, 510a, 510b, 510c: 가요성 인쇄 회로막
430, 530: 이방성 도전 필름 440, 540: 집적 회로 칩
450, 550: 인쇄 회로 기판
본 발명은 박막 트랜지스터 표시판, 이를 이용한 표시 장치 및 표시 장치 제조 방법에 관한 것이다.
최근에 사용되는 표시 장치로는 액정 표시 장치(liquid crystal display), 플라즈마 표시 장치(plasma display panel), 전계 방출 표시 장치(flat emission display), 형광 표시판(vacuum fluorescent display) 및 유기 발광 표시 장치(organic light emitting display) 등이 있다.
이중 액정 표시 장치는 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 기판에 전극이 형성된 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함하며, 전극에 전압을 인가하여 액정층의 액정 분자들의 정렬 방향을 제어함으로써 투과되는 빛의 양을 조절한다.
액정 표시 장치는 보는 각도에 따라서 밝기 또는 대비비가 변화되는 특성을 가지고 있다. 화면과 연직면에서 가장 밝고 비껴서 볼수록 어두워지게 된다. 기준 시야각은 상하 좌우 방향으로 대비비가 일정 값 이상이 되는 각도로 표현되며, 이 기준 시야각이 클수록 화면을 더 큰 각도로 볼 수 있다. 따라서 기준 시야각 및 대비비를 높여 액정 표시 장치의 품질을 향상시킬 필요가 있다.
본 발명의 이루고자 하는 기술적 과제는 대비비를 증가시키고 아울러 기준 시야각을 넓일 수 있는 박막 트랜지스터, 이를 이용한 표시 장치 및 표시 장치 제조 방법을 제공하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 제1 면 및 제2 면을 포함하는 제1 기판, 상기 제1 면 위에 형성되어 있으며 제1 전극을 포함하는 제1 박막 소자 구조물, 그리고 상기 제2 면 위에 형성되어 있으며 제2 전극을 포함하는 제2 박막 소자 구조물을 포함한다.
상기 제1 및 제2 박막 소자 구조물은 각기 게이트 전극, 상기 게이트 전극 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체, 상기 반도체 위에 형성되어 있는 소스 전극, 그리고 상기 반도체 위에 형성되어 있고 상기 소스 전극과 분리되어 있는 드레인 전극을 포함할 수 있다.
상기 제1 박막 소자 구조물은 상기 반도체 위에 형성되어 있는 보호막과 상기 보호막 위에 형성되어 있는 편광자를 더 포함할 수 있다.
상기 제1 전극은 보호막과 상기 편광자 사이에 위치하며, 상기 드레인 전극과 연결되어 있을 수 있다.
상기 제1 기판은 편광자를 포함할 수 있으며, 상기 편광자는 세선 격자 편광자일 수 있다.
상기 제1 박막 소자 구조물과 상기 제2 박막 소자 구조물은 상기 제1 기판을 중심으로 대칭을 이루고 있을 수 있다.
본 발명의 한 실시예에 따른 표시 장치는 제1 면 및 제2 면을 포함하는 제1 기판, 상기 제1 면 위에 형성되어 있는 제1 박막 소자 구조물, 상기 제2 면 위에 형성되어 있는 제2 박막 소자 구조물, 상기 제1 박막 소자 구조물과 마주하는 제2 기판, 그리고 상기 제2 박막 소자 구조물과 마주하는 제3 기판을 포함한다.
상기 제1 및 제2 박막 소자 구조물은 각기 게이트 전극, 상기 게이트 전극 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체, 상기 반도체 위에 형성되어 있는 소스 전극, 그리고 상기 반도체 위에 형성되 어 있고 상기 소스 전극과 분리되어 있는 드레인 전극을 포함할 수 있다.
상기 표시 장치는 상기 제1 박막 소자 구조물과 상기 제2 기판 사이에 형성되어 있는 편광자를 더 포함할 수 있다.
상기 제1 기판은 세선 격자 편광자를 포함할 수 있다.
상기 표시 장치는 상기 제2 기판 및 상기 제3 기판 위에 각기 형성되어 있는 제1 및 제2 공통 전극을 더 포함할 수 있다.
상기 표시 장치는 상기 제3 기판 위에 형성되어 있는 색필터를 더 포함할 수 있다.
상기 표시 장치는 상기 제1 기판과 상기 제2 기판 사이 및 상기 제1 기판과 상기 제3 기판 사이에 각각 위치한 제1 및 제2 액정층을 더 포함할 수 있다.
상기 표시 장치는 상기 제1 기판의 상기 제1 면 및 상기 제2 면 위에 각기 부착되어 있는 제1 및 제2 가요성 인쇄 회로막, 그리고 상기 제1 및 제2 가요성 인쇄 회로막과 연결되어 있는 집적 회로 칩을 더 포함할 수 있다.
상기 표시 장치는 상기 제1 면 위에 부착되어 있는 제1 가요성 인쇄 회로막, 상기 제2 면 위에 부착되어 있으며 상기 제1 가요성 인쇄 회로막과 연결되어 있는 제2 가요성 인쇄 회로막, 그리고 상기 제1 가요성 인쇄 회로막과 연결되어 있는 집적 회로 칩을 더 포함할 수 있다.
본 발명의 한 실시예에 따른 표시 장치 제조 방법은 제1 기판의 제1 면에 제1 박막 소자 구조물을 형성하는 단계, 상기 제1 기판의 제2 면에 제2 박막 소자 구조물을 형성하여 제1 표시판을 완성하는 단계, 상기 제1 박막 소자 구조물과 마주 하는 제2 표시판을 형성하는 단계, 상기 제2 박막 소자 구조물과 마주하는 제3 표시판을 형성하는 단계, 그리고 상기 제1 표시판과 상기 제2 표시판의 사이 및 제1 표시판과 상기 제3 표시판 사이에 각각 제1 및 제2 액정층을 형성하는 단계를 포함한다.
본 발명의 다른 실시예에 따른 표시 장치 제조 방법은 제1 기판의 제1 면에 제1 박막 소자 구조물을 형성하는 단계, 상기 제1 기판의 제2 면에 제2 박막 소자 구조물을 형성하여 제1 표시판을 완성하는 단계, 상기 제1 표시판의 제1 박막 소자 구조물 또는 제2 표시판 위에 제1 액정층을 형성하는 단계, 상기 제1 액정층을 사이에 두고 상기 제1 표시판과 상기 제2 표시판을 결합하는 단계, 상기 제1 표시판의 제2 박막 소자 구조물 또는 제3 표시판 위에 제2 액정층을 형성하는 단계, 그리고 상기 제2 액정층을 사이에 두고 상기 제1 표시판과 상기 제3 표시판을 결합하는 단계를 포함한다.
상기 제1 박막 소자 구조물 형성 단계와 상기 제2 박막 소자 구조물 형성 단계는 동시에 수행될 수 있다.
상기 표시 장치 제조 방법은 집적 회로 칩의 제1 출력 단자를 상기 제1 박막 소자 구조물과 연결하는 단계, 그리고 상기 집적 회로 칩의 제2 출력 단자를 상기 제2 박막 소자 구조물과 연결하는 단계를 더 포함할 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면, 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 표시 장치에 대하여 도 1 내지 도 5를 참고하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 분해 사시도이고, 도 2는 도 1의 표시판 조립체를 Ⅱ-Ⅱ 선을 따라 자른 단면도이고, 도 3은 도 1의 표시판 조립체 및 게이트 구동부의 측면도의 한 예이고, 도 4는 도 1의 표시판 조립체 및 게이트 구동부의 측면도의 다른 예이고, 도 5a 및 도 5b는 기준 시야각을 비교하기 위해 한 쌍의 표시판 조립체를 포함하는 표시 장치와 본 발명의 실시예에 따른 표시 장치를 도시한 개략도이다.
도 1 내지 도 4를 참고하면, 본 실시예에 따른 표시 장치(1)는 표시판 조립체(300), 게이트 구동부(gate driver unit)(400), 데이터 구동부(date driver unit)(500), 백라이트 어셈블리(backlight assembly)(340) 및 탑 섀시(top chassis)(60)를 포함한다.
도 1 및 도 2를 참고하면, 표시판 조립체(300)는 박막 트랜지스터 표시 판(100), 하부 표시판(200p), 상부 표시판(200q), 하부 액정층(3p) 및 상부 액정층(3q)을 포함한다.
박막트랜지스터 표시판(100)은 기판(110)과 한 쌍의 박막 소자 구조물(150p, 150q)을 포함한다.
기판(110)은 유리 또는 플라스틱 따위의 투명 절연 물질로 만들어 진다. 하면 박막 소자 구조물(150p)과 상면 박막 소자 구조물(150q)은 각각 기판(110)의 윗면과 아랫면에 형성되어 있다. 하면 및 상면 박막 소자 구조물(150p, 150q)은 동일 또는 유사한 구조를 가지며, 기판(110)을 중심으로 서로 대칭을 이루고 있다. 그러나 하면 및 상면 박막 소자 구조물(150p, 150q)은 기판(110)을 중심으로 대칭을 이루지 않을 수 있다.
그러면, 하면/상면 박막 소자 구조물(150p, 150q)에 대하여 설명한다.
기판(110)의 하면/상면에 복수의 게이트선(gate line)(도시하지 않음) 및 복수의 유지 전극(storage electrode)(133p, 133q)을 포함하는 게이트 도전체가 형성되어 있다. 게이트선은 게이트 신호를 전달하며 복수의 게이트 전극(gate electrode)(124p, 124q)과 다른 층이나 게이트 구동부(400)와의 연결을 위한 넓은 끝 부분(도시하지 않음)을 포함한다. 유지 전극(133p, 133q)은 게이트선과 분리되어 있다.
게이트 도전체 위에는 게이트 절연막(gate insulating layer)(140p, 140q), 복수의 반도체(154p, 154q), 복수 쌍의 저항성 접촉 부재(ohmic contact)(163p, 165p, 163q, 165q), 복수의 데이터선(171p, 171q) 및 복수의 드레인 전극(drain electrode)(175p, 175q)이 차례로 형성되어 있다.
반도체(154p, 154q)는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소(polysilicon)와 같은 물질로 만들어질 수 있고, 저항성 접촉 부재(163p, 165p, 163q, 165q)는 불순물이 고농도로 도핑되어 있는 비정질 규소 또는 다결정 규소나 실리사이드(silicide)로 만들어질 수 있다. 저항성 접촉 부재(163p, 165p, 163q, 165q)는 쌍을 이루어 반도체(154p, 154q) 위에 배치되어 있다.
데이터선(171p, 171q)은 데이터 신호를 전달하며, 게이트 전극(124p, 124q)을 향하여 뻗은 복수의 소스 전극(source electrode)(173p, 173q)과 다른 층 또는 데이터 구동부(500)와의 연결을 위한 넓은 끝 부분(도시하지 않음)을 포함한다. 드레인 전극(175p, 175q)은 데이터선(171p, 171q)과 분리되어 있으며 게이트 전극(124p, 124q)을 중심으로 소스 전극(173p, 173q)과 마주한다.
하나의 게이트 전극(124p, 124q), 하나의 소스 전극(173p, 173q) 및 하나의 드레인 전극(175p, 175q)은 반도체(154p, 154q)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173p, 173q)과 드레인 전극(175p, 175q) 사이의 반도체(154p, 154q)에 형성된다.
저항성 접촉 부재(163p, 165p, 163q, 165q)는 그 아래의 반도체(154p, 154q)와 그 위의 데이터선(171p, 171q) 및 드레인 전극(175p, 175q) 사이에 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 반도체(154p, 154q)에는 소스 전극(173p, 173q)과 드레인 전극(175p, 175q)으로 덮이지 않는 노출된 부분이 존재한다.
반도체(154p, 154q)의 노출된 부분, 데이터선(171p, 171q), 드레인 전극(175p, 175q) 및 게이트 절연막(140p, 140q) 위에는 보호막(passivation layer)(180p, 180q)이 형성되어 있다. 보호막(180p, 180q)은 단일막 구조를 가진다. 보호막(180p, 180q)은 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180p, 180q)에는 드레인 전극(175p, 175q)을 노출하는 복수의 접촉 구멍(contact hole)(185p, 185q)이 형성되어 있다. 그리고 게이트선 및 데이터선(171p, 171q)의 끝 부분을 노출하는 복수의 접촉 구멍(도시하지 않음)이 보호막(180p, 180q)과 게이트 절연막(140p, 140q)에 형성되어 있다.
보호막(180p, 180q) 위에는 복수의 화소 전극(pixel electrode)(191p, 191q)이 형성되어 있다. 화소 전극(191p, 191q)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어질 수 있다.
화소 전극(191p, 191q)은 접촉 구멍(185p, 185q)을 통하여 드레인 전극(175p, 175q)과 연결되어 있으며, 드레인 전극(175p, 175q)으로부터 데이터 전압을 인가 받는다.
보호막(180p, 180q) 위에는 또한 복수의 접촉 보조 부재가 형성될 수 있다. 접촉 보조 부재는 접촉 구멍을 통하여 게이트선의 끝 부분 및 데이터선(171p, 171q)의 끝 부분과 각각 연결된다. 이러한 접촉 보조 부재는 게이트선의 끝 부분 및 데이터선의 끝 부분과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
상면의 화소 전극(191q) 위에는 입사광을 편광시키는 편광자(12)가 형성되어 있다. 편광자(12)는 기판(110)의 하면 위에 형성될 수도 있으며, 기판(110) 바로 위 또는 다른 층 위에 형성될 수도 있다. 기판(110) 바로 위에 편광자를 두는 경우, Al 세선 따위를 격자 형태로 만들어 구현할 수 있다.
다음으로, 상부 표시판(200q) 및 하부 표시판(200p)에 대하여 설명한다.
상부 표시판(200q)은 박막 트랜지스터 표시판(100)의 상면 박막 소자 구조물(150q)과 마주하고, 하부 표시판(200p)은 박막 트랜지스터 표시판(100)의 하면 박막 소자 구조물(150p)과 마주한다. 상부 표시판(200q)과 상면 박막 소자 구조물(150q) 사이에는 상부 액정층(3q)이 위치하고, 하부 표시판(200p)과 하면 박막 소자 구조물(150p) 사이에는 하부 액정층(3p)이 위치한다.
절연 기판(210p, 210q) 위에 차광 부재(light blocking member)(220p, 220q)가 형성되어 있다. 차광 부재(220p, 220q)는 화소 전극(191p, 191q)과 마주보며 화소 전극(191p, 191q)과 거의 동일한 모양을 가지는 복수의 개구부(225p, 225q)를 가지고 있으며, 화소 전극(191p, 191q) 사이의 빛샘을 막는다.
기판(210p, 210q) 및 차광 부재(220p, 220q) 위에는 덮개막(overcoat)(250p, 250q)이 형성되어 있다. 덮개막(250p, 250q)은 절연물로 만들어질 수 있으며 평탄면을 제공한다. 덮개막(250p, 250q)은 생략할 수 있다.
덮개막(250p, 250q) 위에는 공통 전극(270p, 270q)이 형성되어 있으며, 공통 전극(270p, 270q)은 ITO, IZO 등의 투명한 도전체 따위로 만들어진다.
상부 표시판(200q)의 기판(210q)과 덮개막(250q) 사이에는 복수의 색필 터(230)가 형성되어 있으며, 덮개막(250q)은 색필터(230)가 노출되는 것을 방지한다. 각 색필터(230)는 차광 부재(220q)의 개구부(225q) 내에 대부분 존재하며, 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 하부 표시판(200p)의 기판(210p) 위에는 색필터가 존재하지 않는다.
이와 같이 표시 구조를 이중으로 만들면, 블랙 상태에서 아래쪽 구조에서 빛샘이 발생하더라도 위쪽 구조에서 빛샘을 다시 한번 차단하므로 휘도를 큰 폭으로 감소시킬 수 있다. 단, 한쪽 구조를 통과한 빛이 다른 구조로 들어가므로 화이트 상태에서의 휘도가 감수할 수도 있으나, 블랙 휘도의 감소 비율이 크기 때문에 대비비가 향상된다.
도 1, 도 3 및 도 4를 참고하면, 게이트 구동부(400) 및 데이터 구동부(500)는 각기 가요성 인쇄 회로막(flexible printed circuit)(410, 510), 복수의 집적 회로 칩(integrated circuit chip)(440, 540) 및 인쇄 회로 기판(printed circuit board)(450, 550)을 포함한다.
게이트 구동부(400)와 데이터 구동부(500)는 유사한 구조로 이루어지므로, 이하에서는 게이트 구동부(400)를 중심으로 이들 구조에 대해 상세하게 설명한다.
도 3 및 도 4를 참고하면, 각각의 집적 회로 칩(440)은 두 개의 하부 및 상부 출력측 가요성 인쇄 회로막(410a, 410b)을 통하여 박막 트랜지스터 표시판(100)의 하면 및 상면 박막 소자 구조물에 각각 연결되고, 하나의 입력측 가요성 인쇄 회로막(410c)을 통하여 인쇄 회로 기판(450)에 연결된다. 각각의 가요성 인쇄 회로막(410a, 410b, 410c)은 금속 배선(도시하지 않음)과 이를 보호하는 보호막(도시 하지 않음)을 포함할 수 있다.
하부 출력측 가요성 인쇄 회로막(410a)의 일단은 박막 트랜지스터 표시판(100)의 하면 즉 하부 표시판(200p)과 마주하는 면에 부착되고, 상부 출력측 가요성 인쇄 회로막(410b)의 일단은 박막 트랜지스터 표시판(100)의 상면 즉 상부 표시판(200q)과 마주하는 면에 연결된다. 이때 하부 및 상부 출력측 가요성 인쇄 회로막(410a, 410b)과 박막 트랜지스터 표시판(100) 사이에는 이방성 도전 필름(anisotropic conductive film)(430)이 위치하며, 이방성 도전 필름(430)에 섞여 있는 도전 입자를 통하여 하부 및 상부 출력측 가요성 인쇄 회로막(410a, 410b)의 금속 배선과 박막 트랜지스터 표시판(100)의 배선이 전기적으로 연결된다.
도 3의 경우, 집적 회로 칩(440)의 출력 단자가 집적 회로 칩(440)의 하면과 상면에 각각 구비되어 있고, 하부 및 상부 출력측 가요성 인쇄 회로막(410a, 410b)의 타단은 집적 회로 칩(440)의 하면 출력 단자 및 상면 출력 단자에 각각 연결된다. 집적 회로 칩(440)은 게이트 인쇄 회로 기판(450)으로부터 신호를 전달받고 나아가 하부 및 상부 가요성 인쇄 회로막(410a, 410b)에 각각 게이트 신호를 전달한다.
집적 회로 칩(440)과 게이트 인쇄 회로 기판(450)은 입력측 가요성 인쇄 회로막(410c)을 통하여 연결된다. 입력측 가요성 인쇄 회로막(410c)과 게이트 인쇄 회로 기판(450) 사이에는 이방성 도전 필름(430)이 배치된다.
도 4의 경우, 집적 회로 칩(440)의 출력 단자가 집적 회로 칩(440)의 상면에만 구비되어 있다. 상부 출력측 가요성 인쇄 회로막(410b)의 타단은 집적 회로 칩(440)의 상면 출력 단자와 직접 연결되지만 하부 출력측 가요성 인쇄 회로막(410a)의 타단은 집적 회로 칩(440)에 직접 연결되지 않고 상부 출력측 가요성 인쇄 회로막(410b)에 연결되어 있다. 이를 위해서는 출력측 가요성 인쇄 회로막(410b)에 하면 박막 소자 구조물과의 전기적 연결을 위한 배선이 형성되어 있어야 한다.
데이터 구동부(500)는 도 3 및 도 4에 도시하지는 않았지만, 위에서 살펴본 게이트 구동부(400)와 거의 동일한 구조를 가진다.
여기에서, 게이트 구동부(400) 및 데이터 구동부(500) 중 적어도 하나는 생략될 수 있으며 그 경우 생략된 부분의 기능은 다른 부분과 통합될 수 있다.
이와 같이 하면, 하나의 집적 회로 칩(440, 540)을 이용하여 박막 트랜지스터 표시판(100)의 상면 및 하면 박막 소자 구조물에 신호를 전달할 수 있다. 그러므로 상면 박막 소자 구조물에 신호를 전달하는 집적 회로 칩과 하면 박막 소자 구조물에 신호를 전달하는 집적 회로 칩을 따로 둘 필요가 없다. 이로써, 표시 장치의 조립 과정이 간편해지고 조립 공정 시간이 단축된다.
다시 도 1을참조하면, 백라이트 어셈블리(340)는 표시판 조립체(300)의 하부에 배치되고 탑 섀시(60)는 표시판 조립체(300)의 상부에 배치된다. 표시판 조립체(300)는 탑 섀시(60)를 이용하여 백라이트 어셈블리(340)에 안정적으로 고정된다.
백라이트 어셈블리(340)는 도시하지는 않았지만 광원, 도광판 및 반사 부재 등을 포함한다. 광원으로는 CCFL(cold cathode fluorescent lamp)이나 EEFL(external electrode fluorescent lamp)와 같은 형광 램프 또는 LED(light emitting diode) 등이 사용될 수 있고, 표시 장치(1)의 상태와는 무관하게 항상 일정한 밝기의 빛을 조사한다. 도광판은 광원으로부터 조사된 광을 유도하며, 반사 부재는 도광판으로부터 반사된 광을 표시판 조립체(300) 방향으로 향하게 하여 광손실을 최소화 한다.
본 실시예에 따른 표시 장치와 한 쌍의 표시판 조립체를 포함하는 표시 장치를 각각 제작하고 시야각을 측정하였다. 이에 대하여 도 5a 및 도 5b를 참고하여 상세하게 설명한다.
도 5a는한 쌍의 표시판 조립체(30p, 30q)를 결합한 액정 표시 장치를 개략적으로 나타낸 도면이다. 각 표시판 조립체(30p, 30q)는 하부 표시판(10p, 10q)과 상부 표시판(20p, 20q)을 포함하므로, 액정 표시 장치는 총 4개의 표시판(10p, 20p, 10q, 20q)을 구비한다.
도 5b는 본 발명의 실시예에 따른 표시 장치를 개략적으로 나타낸 도면이다. 표시 장치는 박막 트랜지스터 표시판(100), 하부 표시판(200p) 및 상부 표시판(200q)을 포함하므로, 총 3개의 표시판(100, 200p, 200q)을 구비한다.
이 실험예에서 화소간 거리는 300㎛, 액정층의 굴절률 n1 = 1.0, 기판의 굴절률 n2 = 1.5와 2.0으로 하였다.
시야각 n 2 =1.5 일때
t 값 		n 2 = 2.0 일때
t 값
80 o ~ 345 μm ~ 530 μm
70 o ~ 373 μm ~ 564 μm
60 o ~ 424 μm ~ 624 μm
도 5a 및 표 1을 참고하면, n1sinθ1 = n2sinθ2 이고 tanθ2 = 300/t 이므로 시야각을 60o 이상확보하려면 굴절율(n2)이 2.0으로 높은 유리 기판을 쓰더라도 액정층 사이의 두께(t)를 624㎛ 이하로 유지하여야 한다. 그러나 통상 기판 하나의 두께(약 t/2)가 약 500㎛ 이므로 도 5a에서 보는 바와 같이 액정층 사이에 두 개의 표시판(10q, 20p)이 사용될 경우 액정층 사이의 기판 두께만 이미 1000㎛ 이므로 충분한 시야각 확보가 불가능하다.
그러나 본 실시예에 따른 표시 장치는 두 개의 액정층을 포함하지만, 박막 트랜지스터 표시판(100)의 양면에 각기 박막 소자 구조물이 형성되어 있으므로 총 3개의 표시판(100, 200p, 200p)으로 이루어진다. 즉 도 5b에 도시한 바와 같이 두 액정층 사이에 하나의 기판이 위치하므로 액정층 사이의 두께(t)는 500㎛ 로 유지할 수 있다. 따라서 기판의 굴절율(n2)이 2.0인 경우 시야각 80o이상이 확보 가능하며 기판의 굴절율(n2)이 약 1.5인 유리 기판를 사용할 경우에도 시야각 60o까지확보 가능하다.
결국 본 실시예에 따르면 화면 대비비를 향상시킬 수 있는 동시에 충분한 시야각도 확보할 수 있다.
다음, 본 발명의 한 실시예에 따른 표시 장치의 제조 방법에 대해 도 6 및 도 7을 도 1 내지 도 5와 함께 참고하여 상세하게 설명한다.
도 6은 표시 장치의 제조 공정을 차례대로 나타낸 순서도이고, 도 7은 기판에 박막 소자 구조물이 형성되는 공정을 설명하기 위한 도면이다.
도 6을 참고하면, 우선 기판(110)의 하면 및 상면에 각기 복수의 박막 소자 구조물(150p, 150q)을 형성한다(S10). 좀 더 구체적으로 살펴보면, 기판(110)의 하면/상면 위에 복수의 게이트선 및 복수의 유지 전극(133p, 133q)을 형성하고, 그 위에 게이트 절연막(140p, 140q), 반도체(154p, 154q) 및 저항성 접촉 부재(163p, 165p, 163q, 165q)를 차례로 적층한다. 이어서 상술한 구조물 위에 소스 전극(173p, 173q) 및 끝 부분을 포함하는 데이터선(171p, 171q)과 드레인 전극(175p, 175q)을 형성한다. 다음으로 반도체(154p, 154q)의 노출된 부분, 데이터선(171p, 171q), 드레인 전극(175p, 175q) 및 게이트 절연막(140p, 140q) 위에 평탄화 특성이 우수하며 감광성을 가지는 유기 물질 따위로 보호막(180p, 180q)을 형성한다. 이어서 보호막(180p, 180q)에 복수의 접촉 구멍(185p, 185q)을 형성하고 이를 통하여 드레인 전극(175p, 175q)과 연결되는 화소 전극(191p, 191q)을 보호막(180p, 180q) 위에 형성한다. 마지막으로 기판(110)의 상면에 위치한 화소 전극(191q) 및 보호막(180q) 위에 편광자(12)를 형성하여 박막 트랜지스터 표시판(100)을 완성한다.
박막 트랜지스터 표시판(100)의 제조 공정시 기판(110)의 하면에 복수의 박막 소자 구조물(150p)을 형성하고 난 후 기판(110)의 상면에 복수의 박막 소자 구조물(150q)을 따로 형성할 수 있으나, 도 7에서 보는 바와 같이 기판(110)을 지지 부재(70, 80)로 고정시키고, 스퍼터링 등의 방법으로 기판(110)의 양면에 박막 소자 구조물(150p, 150q)을 동시에 형성할 수 있다. 이처럼 기판(110)의 양면에 박막 소자 구조물(150p, 150q)을 동시에 형성하면 박막 트랜지스터 표시판(100)의 제조 공정 시간을 단축할 수 있다.
하부/상부 표시판(200p, 200q)의 제작 공정을 살펴보면, 우선 기판(210p, 210q)에 차광 부재(220p, 220q) 및 덮개막(250p, 250q)을 형성한다. 이어서 그 위에 공통 전극(270p, 270q)을 형성한다(S20). 상부 표시판(200q)의 경우에는 색필터(230)도 함께 형성한다(S30).
다음으로, 하부 표시판(200p) 또는 박막 트랜지스터 표시판(100) 위에 액정을 떨어뜨려 하부 액정층(3p)을 형성한다(S40). 이와 같이 적하 주입법을 이용하면 표시판(100, 200p, 200q) 조립 후 진행하는 진공 주입법에 비해 공정에 소요되는 시간을 줄일 수 있다. 이어서, 하부 액정층(3p)을 사이에 두고 하부 표시판(200p)과 박막 트랜지스터 표시판(100)을 결합한다(S50).
다음으로, 박막 트랜지스터 표시판(100) 또는 상부 표시판(200q) 위에 액정을 떨어뜨려 상부 액정층(3q)을 형성한다(S60). 이어서, 상부 액정층(3q)을 사이에 두고 박막 트랜지스터 표시판(100)과 상부 표시판(200q)을 결합한다(S70).
다음으로, 게이트 구동부(400) 및 데이터 구동부(500)를 박막 트랜지스터 표시판(100)에 형성된 배선과 연결(S80)시켜 표시판 조립체(300)를 완성한다.
마지막으로, 완성된 표시판 조립체(300)를 백라이트 어셈블리(340)와 탑 섀시(60)와 결합시키면 액정 표시 장치(1)가 완성된다.
본 실시예에서는 하부 및 상부 액정층(3p, 3q)을 형성하기 위하여 액정을 기판 위에 떨어뜨리는 방법(적하 주입법)을 사용하였으나, 이뿐만 아니라 표시판(100, 200p, 200q)을 모두 결합한 후 액정을 주입하는 진공 주입법을 사용할 수 있음은 물론이다.
상술한 바와 같이 본 발명의 실시예에 따르면, 하나의 기판 양쪽 면에 각기 박막 트랜지스터 따위의 박막 소자 구조물이 형성되고 아울러 기판의 양쪽에 각각 액정층이 형성되기 때문에 대비비를 향상시킬 수 있음과 동시에 충분한 시야각도 확보할 수 있다.
또한 본 발명의 실시예에 따르면, 기판의 양쪽에 형성된 각 박막 소자 구조물에 신호를 전달하기 위하여 집적 회로 칩을 따로 둘 필요가 없다. 따라서 표시 장치의 조립 과정이 간편해진다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (20)

  1. 제1 면 및 제2 면을 포함하는 제1 기판,
    상기 제1 면 위에 형성되어 있으며 보호막, 편광자 및 제1 전극을 포함하는 제1 박막 소자 구조물,
    상기 제2 면 위에 형성되어 있으며 제2 전극을 포함하는 제2 박막 소자 구조물을 포함하고,
    상기 제1 전극은 상기 보호막 및 상기 편광자 사이에 위치하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 제1 및 제2 박막 소자 구조물은 각기
    게이트 전극,
    상기 게이트 전극 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체,
    상기 반도체 위에 형성되어 있는 소스 전극, 그리고
    상기 반도체 위에 형성되어 있고 상기 소스 전극과 분리되어 있는 드레인 전극
    을 포함하는
    박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 제1 박막 소자 구조물에서 상기 보호막은 상기 반도체 위에 형성되어 있고, 상기 편광자는 상기 보호막 및 상기 편광자 위에 형성되어 있는 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 제1 전극은 상기 드레인 전극과 연결되어 있는 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 제1 기판은 편광자를 포함하는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 편광자는 세선 격자 편광자인 박막 트랜지스터 표시판.
  7. 제1항 내지 제6항 중 어느 한 항에서,
    상기 제1 박막 소자 구조물과 상기 제2 박막 소자 구조물은 상기 제1 기판을 중심으로 대칭을 이루고 있는 박막 트랜지스터 표시판.
  8. 제1 면 및 제2 면을 포함하는 제1 기판,
    상기 제1 면 위에 형성되어 있는 보호막, 편광자 및 제1 전극을 포함하는 제1 박막 소자 구조물,
    상기 제2 면 위에 형성되어 있는 제2 박막 소자 구조물,
    상기 제1 박막 소자 구조물과 마주하는 제2 기판, 그리고
    상기 제2 박막 소자 구조물과 마주하는 제3 기판을 포함하고,
    상기 제1 전극은 상기 보호막 및 상기 편광자 사이에 위치하는 표시 장치.
  9. 제8항에서,
    상기 제1 및 제2 박막 소자 구조물은 각기
    게이트 전극,
    상기 게이트 전극 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체,
    상기 반도체 위에 형성되어 있는 소스 전극, 그리고
    상기 반도체 위에 형성되어 있고 상기 소스 전극과 분리되어 있는 드레인 전극
    을 포함하는
    표시 장치.
  10. 제9항에서,
    상기 제1 박막 소자 구조물에서 상기 보호막은 상기 반도체 위에 형성되어 있고, 상기 편광자는 상기 보호막 및 상기 편광자 위에 형성되어 있는 표시 장치.
  11. 제8항에서,
    상기 제1 기판은 세선 격자 편광자를 포함하는 표시 장치.
  12. 제8항 내지 제11항 중 어느 한 항에서,
    상기 제2 기판 및 상기 제3 기판 위에 각기 형성되어 있는 제1 및 제2 공통 전극을 더 포함하는 표시 장치.
  13. 제12항에서,
    상기 제3 기판 위에 형성되어 있는 색필터를 더 포함하는 표시 장치.
  14. 제8항에서,
    상기 제1 기판과 상기 제2 기판 사이 및 상기 제1 기판과 상기 제3 기판 사이에 각각 위치한 제1 및 제2 액정층을 더 포함하는 표시 장치.
  15. 제8항에서,
    상기 제1 기판의 상기 제1 면 및 상기 제2 면 위에 각기 부착되어 있는 제1 및 제2 가요성 인쇄 회로막, 그리고
    상기 제1 및 제2 가요성 인쇄 회로막과 연결되어 있는 집적 회로 칩
    을 더 포함하는 표시 장치.
  16. 제8항에서,
    상기 제1 면 위에 부착되어 있는 제1 가요성 인쇄 회로막,
    상기 제2 면 위에 부착되어 있으며, 상기 제1 가요성 인쇄 회로막과 연결되어 있는 제2 가요성 인쇄 회로막, 그리고
    상기 제1 가요성 인쇄 회로막과 연결되어 있는 집적 회로 칩
    을 더 포함하는 표시 장치.
  17. 제1 기판의 제1 면에 보호막, 편광자 및 제1 전극을 포함하는 제1 박막 소자 구조물을 형성하는 단계,
    상기 제1 기판의 제2 면에 제2 박막 소자 구조물을 형성하여 제1 표시판을 완성하는 단계,
    상기 제1 박막 소자 구조물과 마주하는 제2 표시판을 형성하는 단계,
    상기 제2 박막 소자 구조물과 마주하는 제3 표시판을 형성하는 단계, 그리고
    상기 제1 표시판과 상기 제2 표시판의 사이 및 제1 표시판과 상기 제3 표시판 사이에 각각 제1 및 제2 액정층을 형성하는 단계를 포함하고,
    상기 제1 전극은 상기 보호막 및 상기 편광자 사이에 형성하는 표시 장치 제조 방법.
  18. 제1 기판의 제1 면에 보호막, 편광자 및 제1 전극을 포함하는 제1 박막 소자 구조물을 형성하는 단계,
    상기 제1 기판의 제2 면에 제2 박막 소자 구조물을 형성하여 제1 표시판을 완성하는 단계,
    상기 제1 표시판의 제1 박막 소자 구조물 또는 제2 표시판 위에 제1 액정층을 형성하는 단계,
    상기 제1 액정층을 사이에 두고 상기 제1 표시판과 상기 제2 표시판을 결합하는 단계,
    상기 제1 표시판의 제2 박막 소자 구조물 또는 제3 표시판 위에 제2 액정층을 형성하는 단계, 그리고
    상기 제2 액정층을 사이에 두고 상기 제1 표시판과 상기 제3 표시판을 결합하는 단계 를 포함하고,
    상기 제1 전극은 상기 보호막 및 상기 편광자 사이에 형성하는 표시 장치 제조 방법.
  19. 제17항 또는 제18항에서,
    상기 제1 박막 소자 구조물 형성 단계와 상기 제2 박막 소자 구조물 형성 단계는 동시에 수행되는 표시 장치 제조 방법.
  20. 제17 또는 제18항에서,
    집적 회로 칩의 제1 출력 단자를 상기 제1 박막 소자 구조물과 연결하는 단계, 그리고
    상기 집적 회로 칩의 제2 출력 단자를 상기 제2 박막 소자 구조물과 연결하는 단계
    를 더 포함하는 표시 장치 제조 방법.
KR1020070042767A 2007-05-02 2007-05-02 박막 트랜지스터 표시판, 이를 이용한 표시 장치 및 표시장치 제조 방법 KR101393632B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070042767A KR101393632B1 (ko) 2007-05-02 2007-05-02 박막 트랜지스터 표시판, 이를 이용한 표시 장치 및 표시장치 제조 방법
US11/939,175 US8884290B2 (en) 2007-05-02 2007-11-13 Thin film transistor array panel, display device including the panel, and method for manufacturing the display device
JP2008118839A JP5367302B2 (ja) 2007-05-02 2008-04-30 薄膜トランジスタ表示板と、これを用いた表示装置および表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070042767A KR101393632B1 (ko) 2007-05-02 2007-05-02 박막 트랜지스터 표시판, 이를 이용한 표시 장치 및 표시장치 제조 방법

Publications (2)

Publication Number Publication Date
KR20080097648A KR20080097648A (ko) 2008-11-06
KR101393632B1 true KR101393632B1 (ko) 2014-05-12

Family

ID=39938943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070042767A KR101393632B1 (ko) 2007-05-02 2007-05-02 박막 트랜지스터 표시판, 이를 이용한 표시 장치 및 표시장치 제조 방법

Country Status (3)

Country Link
US (1) US8884290B2 (ko)
JP (1) JP5367302B2 (ko)
KR (1) KR101393632B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101878926B1 (ko) * 2012-05-22 2018-07-16 한국전자통신연구원 듀얼 모드 디스플레이 장치 및 그의 제조방법
US9379350B2 (en) * 2012-05-22 2016-06-28 Electronics And Telecommunications Research Institute Dual mode display apparatus and method of manufacturing the same
KR102180037B1 (ko) * 2013-11-06 2020-11-18 삼성디스플레이 주식회사 가요성 표시 장치 및 그 제조 방법
KR102449405B1 (ko) * 2015-12-04 2022-09-29 엘지디스플레이 주식회사 투명표시장치, 및 그의 제조방법
TWI561891B (en) 2016-01-04 2016-12-11 Au Optronics Corp Pixel array substrate
WO2018096569A1 (ja) * 2016-11-24 2018-05-31 パナソニック液晶ディスプレイ株式会社 液晶表示装置
CN106773384A (zh) * 2016-12-20 2017-05-31 深圳市华星光电技术有限公司 Goa电路结构
JP2018124309A (ja) * 2017-01-30 2018-08-09 パナソニック液晶ディスプレイ株式会社 液晶表示装置
US10481447B2 (en) 2017-10-30 2019-11-19 A.U. Vista, Inc. LCD display device
CN111092077B (zh) * 2018-10-23 2022-07-08 广东聚华印刷显示技术有限公司 双薄膜晶体管及其制备方法、显示面板
CN113009742A (zh) * 2021-02-26 2021-06-22 昆山龙腾光电股份有限公司 一种视角可切换的显示装置
CN113960841A (zh) * 2021-10-27 2022-01-21 重庆惠科金渝光电科技有限公司 阵列基板、显示面板以及显示面板的制造方法
WO2023142092A1 (zh) * 2022-01-29 2023-08-03 京东方科技集团股份有限公司 液晶手写板及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050194889A1 (en) * 2004-02-06 2005-09-08 Tsinghua University Double-faced field emission display device
KR20050107465A (ko) * 2003-02-28 2005-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치, 폴더형 휴대단말

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05273576A (ja) 1991-07-09 1993-10-22 Dainippon Ink & Chem Inc 光散乱形液晶２層パネル
JP3054042B2 (ja) 1994-10-25 2000-06-19 シャープ株式会社 反強誘電性液晶素子およびその駆動方法
US5801799A (en) 1996-12-23 1998-09-01 Motorola, Inc. Multi-directional liquid crystal phase spatial light modulator for enchanced display resolution
KR100303822B1 (ko) 1997-10-24 2001-09-24 김순택 듀얼형액정표시소자
JP3858477B2 (ja) 1998-10-01 2006-12-13 セイコーエプソン株式会社 液晶表示装置及びそれを含む電子機器
JP2000227606A (ja) 1999-02-05 2000-08-15 Minolta Co Ltd 液晶表示装置
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
JP3493454B2 (ja) 1999-08-03 2004-02-03 ミノルタ株式会社 積層型液晶表示素子
JP2001066626A (ja) 1999-08-27 2001-03-16 Optrex Corp 液晶表示装置
US6844957B2 (en) 2000-11-29 2005-01-18 International Business Machines Corporation Three level stacked reflective display
JP2004014316A (ja) * 2002-06-07 2004-01-15 Rohm Co Ltd 両面表示有機エレクトロルミネセンスディスプレイモジュール及び情報端末
JP2004258372A (ja) 2003-02-26 2004-09-16 Optrex Corp 液晶表示装置
JP4716081B2 (ja) 2004-04-19 2011-07-06 ソニー株式会社 液晶表示装置の製造方法
TWI411349B (zh) * 2004-11-19 2013-10-01 Semiconductor Energy Lab 顯示裝置及電子裝置
KR20060096638A (ko) 2005-03-02 2006-09-13 주식회사 팬택 이중 접합형 엘시디를 구비한 이동통신단말기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050107465A (ko) * 2003-02-28 2005-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치, 폴더형 휴대단말
US20050194889A1 (en) * 2004-02-06 2005-09-08 Tsinghua University Double-faced field emission display device

Also Published As

Publication number Publication date
KR20080097648A (ko) 2008-11-06
JP2008276234A (ja) 2008-11-13
US20080272375A1 (en) 2008-11-06
US8884290B2 (en) 2014-11-11
JP5367302B2 (ja) 2013-12-11

Similar Documents

Publication Publication Date Title
KR101393632B1 (ko) 박막 트랜지스터 표시판, 이를 이용한 표시 장치 및 표시장치 제조 방법
US9568795B2 (en) Liquid crystal display device
US6750932B2 (en) Transflective liquid crystal display device, method of fabricating the same, and method of using the same
US8582070B2 (en) Array substrate for multi-vision and liquid crystal display device including the same
US6734945B2 (en) Liquid crystal display device
US8994886B2 (en) Display device and television device
CN102914917A (zh) 显示面板和具有显示面板的显示装置
US20100090995A1 (en) Display apparatus having larger display area
TW200541077A (en) Liquid crystal display apparatus and method of manufacturing the same
CN102914901A (zh) 显示面板和使用该显示面板的显示设备
JP7305510B2 (ja) 表示装置及び半導体装置
KR20070005965A (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
KR20100091451A (ko) 표시패널 및 이를 포함하는 액정 표시 장치
CN215219370U (zh) 液晶显示面板和液晶显示装置
US9551910B2 (en) Active matrix substrate and display device
US9280025B2 (en) Active matrix substrate and display device
US9104081B2 (en) Liquid crystal display device and method of manufacturing the same
US9989828B2 (en) Semiconductor device and liquid crystal display device
JP2008186016A (ja) 半透過型液晶表示装置及びその製造方法
KR101366537B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
JP2022180090A (ja) 表示装置
US7342353B2 (en) Display device with insulation film and conductive layers arranged in periphery of the substrate
US8665400B2 (en) Display device
US20040119661A1 (en) Display device
US8964151B2 (en) Active matrix substrate, display panel, display device, and television reception device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 6