DE19545556A1 - Feldeffekttransistor - Google Patents

Feldeffekttransistor

Info

Publication number
DE19545556A1
DE19545556A1 DE1995145556 DE19545556A DE19545556A1 DE 19545556 A1 DE19545556 A1 DE 19545556A1 DE 1995145556 DE1995145556 DE 1995145556 DE 19545556 A DE19545556 A DE 19545556A DE 19545556 A1 DE19545556 A1 DE 19545556A1
Authority
DE
Germany
Prior art keywords
section
gate
source
effect transistor
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1995145556
Other languages
English (en)
Inventor
Holger Sedlak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1995145556 priority Critical patent/DE19545556A1/de
Priority to PCT/DE1996/002192 priority patent/WO1997021249A2/de
Publication of DE19545556A1 publication Critical patent/DE19545556A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41775Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

Die vorliegende Erfindung betrifft einen Feldeffekttransistor gemäß dem Oberbegriff des Patentanspruchs 1, d. h. einen Feld­ effekttransistor mit einem Sourceabschnitt, einem Drain­ abschnitt, einem sich zwischen dem Sourceabschnitt und dem Drainabschnitt erstreckenden Kanalausbildungsbereich, in wel­ chem ein den Sourceabschnitt und den Drainabschnitt verbin­ dender elektrisch leitender Kanal ausgebildet sein kann, und einem benachbart zum Kanalausbildungsbereich vorgesehenen Gateabschnitt.
Derartige Feldeffekttransistoren (FETs) sind seit langem be­ kannt. Ein praktisches Ausführungsbeispiel eines derartigen Transistors ist in Fig. 2 gezeigt.
In Fig. 2 ist schematisch ein herkömmlicher Anreicherungs­ typ-NMOS-FET dargestellt. Der gezeigte Transistor besteht aus einem aus p-dotiertem Halbleitermaterial gebildeten Substrat 1, einem an der Substratoberfläche vorgesehenen, aus n-do­ tiertem Halbleitermaterial gebildeten Sourceabschnitt 2, ei­ nem an der Substratoberfläche vorgesehenen, aus n-dotiertem Halbleitermaterial gebildeten Drainabschnitt 3, einer auf dem Substrat aufgebrachten Isolationsschicht 4, und einem über der Isolationsschicht vorgesehenen Gateabschnitt 5.
Legt man an den Gateabschnitt 5 eine positive Spannung, bei­ spielsweise +5 V an, so werden zu dem dem Gateabschnitt ge­ genüberliegenden Bereich des Substrats (Kanalausbildungsbereich 6) aus den weiter vom Gateabschnitt entfernten Substratbereichen Elektronen angezogen. Der zu­ nächst wegen der p-Dotierung einen Elektronenmangel aufwei­ sende und folglich elektrisch nicht leitende Kanalausbil­ dungsbereich 6 wird dadurch allmählich zu einem einen Elek­ tronenüberschuß aufweisenden Bereich, der schließlich einen elektrisch leitenden Kanal zwischen dem Sourceabschnitt 2 und dem Drainabschnitt 3 bildet. Die Ausbildung eines derartigen Kanals bewirkt ein Durchschalten des Transistors, d. h. eine niederohmige elektrische Verbindung von Sourceabschnitt und Drainabschnitt.
Die Ausbildung bzw. Aufrechterhaltung des beschriebenen Ka­ nals findet jedoch nur statt, wenn und solange die Gatespan­ nung (UG) einen gewissen Mindestwert aufweist, der unter an­ derem von der am Sourceabschnitt anliegenden Sourcespannung (US) und der am Drainabschnitt anliegenden Drainspannung (UD) abhängt. Im stationären Betrieb des Transistors gilt dabei im wesentlichen die Bedingung, daß
UG min (US, UD) + UT
erfüllt sein muß, wenn der Durchschaltzustand des Transistors erreicht bzw. aufrechterhalten werden soll, wobei UT eine ma­ terialabhängige Schwellen- bzw. Thresholdspannung für die Ka­ nalbildung darstellt.
Es ist folglich bei herkömmlichen Feldeffekttransistoren vom Anreicherungstyp mit UT < 0 im stationären Betrieb nicht mög­ lich, eine an den Source- oder den Drainabschnitt angelegte Spannung durch eine gleich hohe oder niedrigere Gatespannung durchzuschalten. Die Gatespannung muß zu diesem Zweck viel­ mehr auf einen Pegel gebracht werden, der um mindestens UT über der durchzuschaltenden Spannung liegt.
Dies ist insbesondere in der Digitaltechnik, wo Feldeffekt­ transistoren vom Anreicherungstyp vorherrschen, mit nicht unerheblichen Schwierigkeiten verbunden, wenn Spannungspegel geschaltet werden sollen, die über der Versorgungsspannung liegen. Das Erzeugen eines zusätzlichen Spannungspegels zur Verwendung als Gatespannung erfolgt bisher mittels sogenann­ ter Pumpen, welche eine Spannung mit niedrigem Pegel (bei Bedarf stufenweise) auf eine Spannung mit einem höheren Pegel anheben. Die schaltungstechnische Realisierung derartiger Pumpen erfordert eine Vielzahl von zusätzlichen elektroni­ schen Bauelementen (insbesondere Transistoren und Kondensa­ toren), was vor allem bei integrierten Schaltungen nachteilig ist (flächenintensiv; Hoch- und Niedervoltflächen sind schwer zu trennen).
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, einen Feldeffekttransistor gemäß dem Oberbegriff des Patent­ anspruchs 1 derart weiterzubilden, daß auf einfache Weise ein Durchschalten hoher Spannungen unter Verwendung gleich hoher oder niedrigerer Gatespannungen ermöglicht wird.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnen­ den Teil des Patentanspruchs 1 beanspruchten Merkmale gelöst.
Demnach ist vorgesehen, daß eine mit dem Source- oder Drain­ abschnitt elektrisch verbundene Gateabdeckung vorgesehen ist, die die dem Kanalausbildungsbereich nicht zugewandten Berei­ che des Gateabschnittes ganz oder teilweise umgibt.
Das Vorsehen dieser Maßnahmen ermöglicht es, den Gateab­ schnitt nach dessen Trennung von der Gatespannungsversorgung mittels der durchzuschaltenden Spannung auf ein das Potential der durchzuschaltenden Spannung übersteigendes Potential an­ zuheben, so daß ohne aufwendiges Generieren einer separaten Gatespannung auch Spannungen geschaltet werden können, die die bei herkömmlichen Feldeffekttransistoren geltende Bedin­ gung
UG min (US, UD) + UT
nicht erfüllen.
Es wurde mithin ein Feldeffekttransistor geschaffen, der auf einfache Weise ein Durchschalten hoher Spannungen unter Ver­ wendung gleich hoher oder niedrigerer Gatespannungen ermög­ licht.
Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
Der erfindungsgemäße Feldeffekttransistor ist aufgrund seines neuartigen Aufbaus und des daraus resultierenden veränderten Verhaltens ganz offensichtlich auch noch in einer nicht über­ sehbaren Vielzahl weiterer Anwendungsfälle nutzbringend ein­ setzbar.
Die Erfindung wird nachfolgend anhand eines Ausführungsbei­ spiels unter Bezugnahme auf die Zeichnungen detailliert be­ schrieben. Es zeigen
Fig. 1 eine schematische Querschnittsansicht eines Feld­ effekttransistors gemäß einem Ausführungsbeispiel der vor­ liegenden Erfindung, und
Fig. 2 eine schematische Querschnittsansicht eines herkömm­ lichen Feldeffekttransistors.
Der in der Fig. 1 gezeigte Feldeffekttransistor (Anreiche­ rungstyp-NMOS-FET) weist ein Substrat 1, einen Sourceab­ schnitt 2, einen Drainabschnitt 3, einen Isolationsschicht 4, einen Gateabschnitt 5 und einen Kanalausbildungsbereich 6 auf.
Diese Elemente entsprechen den jeweiligen Elementen des vor­ stehend bereits beschriebenen herkömmlichen Feldeffekttran­ sistors gemäß Fig. 2 und werden daher nicht nochmals erläu­ tert.
Wenngleich dies in den Figuren nicht gezeigt ist, weisen die dort gezeigten Feldeffekttransistoren mit den Source-, Drain- und Gateabschnitten verbundene Source-, Drain- bzw. Gatean­ schlüsse zum Anschluß an Anschlußleitungen auf.
Im Unterschied zu dem in Fig. 2 gezeigten herkömmlichen Feldeffekttransistor weist der erfindungsgemäße Feldeffekt­ transistor gemäß Fig. 1 zusätzlich eine Gateabdeckung 7 auf.
Die Gateabdeckung 7 ist gemäß Fig. 1 an der vom Substrat 1 bzw. vom Kanalausbildungsbereich 6 abgewandten Seite des Gateabschnittes 5 vorgesehen. Sie besteht aus elektrisch lei­ tendem Material und ist über eine Verbindungsleitung 9 elek­ trisch mit dem Drainabschnitt 3 verbunden.
Zwischen dem Gateabschnitt 3 und der Gateabdeckung 7 ist eine dünne Isolationsschicht 8 (die Dicke bewegt sich vorzugsweise im nm- oder µm-Bereich) vorgesehen, um die Elemente elek­ trisch voneinander zu isolieren.
Es sei nun angenommen, daß durch den in Fig. 1 dargestellten Feldeffekttransistor eine an den Sourceabschnitt 2 angelegte Hochspannung von beispielsweise +20 V mittels einer ver­ gleichsweise niedrigeren Gatespannung von beispielsweise +5 V zum Drainabschnitt 3 durchgeschaltet werden soll.
Am Sourceabschnitt 2 und am Drainabschnitt 3 mögen zunächst eine aktiv getriebene oder floatende Sourcespannung US = 0 V bzw. Drainspannung UD = 0 V anliegen, und am Gateabschnitt 5 möge zunächst eine Gatespannung von UG = +5 V anliegen.
Da die Gatespannung in diesem Zustand die Bedingung
UG min (US, UD) + UT
erfüllt, bildet sich zwischen dem Sourceabschnitt und dem Gateabschnitt ein leitender Kanal aus.
In diesem Zustand wird der Gateabschnitt durch eine in der Figur nicht gezeigte Schaltvorrichtung von der Gatespannungs­ quelle getrennt. Da der Gateabschnitt 5 vom Substrat 1 durch die Isolationsschicht 4 elektrisch isoliert ist, behält der Gateabschnitt sein Potential von +5 V im wesentlichen bei, und daher wird auch der im Substrat 1 ausgebildete Kanal auf­ rechterhalten.
Erhöht man in diesem Zustand die Sourcespannung (auf bei­ spielsweise 5 V oder höher), so finden die nachfolgend be­ schriebenen Vorgänge statt.
Da der Kanal zwischen Sourceabschnitt 2 und Drainabschnitt 3 nach wie vor existiert, kann sich die Sourcespannung vom Sourceabschnitt 2 über den Kanal zum Drainabschnitt 3 aus­ breiten, was unter anderem bewirkt, daß der Kanal auf ein im wesentlichen um die Sourcespannungserhöhung erhöhtes elektri­ sches Potential angehoben wird.
Diese Potentialerhöhung im Kanal hat wiederum zur Folge, daß sich auch das Potential des benachbarten Gateabschnittes er­ höht, und zwar im Idealfall auf einen Wert, der der Summe aus dem vor der Sourcespannungserhöhung vorliegenden Gatepoten­ tial und der Sourcespannungserhöhung entspricht.
Das sich dabei einstellende Gatepotential beträgt im be­ schriebenen Beispiel
UG = US + 5 V
und erfüllt damit bei UT < 5 V die Bedingung
UG min (US, UD) + UT,
so daß der Kanal aufrecht erhalten bleibt, obwohl die ge­ nannte Bedingung zum Zeitpunkt der Sourcespannungserhöhung nicht erfüllbar zu sein schien.
Das vorstehend beschriebene Zusammenwirken zwischen Kanal und Gateabschnitt basiert auf theoretischen Überlegungen, die sich jedoch in der Praxis unter Umständen nicht oder jeden­ falls nicht zuverlässig im beschriebenen Umfang einstellen.
Hier hilft jedoch die vorstehend bereits erwähnte Gateab­ deckung 7 weiter. Durch Vorsehen dieses Elements lassen sich Effekte erzielen, die den vorstehenden theoretischen Überle­ gungen zumindest sehr nahe kommen können; jedenfalls läßt sich damit trotz Verwendung einer relativ kleinen Gatespan­ nung zuverlässig eine relativ hohe Sourcespannung durchschal­ ten.
Diese Funktion der Gateabdeckung beruht im wesentlichen dar­ auf, daß sie um den Gateabschnitt eine Abschirmung bildet, die im Gegensatz zu herkömmlichen Abschirmungen auf demselben Potential wie das Drainpotential liegt und mithin einerseits den selben positiven Effekt wie der Kanal bewirkt, und ande­ rerseits den Abfluß von Ladungen vom Gateabschnitt über para­ sitäre Kapazitäten (unerwünschte Kapazitäten zwischen Gate­ abschnitt und benachbarten elektrischen, elektromechanischen oder mechanischen Komponenten; im Ersatzschaltbild ein Kon­ densator vom Gateabschnitt auf Masse) zumindest einschränkt und zudem das Verhältnis von Nutzkapazität (Kapazitäten zwi­ schen dem Gateabschnitt und dem Substrat sowie zwischen dem Gateabschnitt und der Gateabdeckung) zu parasitären Kapazi­ täten erhöht.
Die auf die beschriebene Weise erhöhte Gatespannung fällt, da sie nicht aktiv getrieben ist, mit fortschreitender Zeit all­ mählich wieder ab, was schließlich zu einem Zusammenbruch des Kanals (Sperren des Transistors) führt. Zwischen dem Trennen des Gateabschnittes von der Versorgungsquelle und dem Zu­ sammenbruch des Kanals liegen je nach Gestaltung des Tran­ sistors Bruchteile von Sekunden bis zu mehreren Minuten oder bar Stunden. Während dieser Zeit ist der erfindungsgemäße Feldeffekttransistor stationär betreibbar.
Der selbständige Zusammenbruch des Kanals ist eine der ein­ gangs bereits angesprochenen zusätzlichen nutzbringend ein­ setzbaren Wirkungen des neuen Transistors. Sie verleiht dem Transistor zusätzlich die Funktion eines Monoflops und eröff­ net damit völlig neue Einsatzmöglichkeiten für Transistoren.
Die Gateabdeckung 7 ist gemäß Fig. 1 nur oberhalb des Gate­ abschnittes 5 vorgesehen und deckt denselben daher nur auf der vom Substrat abgewandten Seite des Gateabschnittes ganz oder teilweise ab. Hierauf besteht jedoch keine Einschrän­ kung. Die Gateabdeckung kann statt dessen oder zusätzlich auch die gemäß Fig. 1 seitlichen Flächen des Gateabschnittes bedecken. Die beste Wirkung der Gateabdeckung stellt sich ein, wenn sämtliche dem Substrat nicht zugewandten Bereiche des Gateabschnittes (jeweils unter Zwischenschaltung der Isolationsschicht 8) von der Gateabdeckung umgeben sind.
Die Gateabdeckung ist gemäß Fig. 1 elektrisch mit dem Drain­ abschnitt verbunden. Auch hierauf besteht keine Einschrän­ kung. Eine im wesentlichen gleichartige Wirkung der Gateab­ deckung kann auch erzielt werden, wenn die Gateabdeckung statt dessen mit dem Sourceabschnitt elektrisch verbunden ist.
Weitere vorteilhafte Effekte lassen sich unter Umständen er­ zielen, wenn die Verbindung zwischen der Gateabdeckung und dem Source- oder dem Gateabschnitt durch einen Schalter her­ stellbar bzw. auftrennbar ist, welcher bei Bedarf (beispielsweise unter Einsatz eines oder mehrerer weiterer erfindungsgemäßer Feldeffekttransistoren) auch automatisch ansteuerbar sein kann.
Besondere Effekte können ferner auch dadurch erzielt werden, daß die vorstehend bereits angesprochenen Gateabschnitts-Nutzkapazitäten (Kapazitäten zwischen dem Gateabschnitt und dem Substrat sowie zwischen dem Gateabschnitt und der Gate­ abdeckung) gezielt verändert bzw. auf bestimmte Werte einge­ stellt werden (beispielsweise durch Veränderung der Zusammen­ setzung und/oder der Dicke der jeweiligen Isolationsschichten (Isolationsschichten 4 und 8), um so das zeitliche Verhalten (Auf- und Entladevorgänge des Gateabschnittes) des Feld­ effekttransistors an die beabsichtigte Anwendung anpassen zu können.
Der Aufbau des erfindungsgemäßen Feldeffekttransistors wurde vorstehend anhand eines Anreicherungstyp-NMOS-Feldeffekttran­ sistors beschrieben. Es versteht sich jedoch von selbst, daß der Aufbau - gegebenenfalls nach entsprechender Anpassung an die jeweiligen Gegebenheiten - auch bei beliebigen anderen Arten von Feldeffekttransistoren realisierbar und nutzbrin­ gend einsetzbar ist.
Die Vorteile und mögliche Wirkungen des erfindungsgemäßen Feldeffekttransistors wurden vorstehend in erster Linie an­ hand des Durchschaltens einer relativ hohen Spannung durch eine relativ niedrige Gatespannung beschrieben. Es versteht sich jedoch auch hier von selbst, daß die besondere Gestal­ tung des erfindungsgemäßen Feldeffekttransistors bei entspre­ chender Ansteuerung die Erzielung einer Vielzahl von weiteren nutzbringenden Effekten ermöglicht, die mit herkömmlichen Feldeffekttransistoren nicht erzielbar sind.

Claims (8)

1. Feldeffekttransistor mit einem Sourceabschnitt (2), einem Drainabschnitt (3), einem sich zwischen dem Source­ abschnitt und dem Drainabschnitt erstreckenden Kanalausbil­ dungsbereich (6), in welchem ein den Sourceabschnitt und den Drainabschnitt verbindender elektrisch leitender Kanal ausge­ bildet sein kann, und einem benachbart zum Kanalausbildungs­ bereich vorgesehenen Gateabschnitt (5), dadurch gekennzeichnet, daß eine mit dem Source- oder Drainabschnitt elektrisch ver­ bundene Gateabdeckung (7) vorgesehen ist, die die dem Kanal­ ausbildungsbereich (6) nicht zugewandten Bereiche des Gate­ abschnittes (5) ganz oder teilweise umgibt.
2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Gateabdeckung (7) elektrisch leitend ist oder zumin­ dest elektrisch leitendes Material enthält.
3. Feldeffekttransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zwischen der Gateabdeckung (7) und dem Gateabschnitt (5) eine elektrisch isolierende Isolationsschicht (8) vorgesehen ist.
4. Feldeffekttransistor nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß der Gateabschnitt (5) einen Gateanschluß aufweist, über welchen dem Gateabschnitt von einer Versorgungsquelle eine Gatespannung (UG) zugeführt wird.
5. Feldeffekttransistor nach Anspruch 4, dadurch gekennzeichnet, daß zwischen dem Gateabschnitt (5) und der Versorgungsquelle eine Schaltvorrichtung vorgesehen ist, welche in der Lage ist, die elektrische Verbindung zwischen dem Gateabschnitt und der Versorgungsquelle aufzutrennen, nachdem durch die Gatespannung (UG) im Kanalausbildungsbereich (6) ein den Sourceabschnitt (2) und den Drainabschnitt (3) verbindender, elektrisch leitender Kanal gebildet wurde.
6. Feldeffekttransistor nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß der Sourceabschnitt (2) einen Sourceanschluß aufweist, über welchen dem Sourceabschnitt von einer Versorgungsquelle eine mittels des Feldeffekttransistors zum Drainabschnitt (3) durchzuschaltende Sourcespannung (US) zugeführt wird.
7. Feldeffekttransistor nach Anspruch 6, dadurch gekennzeichnet, daß die Versorgungsquelle in der Lage ist, dem Source­ abschnitt (2) die Sourcespannung (US) erst zuzuführen, nachdem der Gateabschnitt (5) von der diesem zugeordneten Versorgungsquelle getrennt ist.
8. Feldeffekttransistor nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Versorgungsquelle in der Lage ist, dem Sourceab­ schnitt (2) die Sourcespannung (US) stufenförmig und/oder kontinuierlich steigend zuzuführen.
DE1995145556 1995-12-06 1995-12-06 Feldeffekttransistor Withdrawn DE19545556A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1995145556 DE19545556A1 (de) 1995-12-06 1995-12-06 Feldeffekttransistor
PCT/DE1996/002192 WO1997021249A2 (de) 1995-12-06 1996-11-18 Feldeffekttransistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1995145556 DE19545556A1 (de) 1995-12-06 1995-12-06 Feldeffekttransistor

Publications (1)

Publication Number Publication Date
DE19545556A1 true DE19545556A1 (de) 1997-06-12

Family

ID=7779373

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1995145556 Withdrawn DE19545556A1 (de) 1995-12-06 1995-12-06 Feldeffekttransistor

Country Status (2)

Country Link
DE (1) DE19545556A1 (de)
WO (1) WO1997021249A2 (de)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63215076A (ja) * 1987-03-04 1988-09-07 Matsushita Electric Ind Co Ltd 半導体集積回路装置
GB2209895B (en) * 1987-09-16 1991-09-25 Philips Electronic Associated A circuit arrangement for storing sampled analogue electrical currents
JPH0748563B2 (ja) * 1988-08-01 1995-05-24 シャープ株式会社 薄膜トランジスタ装置
JPH04124835A (ja) * 1990-09-14 1992-04-24 Fujitsu Ltd 半導体装置及びその製造方法
JP2690067B2 (ja) * 1991-06-14 1997-12-10 シャープ株式会社 アクティブマトリクス基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Solid-State Electronics, Vol. 35, No. 12, pp. 1745-1750, 1992 *

Also Published As

Publication number Publication date
WO1997021249A2 (de) 1997-06-12
WO1997021249A3 (de) 1997-08-14

Similar Documents

Publication Publication Date Title
DE102015110467B4 (de) Verfahren und einrichtung zum schützen eines schalters, wie z. b. eines mems-schalters. und mems-schalter mit einer solchen schutzeinrichtung
DE69736529T2 (de) Halbleiteranordnung für hochspannung
DE2706623C2 (de)
DE10212144B4 (de) Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
DE102017221950B4 (de) Halbleitervorrichtung
DE10335118B4 (de) Halbleitervorrichtung
DE60029554T2 (de) Halbleiterbauelement mit hochspannungselement
DE69933645T2 (de) Laterale dünnschicht-soi-anordnung
EP1412973B1 (de) Halbleiterstruktur mit feldplatte
WO2005076366A2 (de) Soi-halbleiterbauelement mit erhöhter spannungsfestigkeit
DE102004015921B4 (de) Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation
DE69013057T2 (de) Hochspannungsdünnschichttransistor.
DE102004047772A1 (de) Lateraler Halbleitertransistor
DE102008008931B3 (de) Vorrichtung und Verfahren zum Schalten von elektrischen Signalen und Leistungen
DE102010020884B4 (de) Halbleiterbauelement
WO2019129571A1 (de) Zweikanal-halbleiterbauelement
DE19545556A1 (de) Feldeffekttransistor
DE2451364C2 (de) Digital steuerbarer MOS-Feldeffektkondensator
DE102007020249B4 (de) Halbleiterbauelement, Halbleitersensorstruktur sowie Vorrichtung und Verfahren zum Herstellen eines Halbleiterbauelement
DE1489055B2 (de) Feldeffekttransistor
DE112010005265T5 (de) DMOS-Transistor mit erhöhter Durchbruchsspannung und Verfahren zur Herstellung.
DE102004052153A1 (de) Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite
DE19902749A1 (de) Leistungstransistoranordnung mit hoher Spannungsfestigkeit
DE19545558C2 (de) Verfahren zur Ansteuerung eines Feldeffekttransistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee