JPH06268224A - 電界効果型トランジスタを含む半導体装置 - Google Patents
電界効果型トランジスタを含む半導体装置Info
- Publication number
- JPH06268224A JPH06268224A JP5238093A JP5238093A JPH06268224A JP H06268224 A JPH06268224 A JP H06268224A JP 5238093 A JP5238093 A JP 5238093A JP 5238093 A JP5238093 A JP 5238093A JP H06268224 A JPH06268224 A JP H06268224A
- Authority
- JP
- Japan
- Prior art keywords
- island
- layer
- semiconductor layer
- sidewall
- shaped semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 電界効果型トランジスタを含む半導体装置に
おいて、本来のトランジスタの電流駆動能力を低下させ
ることなく寄生トランジスタによる側壁リーク電流を低
減することを目的とする。 【構成】 半導体層３の側壁３ａおよび３ｂとゲート電
極７との間に介在するように側壁３ａおよび３ｂの表面
上にゲート酸化膜６よりも厚い厚みを有する側壁絶縁膜
４を形成する。
おいて、本来のトランジスタの電流駆動能力を低下させ
ることなく寄生トランジスタによる側壁リーク電流を低
減することを目的とする。 【構成】 半導体層３の側壁３ａおよび３ｂとゲート電
極７との間に介在するように側壁３ａおよび３ｂの表面
上にゲート酸化膜６よりも厚い厚みを有する側壁絶縁膜
４を形成する。
Description
【０００１】
【産業上の利用分野】この発明は、電界効果型トランジ
スタを含む半導体装置に関し、特に、絶縁層上に形成さ
れた半導体層内に１対のソース／ドレイン領域が形成さ
れた電界効果型トランジスタを含む半導体装置に関す
る。
スタを含む半導体装置に関し、特に、絶縁層上に形成さ
れた半導体層内に１対のソース／ドレイン領域が形成さ
れた電界効果型トランジスタを含む半導体装置に関す
る。
【０００２】
【従来の技術】従来、絶縁層上の半導体層内に形成され
た半導体装置（以下、ＳＯＩ−ＭＯＳ（Ｓｉｌｉｃｏｎ
ｏｎ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ Ｏｘｉｄｅ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒと称する）が知られてい
る。このＳＯＩ−ＭＯＳは、素子間を絶縁物で分離して
いることを特徴とし、半導体基板上に直接形成された電
界効果型トランジスタ（バルクＭＯＳ）が接合分離によ
って素子間を分離している点と異なる。
た半導体装置（以下、ＳＯＩ−ＭＯＳ（Ｓｉｌｉｃｏｎ
ｏｎ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ Ｏｘｉｄｅ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒと称する）が知られてい
る。このＳＯＩ−ＭＯＳは、素子間を絶縁物で分離して
いることを特徴とし、半導体基板上に直接形成された電
界効果型トランジスタ（バルクＭＯＳ）が接合分離によ
って素子間を分離している点と異なる。
【０００３】図８は、従来の一般的なＳＯＩ−ＭＯＳを
示した断面図である。図８を参照して、従来のＳＯＩ−
ＭＯＳは、サファイアなどの絶縁基板１０２の上に、た
とえばその周囲が空気絶縁された島状のｐ型半導体層１
０３が形成されている。この半導体層１０３の中には、
チャネル領域１３３を挟むようにｎ+ ソース領域１３１
とｎ+ ドレイン領域１３２とが形成されている。すなわ
ち、ｎ+ ソース領域１３１と、ｎ+ ドレイン領域１３２
とは、半導体層１０３と絶縁基板１０２との界面にまで
達するように設けられている。チャネル領域１３３上に
は、ゲート酸化膜１０６を介して多結晶シリコンなどか
らなるゲート電極１０７が形成されている。
示した断面図である。図８を参照して、従来のＳＯＩ−
ＭＯＳは、サファイアなどの絶縁基板１０２の上に、た
とえばその周囲が空気絶縁された島状のｐ型半導体層１
０３が形成されている。この半導体層１０３の中には、
チャネル領域１３３を挟むようにｎ+ ソース領域１３１
とｎ+ ドレイン領域１３２とが形成されている。すなわ
ち、ｎ+ ソース領域１３１と、ｎ+ ドレイン領域１３２
とは、半導体層１０３と絶縁基板１０２との界面にまで
達するように設けられている。チャネル領域１３３上に
は、ゲート酸化膜１０６を介して多結晶シリコンなどか
らなるゲート電極１０７が形成されている。
【０００４】このような構造を有するＳＯＩ−ＭＯＳ
は、素子間の完全分離が可能である。このため、ＳＯＩ
−ＭＯＳを用いてＣＭＯＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ
Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）を構成した場合に、ｎ型領域とｐ型領域とを接近さ
せたとしてもラッチアップの発生を抑制することができ
るとともに浮遊容量の低減を図ることができる。これに
より、信頼性の高い半導体装置を提供することができ
る。ＳＯＩ−ＭＯＳは、このような利点を有するので最
近特に注目されてきている。また、最近では、絶縁基板
１０２上に形成される半導体層（シリコン層）１０３の
厚みを０．１μｍ程度にすると、その形状効果によって
ＳＯＩ−ＭＯＳ型電界効果トランジスタの電流駆動能力
が向上するとともに短チャネル効果が低減するというこ
とが原理的に知られている。このため、ＳＯＩ−ＭＯＳ
は、サブミクロンオーダのトランジスタの基本構造とし
て期待されている。
は、素子間の完全分離が可能である。このため、ＳＯＩ
−ＭＯＳを用いてＣＭＯＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ
Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）を構成した場合に、ｎ型領域とｐ型領域とを接近さ
せたとしてもラッチアップの発生を抑制することができ
るとともに浮遊容量の低減を図ることができる。これに
より、信頼性の高い半導体装置を提供することができ
る。ＳＯＩ−ＭＯＳは、このような利点を有するので最
近特に注目されてきている。また、最近では、絶縁基板
１０２上に形成される半導体層（シリコン層）１０３の
厚みを０．１μｍ程度にすると、その形状効果によって
ＳＯＩ−ＭＯＳ型電界効果トランジスタの電流駆動能力
が向上するとともに短チャネル効果が低減するというこ
とが原理的に知られている。このため、ＳＯＩ−ＭＯＳ
は、サブミクロンオーダのトランジスタの基本構造とし
て期待されている。
【０００５】上記のような構造を有するＳＯＩ−ＭＯＳ
トランジスタを分離する方法として、従来メサ型分離が
知られている。
トランジスタを分離する方法として、従来メサ型分離が
知られている。
【０００６】図９は、従来のメサ型分離によって素子分
離されたＳＯＩ−ＭＯＳを示した部分断面図である。図
９を参照して、シリコン基板２０１上の絶縁層２０２上
には、島状に形成された半導体層２０３が形成されてい
る。隣接する半導体層２０３の間には、薄い側壁絶縁膜
２０４を介して層間絶縁膜２０９が充填されている。こ
の層間絶縁膜２０９によって、各半導体層２０３が分離
されている。また、半導体層２０３には、チャネル領域
２３３を挟むようにｎ+ ソース領域２３１とｎ + ドレイ
ン領域２３２とが所定の間隔を隔てて形成されている。
チャネル領域２３３上には、ゲート酸化膜２０６を介し
てゲート電極２０７が形成されている。ｎ+ ソース領域
２３１、ｎ+ ドレイン領域２３２、およびゲート電極２
０７のそれぞれの表面上には、アルミニウム配線２１０
が形成されている。このようなメサ型分離構造を形成す
るためには、まずリソグラフィ技術を用いてレジストパ
ターンを形成する。そして、そのレジストパターンをマ
スクとして精密に加工することによってメサ型分離構造
が得られる。メサ型分離構造は、このように従来の製造
プロセスを用いて容易に形成できるため、微細化された
ＳＯＩ−ＭＯＳトランジスタの分離方法として適してい
る。
離されたＳＯＩ−ＭＯＳを示した部分断面図である。図
９を参照して、シリコン基板２０１上の絶縁層２０２上
には、島状に形成された半導体層２０３が形成されてい
る。隣接する半導体層２０３の間には、薄い側壁絶縁膜
２０４を介して層間絶縁膜２０９が充填されている。こ
の層間絶縁膜２０９によって、各半導体層２０３が分離
されている。また、半導体層２０３には、チャネル領域
２３３を挟むようにｎ+ ソース領域２３１とｎ + ドレイ
ン領域２３２とが所定の間隔を隔てて形成されている。
チャネル領域２３３上には、ゲート酸化膜２０６を介し
てゲート電極２０７が形成されている。ｎ+ ソース領域
２３１、ｎ+ ドレイン領域２３２、およびゲート電極２
０７のそれぞれの表面上には、アルミニウム配線２１０
が形成されている。このようなメサ型分離構造を形成す
るためには、まずリソグラフィ技術を用いてレジストパ
ターンを形成する。そして、そのレジストパターンをマ
スクとして精密に加工することによってメサ型分離構造
が得られる。メサ型分離構造は、このように従来の製造
プロセスを用いて容易に形成できるため、微細化された
ＳＯＩ−ＭＯＳトランジスタの分離方法として適してい
る。
【０００７】
【発明が解決しようとする課題】しかしながら、上記し
たメサ型分離法を採用すると、半導体層２０３の側壁部
分やコーナ部分において寄生トランジスタが形成される
という不都合が生じる。図１０は、図９に示した断面に
直交する断面すなわちチャネル幅に沿った方向の断面を
示した部分断面図である。図１０を参照して、半導体層
２０３は、絶縁層２０２から突出するように島状に形成
されている。このため、ゲート電極２０７は、ゲート酸
化膜２０６を介して半導体層２０３の上表面のみならず
側面上にも形成されている。この場合において、ゲート
電極２０７に電圧を印加すると、半導体層２０３の側面
２０３ａおよび２０３ｂに寄生ＭＯＳトランジスタが形
成されるという問題点があった。
たメサ型分離法を採用すると、半導体層２０３の側壁部
分やコーナ部分において寄生トランジスタが形成される
という不都合が生じる。図１０は、図９に示した断面に
直交する断面すなわちチャネル幅に沿った方向の断面を
示した部分断面図である。図１０を参照して、半導体層
２０３は、絶縁層２０２から突出するように島状に形成
されている。このため、ゲート電極２０７は、ゲート酸
化膜２０６を介して半導体層２０３の上表面のみならず
側面上にも形成されている。この場合において、ゲート
電極２０７に電圧を印加すると、半導体層２０３の側面
２０３ａおよび２０３ｂに寄生ＭＯＳトランジスタが形
成されるという問題点があった。
【０００８】上記のように寄生トランジスタが形成され
ると、ドレイン電流−ゲート電圧特性に異常が発生する
という問題点があった。図１１は、側壁面の寄生トラン
ジスタによるリークを含んだドレイン電流−ゲート電圧
特性を示した相関図である。図１１を参照して、側壁面
２０３ａ、２０３ｂに寄生トランジスタが形成される
と、ドレイン電流−ゲート電圧特性に、図中にｐで示さ
れる範囲に異常が発生する。これは、単結晶シリコンか
らなる半導体層２０３の側壁面２０３ａ，２０３ｂに寄
生トランジスタが形成されるため、比較的低いゲート電
圧でｎ+ ソース領域２３１とｎ+ ドレイン領域２３２と
の間にリーク電流が流れることによるものである。
ると、ドレイン電流−ゲート電圧特性に異常が発生する
という問題点があった。図１１は、側壁面の寄生トラン
ジスタによるリークを含んだドレイン電流−ゲート電圧
特性を示した相関図である。図１１を参照して、側壁面
２０３ａ、２０３ｂに寄生トランジスタが形成される
と、ドレイン電流−ゲート電圧特性に、図中にｐで示さ
れる範囲に異常が発生する。これは、単結晶シリコンか
らなる半導体層２０３の側壁面２０３ａ，２０３ｂに寄
生トランジスタが形成されるため、比較的低いゲート電
圧でｎ+ ソース領域２３１とｎ+ ドレイン領域２３２と
の間にリーク電流が流れることによるものである。
【０００９】従来では、上記のような不都合を解消する
ために、チャネル領域２３３の不純物濃度を増加してし
きい値電圧Ｖthを大きくする必要があった。
ために、チャネル領域２３３の不純物濃度を増加してし
きい値電圧Ｖthを大きくする必要があった。
【００１０】しかし、チャネル領域２３３の不純物濃度
の増加によってしきい値電圧Ｖthを大きくすると、実効
電圧が減少する。この結果、ＳＯＩ−ＭＯＳトランジス
タの電流駆動能力が低下してしまうという問題点があっ
た。
の増加によってしきい値電圧Ｖthを大きくすると、実効
電圧が減少する。この結果、ＳＯＩ−ＭＯＳトランジス
タの電流駆動能力が低下してしまうという問題点があっ
た。
【００１１】この発明は、上記のような課題を解決する
ためになされたもので、請求項１〜５に記載の発明の目
的は、電界効果型トランジスタを含む半導体装置におい
て、電界効果型トランジスタの電流駆動能力を低下させ
ることなく、寄生トランジスタによる側壁リーク電流の
低減を図ることである。
ためになされたもので、請求項１〜５に記載の発明の目
的は、電界効果型トランジスタを含む半導体装置におい
て、電界効果型トランジスタの電流駆動能力を低下させ
ることなく、寄生トランジスタによる側壁リーク電流の
低減を図ることである。
【００１２】請求項１、２、４および５に記載の発明の
もう１つの目的は、電界効果型トランジスタを含む半導
体装置において、島状半導体層の側壁に形成される寄生
トランジスタのしきい値電圧を上昇させることである。
もう１つの目的は、電界効果型トランジスタを含む半導
体装置において、島状半導体層の側壁に形成される寄生
トランジスタのしきい値電圧を上昇させることである。
【００１３】請求項３および４に記載の発明のもう１つ
の目的は、電界効果型トランジスタを含む半導体装置に
おいて、ゲート電極から側壁の寄生トランジスタに加わ
る電界を緩和することである。
の目的は、電界効果型トランジスタを含む半導体装置に
おいて、ゲート電極から側壁の寄生トランジスタに加わ
る電界を緩和することである。
【００１４】
【課題を解決するための手段】請求項１および２におけ
る電界効果型トランジスタを含む半導体装置は、主表面
を有する絶縁層と、その絶縁層の主表面上に形成され主
表面と側壁とを有しその周囲から電気的に分離された第
１導電型の島状半導体層と、その島状半導体層内にチャ
ネル領域を挟むように所定の間隔を隔てて形成された第
２導電型の１対のソース／ドレイン領域と、島状半導体
層のチャネル領域上と島状半導体層の側壁上の所定領域
とに第１の厚みを有するゲート絶縁層を介して形成され
たゲート電極層と、島状半導体層の側壁とゲート電極層
との間に介在するように島状半導体層の側壁上に接触し
て形成され、第１の厚みよりも大きい絶縁層の主表面に
沿った方向の第２の厚みを有する側壁絶縁膜とを備えて
いる。さらに、請求項２における電界効果型トランジス
タを含む半導体装置は、上記した側壁絶縁膜が第１導電
型の不純物を含んでいる。
る電界効果型トランジスタを含む半導体装置は、主表面
を有する絶縁層と、その絶縁層の主表面上に形成され主
表面と側壁とを有しその周囲から電気的に分離された第
１導電型の島状半導体層と、その島状半導体層内にチャ
ネル領域を挟むように所定の間隔を隔てて形成された第
２導電型の１対のソース／ドレイン領域と、島状半導体
層のチャネル領域上と島状半導体層の側壁上の所定領域
とに第１の厚みを有するゲート絶縁層を介して形成され
たゲート電極層と、島状半導体層の側壁とゲート電極層
との間に介在するように島状半導体層の側壁上に接触し
て形成され、第１の厚みよりも大きい絶縁層の主表面に
沿った方向の第２の厚みを有する側壁絶縁膜とを備えて
いる。さらに、請求項２における電界効果型トランジス
タを含む半導体装置は、上記した側壁絶縁膜が第１導電
型の不純物を含んでいる。
【００１５】請求項３および４における電界効果型トラ
ンジスタを含む半導体装置は、主表面を有する絶縁層
と、その絶縁層の主表面上に形成され、主表面と側壁と
を有し、その周囲から電気的に分離された第１導電型の
島状半導体層と、島状半導体層内にチャネル領域を挟む
ように所定の間隔を隔てて形成された第２導電型の１対
のソース／ドレイン領域と、島状半導体層のチャネル領
域上と島状半導体層の側壁上の所定領域とにゲート絶縁
層を介して形成されたゲート電極層と、島状半導体層の
側壁とゲート電極層との間に介在するように島状半導体
層の側壁上に形成されその周囲が絶縁物で囲まれている
とともにその電位がフローティング電位である導電層と
を備えている。さらに、請求項４における電界効果型ト
ランジスタを含む半導体装置では、上記した導電層が第
１導電型の不純物を含んでいる。
ンジスタを含む半導体装置は、主表面を有する絶縁層
と、その絶縁層の主表面上に形成され、主表面と側壁と
を有し、その周囲から電気的に分離された第１導電型の
島状半導体層と、島状半導体層内にチャネル領域を挟む
ように所定の間隔を隔てて形成された第２導電型の１対
のソース／ドレイン領域と、島状半導体層のチャネル領
域上と島状半導体層の側壁上の所定領域とにゲート絶縁
層を介して形成されたゲート電極層と、島状半導体層の
側壁とゲート電極層との間に介在するように島状半導体
層の側壁上に形成されその周囲が絶縁物で囲まれている
とともにその電位がフローティング電位である導電層と
を備えている。さらに、請求項４における電界効果型ト
ランジスタを含む半導体装置では、上記した導電層が第
１導電型の不純物を含んでいる。
【００１６】請求項５における電界効果型トランジスタ
を含む半導体装置は、主表面を有する絶縁層と、その絶
縁層の主表面上に形成され、主表面と側壁とを有し、そ
の周囲から電気的に分離された第１の不純物濃度を有す
る第１導電型の島状半導体層と、島状半導体層内にチャ
ネル領域を挟むように所定の間隔を隔てて形成された第
２導電型の１対のソース／ドレイン領域と、島状半導体
層のチャネル領域上と島状半導体層の側壁上の所定領域
とにゲート絶縁層を介して形成されたゲート電極層と、
島状半導体層の側壁とゲート電極層との間に介在するよ
うに側壁上に接触して形成され第１の不純物濃度よりも
高い第２の不純物濃度を有する第１導電型の側壁導電層
とを備えている。
を含む半導体装置は、主表面を有する絶縁層と、その絶
縁層の主表面上に形成され、主表面と側壁とを有し、そ
の周囲から電気的に分離された第１の不純物濃度を有す
る第１導電型の島状半導体層と、島状半導体層内にチャ
ネル領域を挟むように所定の間隔を隔てて形成された第
２導電型の１対のソース／ドレイン領域と、島状半導体
層のチャネル領域上と島状半導体層の側壁上の所定領域
とにゲート絶縁層を介して形成されたゲート電極層と、
島状半導体層の側壁とゲート電極層との間に介在するよ
うに側壁上に接触して形成され第１の不純物濃度よりも
高い第２の不純物濃度を有する第１導電型の側壁導電層
とを備えている。
【００１７】
【作用】請求項１および２に係る半導体装置では、島状
半導体層の側壁とゲート電極層との間に介在するように
島状半導体層の側壁上に接触して側壁絶縁膜が形成さ
れ、またその側壁絶縁膜はゲート絶縁層の第１の厚みよ
りも大きい絶縁層の主表面に沿った方向の第２の厚みを
有するように形成されているので、その側壁絶縁膜によ
ってゲート電極層と半導体層の側壁との間の距離が従来
に比べて大きくなる。これにより、従来に比べて側壁に
形成される寄生トランジスタのしきい値電圧が上昇され
る。さらに、請求項２に係る半導体装置では、上記した
側壁絶縁膜がソース／ドレイン領域と逆導電型で島状半
導体層と同じ導電型の第１導電型の不純物を含んでいる
ので、その不純物が島状半導体層の側壁に侵入してその
側壁表面の不純物濃度が高くなる。これにより、本来の
トランジスタのチャネル領域の不純物濃度を上昇させず
に側壁に形成される寄生トランジスタのチャネル領域に
相当する部分の不純物濃度が高くなり、寄生トランジス
タのしきい値電圧がさらに上昇する。
半導体層の側壁とゲート電極層との間に介在するように
島状半導体層の側壁上に接触して側壁絶縁膜が形成さ
れ、またその側壁絶縁膜はゲート絶縁層の第１の厚みよ
りも大きい絶縁層の主表面に沿った方向の第２の厚みを
有するように形成されているので、その側壁絶縁膜によ
ってゲート電極層と半導体層の側壁との間の距離が従来
に比べて大きくなる。これにより、従来に比べて側壁に
形成される寄生トランジスタのしきい値電圧が上昇され
る。さらに、請求項２に係る半導体装置では、上記した
側壁絶縁膜がソース／ドレイン領域と逆導電型で島状半
導体層と同じ導電型の第１導電型の不純物を含んでいる
ので、その不純物が島状半導体層の側壁に侵入してその
側壁表面の不純物濃度が高くなる。これにより、本来の
トランジスタのチャネル領域の不純物濃度を上昇させず
に側壁に形成される寄生トランジスタのチャネル領域に
相当する部分の不純物濃度が高くなり、寄生トランジス
タのしきい値電圧がさらに上昇する。
【００１８】請求項３および４に係る半導体装置では、
島状半導体層の側壁とゲート電極層との間に介在するよ
うに島状半導体層の側壁上に、その周囲が絶縁物で囲ま
れているとともにその電位がフローティング電位である
導電層が形成されているので、ゲート電極層と上記導電
層と島状半導体層との３つの層の間の容量結合により、
ゲート電極層から側壁の寄生トランジスタに加わる電界
が緩和される。これにより、島状半導体層の側壁に形成
される寄生トランジスタのソース／ドレイン領域間のリ
ーク電流が有効に抑制される。さらに、請求項４に係る
半導体装置では、上記した導電層にソース／ドレイン領
域と逆導電型で島状半導体層と同じ導電型である第１導
電型の不純物が含まれているので、その不純物の負電荷
によってゲート電極から側壁に形成される寄生トランジ
スタに加わる電界が弱められ、寄生トランジスタのしき
い値電圧が上昇される。
島状半導体層の側壁とゲート電極層との間に介在するよ
うに島状半導体層の側壁上に、その周囲が絶縁物で囲ま
れているとともにその電位がフローティング電位である
導電層が形成されているので、ゲート電極層と上記導電
層と島状半導体層との３つの層の間の容量結合により、
ゲート電極層から側壁の寄生トランジスタに加わる電界
が緩和される。これにより、島状半導体層の側壁に形成
される寄生トランジスタのソース／ドレイン領域間のリ
ーク電流が有効に抑制される。さらに、請求項４に係る
半導体装置では、上記した導電層にソース／ドレイン領
域と逆導電型で島状半導体層と同じ導電型である第１導
電型の不純物が含まれているので、その不純物の負電荷
によってゲート電極から側壁に形成される寄生トランジ
スタに加わる電界が弱められ、寄生トランジスタのしき
い値電圧が上昇される。
【００１９】請求項５に係る半導体装置では、島状半導
体層の側壁とゲート電極層との間に介在するように島状
半導体層の側壁上に島状半導体層の第１の不純物濃度よ
りも高い第２の不純物濃度を有する第１導電型の側壁導
電層が接触して形成されているので、そのより高濃度な
側壁導電層によって本来のトランジスタのチャネル領域
の不純物濃度を上昇させることなく側壁に形成される寄
生トランジスタのチャネル領域の不純物濃度をさらに高
くすることができ、寄生トランジスタのしきい値電圧が
上昇される。これにより、寄生トランジスタのソース／
ドレイン領域間のリーク電流が有効に抑制される。
体層の側壁とゲート電極層との間に介在するように島状
半導体層の側壁上に島状半導体層の第１の不純物濃度よ
りも高い第２の不純物濃度を有する第１導電型の側壁導
電層が接触して形成されているので、そのより高濃度な
側壁導電層によって本来のトランジスタのチャネル領域
の不純物濃度を上昇させることなく側壁に形成される寄
生トランジスタのチャネル領域の不純物濃度をさらに高
くすることができ、寄生トランジスタのしきい値電圧が
上昇される。これにより、寄生トランジスタのソース／
ドレイン領域間のリーク電流が有効に抑制される。
【００２０】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【００２１】図１は、本発明の第１実施例によるＳＯＩ
−ＭＯＳトランジスタを示した平面図である。図２は、
図１に示したＳＯＩ−ＭＯＳトランジスタのＸ−Ｘ線に
沿った断面図であり、図３はＹ−Ｙ線に沿った断面図で
ある。
−ＭＯＳトランジスタを示した平面図である。図２は、
図１に示したＳＯＩ−ＭＯＳトランジスタのＸ−Ｘ線に
沿った断面図であり、図３はＹ−Ｙ線に沿った断面図で
ある。
【００２２】図１〜図３を参照して、この第１実施例に
よるＳＯＩ−ＭＯＳトランジスタでは、ｐ型シリコン基
板１上にたとえばシリコン酸化膜からなる絶縁層２が形
成されている。絶縁層２上の所定領域には、ｐ型の単結
晶シリコンからなる半導体層３が形成されている。この
半導体層３内には、チャネル領域３３を挟むように所定
の間隔を隔ててｎ+ 不純物領域からなるソース領域３１
とｎ+ 不純物領域からなるドレイン領域３２とが形成さ
れている。チャネル領域３３の上には、ゲート酸化膜６
を介して多結晶シリコン層または多結晶シリコン層と高
融点金属シリサイド層との２層構造からなるゲート電極
７が形成されている。半導体層３の側壁上には、その側
壁を取り囲むようにシリコン酸化膜からなりゲート酸化
膜６よりも厚い厚みを有する側壁絶縁膜４が形成されて
いる。
よるＳＯＩ−ＭＯＳトランジスタでは、ｐ型シリコン基
板１上にたとえばシリコン酸化膜からなる絶縁層２が形
成されている。絶縁層２上の所定領域には、ｐ型の単結
晶シリコンからなる半導体層３が形成されている。この
半導体層３内には、チャネル領域３３を挟むように所定
の間隔を隔ててｎ+ 不純物領域からなるソース領域３１
とｎ+ 不純物領域からなるドレイン領域３２とが形成さ
れている。チャネル領域３３の上には、ゲート酸化膜６
を介して多結晶シリコン層または多結晶シリコン層と高
融点金属シリサイド層との２層構造からなるゲート電極
７が形成されている。半導体層３の側壁上には、その側
壁を取り囲むようにシリコン酸化膜からなりゲート酸化
膜６よりも厚い厚みを有する側壁絶縁膜４が形成されて
いる。
【００２３】また、ゲート電極７の側壁には、シリコン
酸化膜からなるサイドウォールスペーサ８が形成されて
いる。全面を覆うように低温度での化学的気相薄膜成長
法（ＣＶＤ法）によって形成されたシリコン酸化膜など
からなる層間絶縁膜９が形成されている。この層間絶縁
膜９には、ソース領域３１、ドレイン領域３２およびゲ
ート電極７上にそれぞれコンタクトホール１１、１２お
よび１３が形成されている。また、それぞれのコンタク
トホール１１、１２および１３を介してソース領域３
１、ドレイン領域３２およびゲート電極７に電気的に接
続するようにアルミニウム配線１０が形成されている。
酸化膜からなるサイドウォールスペーサ８が形成されて
いる。全面を覆うように低温度での化学的気相薄膜成長
法（ＣＶＤ法）によって形成されたシリコン酸化膜など
からなる層間絶縁膜９が形成されている。この層間絶縁
膜９には、ソース領域３１、ドレイン領域３２およびゲ
ート電極７上にそれぞれコンタクトホール１１、１２お
よび１３が形成されている。また、それぞれのコンタク
トホール１１、１２および１３を介してソース領域３
１、ドレイン領域３２およびゲート電極７に電気的に接
続するようにアルミニウム配線１０が形成されている。
【００２４】ここで、この第１実施例では、図３に示す
ように、ゲート酸化膜６よりも厚い５００〜２０００Å
程度の厚みを有する側壁絶縁膜４をゲート電極７と島状
半導体層３の側壁３ａ、３ｂとの間に介在させている。
これにより、側壁３ａおよび３ｂと、ゲート電極７との
間の距離が大きくなり、側壁３ａおよび３ｂに形成され
る寄生トランジスタへのゲート電極７からの電界が弱め
られる。この結果、本来のＳＯＩ−ＭＯＳトランジスタ
のしきい値電圧を上昇させることなく側壁３ａおよび３
ｂに形成される寄生トランジスタのしきい値電圧を上昇
させることができる。これにより、ＳＯＩ−ＭＯＳトラ
ンジスタの電流駆動能力を低下させることなく、従来に
比べてソース領域３１とドレイン領域３２との間のリー
ク電流を抑制することができる。
ように、ゲート酸化膜６よりも厚い５００〜２０００Å
程度の厚みを有する側壁絶縁膜４をゲート電極７と島状
半導体層３の側壁３ａ、３ｂとの間に介在させている。
これにより、側壁３ａおよび３ｂと、ゲート電極７との
間の距離が大きくなり、側壁３ａおよび３ｂに形成され
る寄生トランジスタへのゲート電極７からの電界が弱め
られる。この結果、本来のＳＯＩ−ＭＯＳトランジスタ
のしきい値電圧を上昇させることなく側壁３ａおよび３
ｂに形成される寄生トランジスタのしきい値電圧を上昇
させることができる。これにより、ＳＯＩ−ＭＯＳトラ
ンジスタの電流駆動能力を低下させることなく、従来に
比べてソース領域３１とドレイン領域３２との間のリー
ク電流を抑制することができる。
【００２５】図４は、本発明の第２実施例によるＳＯＩ
−ＭＯＳトランジスタを示した断面図である。図４を参
照して、この第２実施例によるＳＯＩ−ＭＯＳトランジ
スタは、基本的な構造は図３に示した第１実施例のＳＯ
Ｉ−ＭＯＳトランジスタと同様である。すなわち、半導
体層３の側壁３ａおよび３ｂとゲート電極７との間に介
在するようにゲート酸化膜６の厚みよりも厚いシリコン
酸化膜からなる側壁絶縁膜１４を形成している。さら
に、この第２実施例では、側壁絶縁膜１４に、半導体層
３の導電型と同じｐ型の不純物を含ませている。すなわ
ち、ｐ型の不純物であるボロン（Ｂ）などを１０16〜１
０20程度含んだ側壁絶縁膜１４を形成する。これによ
り、ボロンが側壁３ａおよび３ｂに侵入してその側壁３
ａおよび３ｂの表面の不純物濃度が高くなる。この結
果、ＳＯＩ−ＭＯＳトランジスタのチャネル領域の不純
物濃度を高くすることなく寄生トランジスタのチャネル
領域に相当する部分の不純物濃度を高くすることがで
き、側壁３ａおよび３ｂに形成される寄生トランジスタ
のしきい値電圧のみをより上昇させることができる。こ
れにより、この第２実施例では、ＳＯＩ−ＭＯＳトラン
ジスタの電流駆動能力を低下させることなく寄生トラン
ジスタに起因するリーク電流をより有効に防止すること
ができ、また、側壁絶縁膜１４の厚みが５００〜１００
０Å程度の比較的薄いものであっても寄生トランジスタ
によるリーク電流を有効に防止することができる。した
がって、この第２実施例のＳＯＩ−ＭＯＳトランジスタ
は、半導体装置が集積化されて島状の半導体層３間の間
隔が広くとれないときに有効である。
−ＭＯＳトランジスタを示した断面図である。図４を参
照して、この第２実施例によるＳＯＩ−ＭＯＳトランジ
スタは、基本的な構造は図３に示した第１実施例のＳＯ
Ｉ−ＭＯＳトランジスタと同様である。すなわち、半導
体層３の側壁３ａおよび３ｂとゲート電極７との間に介
在するようにゲート酸化膜６の厚みよりも厚いシリコン
酸化膜からなる側壁絶縁膜１４を形成している。さら
に、この第２実施例では、側壁絶縁膜１４に、半導体層
３の導電型と同じｐ型の不純物を含ませている。すなわ
ち、ｐ型の不純物であるボロン（Ｂ）などを１０16〜１
０20程度含んだ側壁絶縁膜１４を形成する。これによ
り、ボロンが側壁３ａおよび３ｂに侵入してその側壁３
ａおよび３ｂの表面の不純物濃度が高くなる。この結
果、ＳＯＩ−ＭＯＳトランジスタのチャネル領域の不純
物濃度を高くすることなく寄生トランジスタのチャネル
領域に相当する部分の不純物濃度を高くすることがで
き、側壁３ａおよび３ｂに形成される寄生トランジスタ
のしきい値電圧のみをより上昇させることができる。こ
れにより、この第２実施例では、ＳＯＩ−ＭＯＳトラン
ジスタの電流駆動能力を低下させることなく寄生トラン
ジスタに起因するリーク電流をより有効に防止すること
ができ、また、側壁絶縁膜１４の厚みが５００〜１００
０Å程度の比較的薄いものであっても寄生トランジスタ
によるリーク電流を有効に防止することができる。した
がって、この第２実施例のＳＯＩ−ＭＯＳトランジスタ
は、半導体装置が集積化されて島状の半導体層３間の間
隔が広くとれないときに有効である。
【００２６】図５は、本発明の第３実施例によるＳＯＩ
−ＭＯＳトランジスタを示した断面図である。図５を参
照して、この第３実施例によるＳＯＩ−ＭＯＳトランジ
スタでは、まず、半導体層３の上部表面および側壁３ａ
および３ｂの表面を覆うようにゲート酸化膜２６が形成
されている。そして、側壁３ａおよび３ｂの表面上に位
置するゲート酸化膜２６の表面上に多結晶シリコン膜か
らなるフローティングゲート２４を形成し、そのフロー
ティングゲート２４の表面を覆うように絶縁膜２５を形
成する。このように、この第３実施例では、ゲート電極
７と半導体層３の側壁３ａおよび３ｂとの間に絶縁物
（絶縁層２、絶縁膜２５、ゲート酸化膜２６）によって
囲まれたフローティングゲート２４を形成することによ
って、半導体層３の側壁３ａおよび３ｂにゲート電極７
から加わる電界が緩和される。
−ＭＯＳトランジスタを示した断面図である。図５を参
照して、この第３実施例によるＳＯＩ−ＭＯＳトランジ
スタでは、まず、半導体層３の上部表面および側壁３ａ
および３ｂの表面を覆うようにゲート酸化膜２６が形成
されている。そして、側壁３ａおよび３ｂの表面上に位
置するゲート酸化膜２６の表面上に多結晶シリコン膜か
らなるフローティングゲート２４を形成し、そのフロー
ティングゲート２４の表面を覆うように絶縁膜２５を形
成する。このように、この第３実施例では、ゲート電極
７と半導体層３の側壁３ａおよび３ｂとの間に絶縁物
（絶縁層２、絶縁膜２５、ゲート酸化膜２６）によって
囲まれたフローティングゲート２４を形成することによ
って、半導体層３の側壁３ａおよび３ｂにゲート電極７
から加わる電界が緩和される。
【００２７】すなわち、図５に示した第３実施例の構造
では、フローティングゲート２４の電位Ｖf は、以下の
式（１）に示されるような電位となる。
では、フローティングゲート２４の電位Ｖf は、以下の
式（１）に示されるような電位となる。
【００２８】 Ｖf ＝（Ｃ1 ＶG ＋Ｃ2 ＶS ）／（Ｃ1 ＋Ｃ2 ）＜ＶG …（１） この式（１）を参照して、Ｃ1 はゲート電極７とフロー
ティングゲート２４との間の寄生容量であり、Ｃ2 はフ
ローティングゲート２４と半導体層３との間の寄生容量
である。また、ＶG はゲート電極７の電位であり、ＶS
は半導体層３の電位である。式（１）に示すように、フ
ローティングゲート２４の電位Ｖf は、寄生容量Ｃ1 と
Ｃ2 との容量結合によって、ゲート電極７の電位ＶG に
比べて低減された値になる。すなわち、ゲート電極７か
ら側壁３ａおよび３ｂに形成される寄生トランジスタに
加わる電界が緩和される。これにより、寄生トランジス
タが動作しにくくなり、寄生トランジスタによるリーク
電流を有効に低減することができる。なお、この第３実
施例における電界緩和の効果は、上記した式（１）の寄
生容量Ｃ1 、Ｃ2 の大きさを変えることによって容易に
制御することができる。具体的には、フローティングゲ
ート２４に接するゲート酸化膜２６および絶縁膜２５の
それぞれの膜厚と材質とを制御することによって寄生容
量Ｃ1 とＣ2とを容易に制御することができる。
ティングゲート２４との間の寄生容量であり、Ｃ2 はフ
ローティングゲート２４と半導体層３との間の寄生容量
である。また、ＶG はゲート電極７の電位であり、ＶS
は半導体層３の電位である。式（１）に示すように、フ
ローティングゲート２４の電位Ｖf は、寄生容量Ｃ1 と
Ｃ2 との容量結合によって、ゲート電極７の電位ＶG に
比べて低減された値になる。すなわち、ゲート電極７か
ら側壁３ａおよび３ｂに形成される寄生トランジスタに
加わる電界が緩和される。これにより、寄生トランジス
タが動作しにくくなり、寄生トランジスタによるリーク
電流を有効に低減することができる。なお、この第３実
施例における電界緩和の効果は、上記した式（１）の寄
生容量Ｃ1 、Ｃ2 の大きさを変えることによって容易に
制御することができる。具体的には、フローティングゲ
ート２４に接するゲート酸化膜２６および絶縁膜２５の
それぞれの膜厚と材質とを制御することによって寄生容
量Ｃ1 とＣ2とを容易に制御することができる。
【００２９】図６は、本発明の第４実施例によるＳＯＩ
−ＭＯＳトランジスタを示した断面図である。図６を参
照して、この第４実施例によるＳＯＩ−ＭＯＳトランジ
スタは、基本的には図５に示した第３実施例のＳＯＩ−
ＭＯＳトランジスタと同じ構造を有している。すなわ
ち、まず半導体層３の表面を覆うようにゲート酸化膜３
６が形成されている。そして、半導体層３の側壁３ａお
よび３ｂの表面上に位置するゲート酸化膜３６の表面上
に多結晶シリコン膜からなるフローティングゲート３４
が形成されている。フローティングゲート３４の表面を
覆うように絶縁膜３５が形成されている。さらに、この
第４実施例では、フローティングゲート３４として、半
導体層３の導電型と同じｐ型の導電型を有するｐ型多結
晶シリコン膜を用いている。これにより、フローティン
グゲート３４と半導体層３との間のフラットハンド電位
が大きくなる。この結果、フローティングゲート３４を
ゲート電極とする寄生トランジスタのしきい値電圧を上
昇させることができる。これにより、寄生トランジスタ
によるソース領域３１とドレイン領域３２との間のリー
ク電流を有効に低減することができる。
−ＭＯＳトランジスタを示した断面図である。図６を参
照して、この第４実施例によるＳＯＩ−ＭＯＳトランジ
スタは、基本的には図５に示した第３実施例のＳＯＩ−
ＭＯＳトランジスタと同じ構造を有している。すなわ
ち、まず半導体層３の表面を覆うようにゲート酸化膜３
６が形成されている。そして、半導体層３の側壁３ａお
よび３ｂの表面上に位置するゲート酸化膜３６の表面上
に多結晶シリコン膜からなるフローティングゲート３４
が形成されている。フローティングゲート３４の表面を
覆うように絶縁膜３５が形成されている。さらに、この
第４実施例では、フローティングゲート３４として、半
導体層３の導電型と同じｐ型の導電型を有するｐ型多結
晶シリコン膜を用いている。これにより、フローティン
グゲート３４と半導体層３との間のフラットハンド電位
が大きくなる。この結果、フローティングゲート３４を
ゲート電極とする寄生トランジスタのしきい値電圧を上
昇させることができる。これにより、寄生トランジスタ
によるソース領域３１とドレイン領域３２との間のリー
ク電流を有効に低減することができる。
【００３０】図７は、本発明の第５実施例によるＳＯＩ
−ＭＯＳトランジスタを示した断面図である。図７を参
照して、この第５実施例のＳＯＩ−ＭＯＳトランジスタ
では、半導体層３の側壁３ａおよび３ｂの表面上に接す
るように半導体層３の不純物濃度の数倍〜数百倍の不純
物濃度を有するｐ型の側壁半導体層４４を形成する。そ
して、その側壁半導体層４４を覆うようにゲート酸化膜
４６を形成する。このようにこの第５実施例では、側壁
半導体層４４の不純物濃度を高くすることによって、Ｓ
ＯＩ−ＭＯＳトランジスタのチャネル領域の不純物濃度
を高くすることなく寄生トランジスタのチャネル領域に
相当する部分の不純物濃度のみを高くすることができ
る。これにより、寄生トランジスタのしきい値電圧のみ
を上昇させることができる。この結果、ＳＯＩ−ＭＯＳ
トランジスタの電流駆動能力を低下させることなく寄生
トランジスタに起因するリーク電流を低減することがで
きる。さらに、この第５実施例では、側壁半導体層４４
の上部表面を丸型形状にし、その表面の曲率を低減させ
ている。これにより、半導体層３の端部での電界集中を
緩和することができる。これによっても、寄生トランジ
スタによるリークを有効に抑制することができる。
−ＭＯＳトランジスタを示した断面図である。図７を参
照して、この第５実施例のＳＯＩ−ＭＯＳトランジスタ
では、半導体層３の側壁３ａおよび３ｂの表面上に接す
るように半導体層３の不純物濃度の数倍〜数百倍の不純
物濃度を有するｐ型の側壁半導体層４４を形成する。そ
して、その側壁半導体層４４を覆うようにゲート酸化膜
４６を形成する。このようにこの第５実施例では、側壁
半導体層４４の不純物濃度を高くすることによって、Ｓ
ＯＩ−ＭＯＳトランジスタのチャネル領域の不純物濃度
を高くすることなく寄生トランジスタのチャネル領域に
相当する部分の不純物濃度のみを高くすることができ
る。これにより、寄生トランジスタのしきい値電圧のみ
を上昇させることができる。この結果、ＳＯＩ−ＭＯＳ
トランジスタの電流駆動能力を低下させることなく寄生
トランジスタに起因するリーク電流を低減することがで
きる。さらに、この第５実施例では、側壁半導体層４４
の上部表面を丸型形状にし、その表面の曲率を低減させ
ている。これにより、半導体層３の端部での電界集中を
緩和することができる。これによっても、寄生トランジ
スタによるリークを有効に抑制することができる。
【００３１】
【発明の効果】請求項１および２に係る電界効果型トラ
ンジスタを含む半導体装置によれば、島状半導体層の側
壁とゲート電極層との間に介在するように島状半導体層
の側壁上に側壁絶縁膜を接触して形成し、その側壁絶縁
膜の絶縁層の主表面に沿った方向の第２の厚みをゲート
絶縁層の第１の厚みよりも大きくなるように形成するこ
ことによって、ゲート電極層と島状半導体層の側壁との
間の距離が大きくなり、これにより、島状半導体層の側
壁に形成される寄生トランジスタのしきい値電圧を上昇
させることができる。この結果、寄生トランジスタに起
因するリーク電流を有効に抑制することができる。さら
に、請求項２に記載の半導体装置によれば、上記した側
壁絶縁膜に第１導電型の不純物を含ませることによっ
て、その不純物が島状半導体層の側壁に侵入して側壁表
面の不純物濃度が高くなる。これにより、本来のトラン
ジスタのチャネル領域の不純物濃度を上昇させずに側壁
に形成される寄生トランジスタのチャネル領域の不純物
濃度を高くすることができ、寄生トランジスタのしきい
値電圧のみをより高く設定することができる。この結
果、本来のトランジスタの電流駆動能力を低下させるこ
となく、寄生トランジスタに起因するリーク電流を有効
に防止することができる。
ンジスタを含む半導体装置によれば、島状半導体層の側
壁とゲート電極層との間に介在するように島状半導体層
の側壁上に側壁絶縁膜を接触して形成し、その側壁絶縁
膜の絶縁層の主表面に沿った方向の第２の厚みをゲート
絶縁層の第１の厚みよりも大きくなるように形成するこ
ことによって、ゲート電極層と島状半導体層の側壁との
間の距離が大きくなり、これにより、島状半導体層の側
壁に形成される寄生トランジスタのしきい値電圧を上昇
させることができる。この結果、寄生トランジスタに起
因するリーク電流を有効に抑制することができる。さら
に、請求項２に記載の半導体装置によれば、上記した側
壁絶縁膜に第１導電型の不純物を含ませることによっ
て、その不純物が島状半導体層の側壁に侵入して側壁表
面の不純物濃度が高くなる。これにより、本来のトラン
ジスタのチャネル領域の不純物濃度を上昇させずに側壁
に形成される寄生トランジスタのチャネル領域の不純物
濃度を高くすることができ、寄生トランジスタのしきい
値電圧のみをより高く設定することができる。この結
果、本来のトランジスタの電流駆動能力を低下させるこ
となく、寄生トランジスタに起因するリーク電流を有効
に防止することができる。
【００３２】請求項３および４に記載の電界効果型トラ
ンジスタを含む半導体装置によれば、島状半導体層の側
壁とゲート電極層との間に介在するように島状半導体層
の側壁上にその周囲が絶縁物で囲まれるとともにその電
位がフローティング電位である導電層を設けることによ
って、島状半導体層と上記した導電層とゲート電極層と
の３つの層の間の容量結合により、ゲート電極から寄生
トランジスタに加わる電界が緩和される。これにより、
寄生トランジスタが動作しにくくなり、寄生トランジス
タに起因するリーク電流を有効に防止することができ
る。さらに、請求項４に記載の半導体装置によれば、上
記した導電層に島状半導体層の導電型と同じ第１導電型
の不純物を含ませることによって、その不純物の負電荷
によりゲート電極からの電界が弱められるとともに上記
した導電層と島状半導体層とのフラットバンド電位が大
きくなり、寄生トランジスタのしきい値電圧を上昇させ
ることができ、より有効にリーク電流を抑制することが
できる。
ンジスタを含む半導体装置によれば、島状半導体層の側
壁とゲート電極層との間に介在するように島状半導体層
の側壁上にその周囲が絶縁物で囲まれるとともにその電
位がフローティング電位である導電層を設けることによ
って、島状半導体層と上記した導電層とゲート電極層と
の３つの層の間の容量結合により、ゲート電極から寄生
トランジスタに加わる電界が緩和される。これにより、
寄生トランジスタが動作しにくくなり、寄生トランジス
タに起因するリーク電流を有効に防止することができ
る。さらに、請求項４に記載の半導体装置によれば、上
記した導電層に島状半導体層の導電型と同じ第１導電型
の不純物を含ませることによって、その不純物の負電荷
によりゲート電極からの電界が弱められるとともに上記
した導電層と島状半導体層とのフラットバンド電位が大
きくなり、寄生トランジスタのしきい値電圧を上昇させ
ることができ、より有効にリーク電流を抑制することが
できる。
【００３３】請求項５に記載の電界効果型トランジスタ
を含む半導体装置によれば、島状半導体層の側壁とゲー
ト電極層との間に介在するように島状半導体層の側壁上
に、島状半導体層の第１の不純物濃度よりも高い第２の
不純物濃度を有する第１導電型の側壁絶縁層を接触して
形成することにより、より高濃度の側壁導電層によって
本来のトランジスタのチャネル領域の不純物濃度を上昇
させることなく寄生トランジスタのチャネル領域の不純
物濃度を高くすることができ、寄生トランジスタのしき
い値電圧のみを上昇させることができる。この結果、本
来のトランジスタの電流駆動能力を低下させることなく
寄生トランジスタに起因するリーク電流を有効に抑制す
ることができる。
を含む半導体装置によれば、島状半導体層の側壁とゲー
ト電極層との間に介在するように島状半導体層の側壁上
に、島状半導体層の第１の不純物濃度よりも高い第２の
不純物濃度を有する第１導電型の側壁絶縁層を接触して
形成することにより、より高濃度の側壁導電層によって
本来のトランジスタのチャネル領域の不純物濃度を上昇
させることなく寄生トランジスタのチャネル領域の不純
物濃度を高くすることができ、寄生トランジスタのしき
い値電圧のみを上昇させることができる。この結果、本
来のトランジスタの電流駆動能力を低下させることなく
寄生トランジスタに起因するリーク電流を有効に抑制す
ることができる。
【図１】本発明の第１実施例によるＳＯＩ−ＭＯＳトラ
ンジスタを示した平面図である。
ンジスタを示した平面図である。
【図２】図１に示した第１実施例のＳＯＩ−ＭＯＳトラ
ンジスタのＸ−Ｘ線に沿った断面図である。
ンジスタのＸ−Ｘ線に沿った断面図である。
【図３】図１に示した第１実施例のＳＯＩ−ＭＯＳトラ
ンジスタのＹ−Ｙ線に沿った断面図である。
ンジスタのＹ−Ｙ線に沿った断面図である。
【図４】本発明の第２実施例によるＳＯＩ−ＭＯＳトラ
ンジスタを示した断面図である。
ンジスタを示した断面図である。
【図５】本発明の第３実施例によるＳＯＩ−ＭＯＳトラ
ンジスタを示した断面図である。
ンジスタを示した断面図である。
【図６】本発明の第４実施例によるＳＯＩ−ＭＯＳトラ
ンジスタを示した断面図である。
ンジスタを示した断面図である。
【図７】本発明の第５実施例によるＳＯＩ−ＭＯＳトラ
ンジスタを示した断面図である。
ンジスタを示した断面図である。
【図８】従来の一般的なＳＯＩ−ＭＯＳトランジスタを
示した断面図である。
示した断面図である。
【図９】従来のメサ型分離によって素子分離されたＳＯ
Ｉ−ＭＯＳトランジスタを示した部分断面図である。
Ｉ−ＭＯＳトランジスタを示した部分断面図である。
【図１０】図９に示したＳＯＩ−ＭＯＳトランジスタの
断面に直交する断面（チャネル幅に沿った方向の断面）
を示す部分断面図である。
断面に直交する断面（チャネル幅に沿った方向の断面）
を示す部分断面図である。
【図１１】従来のＳＯＩ−ＭＯＳトランジスタにおける
側壁寄生トランジスタによるリークを含んだＩD −ＶG
特性を示した相関図である。
側壁寄生トランジスタによるリークを含んだＩD −ＶG
特性を示した相関図である。
３：半導体層 ４：側壁絶縁膜 ６：ゲート酸化膜 ７：ゲート電極 １４：側壁絶縁膜 ２４：フローティングゲート ３１：ソース領域 ３２：ドレイン領域 ３３：チャネル領域 ３４：フローティングゲート ３５：絶縁膜 なお、各図中、同一符号は同一または相当部分を示す。
Claims (5)
- 【請求項１】 主表面を有する絶縁層と、 前記絶縁層の主表面上に形成され、主表面と側壁とを有
し、その周囲から電気的に分離された第１導電型の島状
半導体層と、 前記島状半導体層内にチャネル領域を挟むように所定の
間隔を隔てて形成された第２導電型の１対のソース／ド
レイン領域と、 前記島状半導体層のチャネル領域上と前記島状半導体層
の側壁上の所定領域とに、第１の厚みを有するゲート絶
縁層を介して形成されたゲート電極層と、 前記島状半導体層の側壁と前記ゲート電極層との間に介
在するように前記島状半導体層の側壁上に接触して形成
され、前記第１の厚みよりも大きい前記絶縁層の主表面
に沿った方向の第２の厚みを有する側壁絶縁膜とを備え
た、電界効果型トランジスタを含む半導体装置。 - 【請求項２】 前記側壁絶縁膜は、第１導電型の不純物
を含む、請求項１に記載の電界効果型トランジスタを含
む半導体装置。 - 【請求項３】 主表面を有する絶縁層と、 前記絶縁層の主表面上に形成され、主表面と側壁とを有
し、その周囲から電気的に分離された第１導電型の島状
半導体層と、 前記島状半導体層内にチャネル領域を挟むように所定の
間隔を隔てて形成された第２導電型の１対のソース／ド
レイン領域と、 前記島状半導体層のチャネル領域上と前記島状半導体層
の側壁上の所定領域とに、ゲート絶縁層を介して形成さ
れたゲート電極層と、 前記島状半導体層の側壁と前記ゲート電極層との間に介
在するように前記島状半導体層の側壁上に形成され、そ
の周囲が絶縁物で囲まれているとともにその電位がフロ
ーティング電位である導電層とを備えた、電界効果型ト
ランジスタを含む半導体装置。 - 【請求項４】 前記導電層は、第１導電型の不純物を含
む、請求項３に記載の電界効果型トランジスタを含む半
導体装置。 - 【請求項５】 主表面を有する絶縁層と、 前記絶縁層の主表面上に形成され、主表面と側壁とを有
し、その周囲から電気的に分離された第１の不純物濃度
を有する第１導電型の島状半導体層と、 前記島状半導体層内にチャネル領域を挟むように所定の
間隔を隔てて形成された第２導電型の１対のソース／ド
レイン領域と、 前記島状半導体層のチャネル領域上と前記島状半導体層
の側壁上の所定領域とに、ゲート絶縁層を介して形成さ
れたゲート電極層と、 前記島状半導体層の側壁と前記ゲート電極層との間に介
在するように前記島状半導体層の側壁上に接触して形成
され、前記第１の不純物濃度よりも高い第２の不純物濃
度を有する第１導電型の側壁導電層とを備えた、電界効
果型トランジスタを含む半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5238093A JPH06268224A (ja) | 1993-03-12 | 1993-03-12 | 電界効果型トランジスタを含む半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5238093A JPH06268224A (ja) | 1993-03-12 | 1993-03-12 | 電界効果型トランジスタを含む半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06268224A true JPH06268224A (ja) | 1994-09-22 |
Family
ID=12913201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5238093A Withdrawn JPH06268224A (ja) | 1993-03-12 | 1993-03-12 | 電界効果型トランジスタを含む半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06268224A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008182055A (ja) * | 2007-01-25 | 2008-08-07 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2008182165A (ja) * | 2007-01-26 | 2008-08-07 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2008205444A (ja) * | 2007-01-26 | 2008-09-04 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2013055348A (ja) * | 2012-11-12 | 2013-03-21 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2015073137A (ja) * | 2006-12-05 | 2015-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
| JP2015073138A (ja) * | 2006-12-05 | 2015-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
| US9306079B2 (en) | 2012-10-17 | 2016-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9829533B2 (en) | 2013-03-06 | 2017-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor film and semiconductor device |
| US9865743B2 (en) | 2012-10-24 | 2018-01-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including oxide layer surrounding oxide semiconductor layer |
-
1993
- 1993-03-12 JP JP5238093A patent/JPH06268224A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015073137A (ja) * | 2006-12-05 | 2015-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
| JP2015073138A (ja) * | 2006-12-05 | 2015-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
| JP2008182055A (ja) * | 2007-01-25 | 2008-08-07 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2008182165A (ja) * | 2007-01-26 | 2008-08-07 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2008205444A (ja) * | 2007-01-26 | 2008-09-04 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| KR101498910B1 (ko) * | 2007-01-26 | 2015-03-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| US9306079B2 (en) | 2012-10-17 | 2016-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9647095B2 (en) | 2012-10-17 | 2017-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9865743B2 (en) | 2012-10-24 | 2018-01-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including oxide layer surrounding oxide semiconductor layer |
| JP2013055348A (ja) * | 2012-11-12 | 2013-03-21 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9829533B2 (en) | 2013-03-06 | 2017-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor film and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2572003B2 (ja) | 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法 | |
| US7906813B2 (en) | Semiconductor device having a first circuit block isolating a plurality of circuit blocks | |
| KR100265080B1 (ko) | 수직 2중-게이트 전계 효과 트랜지스터 및 그 제조 방법 | |
| US6437405B2 (en) | Silicon-on-insulator (SOI) substrate, method for fabricating SOI substrate and SOI MOSFET using the SOI substrate | |
| KR101055710B1 (ko) | 평면 후면 게이트 ｃｍｏｓ의 고성능 커패시터 | |
| US6821856B2 (en) | Method of manufacturing semiconductor device having source/drain regions included in a semiconductor layer formed over an isolation insulating film and a semiconductor device fabricated thereby | |
| TWI412130B (zh) | 半導體裝置及其製造方法 | |
| US6294817B1 (en) | Source/drain-on insulator (S/DOI) field effect transistor using oxidized amorphous silicon and method of fabrication | |
| KR100333168B1 (ko) | Ｓｏｉ 반도체장치 및 그 제조방법 | |
| JP2700955B2 (ja) | 電界効果型トランジスタを備えた半導体装置 | |
| JP2000340793A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2002270850A (ja) | 二重ゲート電界効果トランジスタ | |
| JP2003332583A (ja) | 半導体装置およびその製造方法 | |
| JPH06268224A (ja) | 電界効果型トランジスタを含む半導体装置 | |
| JP3463593B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH05343686A (ja) | 半導体装置およびその製造方法 | |
| JPH0883892A (ja) | 半導体装置及びその製造方法 | |
| JPH06314790A (ja) | 半導体デバイス及び半導体デバイス製造方法 | |
| JP2672184B2 (ja) | 半導体装置の製造方法 | |
| KR20050009797A (ko) | 셀로우 트렌치 소자 분리막을 갖는 고전압 트랜지스터의구조 | |
| JPH04162477A (ja) | 薄膜トランジスタ | |
| US7372106B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JPH0563948B2 (ja) | ||
| JP3632565B2 (ja) | 半導体装置の製造方法 | |
| US20220352306A1 (en) | Semiconductor device and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000530 |