JPS62163363A - スタテイツクｒａｍ - Google Patents
スタテイツクｒａｍInfo
- Publication number
- JPS62163363A JPS62163363A JP61005304A JP530486A JPS62163363A JP S62163363 A JPS62163363 A JP S62163363A JP 61005304 A JP61005304 A JP 61005304A JP 530486 A JP530486 A JP 530486A JP S62163363 A JPS62163363 A JP S62163363A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- region
- high resistance
- conductor region
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
一部の領域が高抵抗に形成された配線をメモリセルに有
するスタティックＲＡ Ｍにおいて、該配線の高抵抗領
域を除く導体領域に金属珪化物層を設けることにより、 導体領域の抵抗を下げアクセスタイムを石綿させたもの
である。
するスタティックＲＡ Ｍにおいて、該配線の高抵抗領
域を除く導体領域に金属珪化物層を設けることにより、 導体領域の抵抗を下げアクセスタイムを石綿させたもの
である。
本発明は、一部の領域が高抵抗に形成された配線をメモ
リセルに有する半導体スタティックＲＡＭに係り、特に
、その配線構成に関す。
リセルに有する半導体スタティックＲＡＭに係り、特に
、その配線構成に関す。
上記スタティックＲＡＭ （ＳＲＡＭ ＝Ｓｔａｔｉｃ
Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）には、メ
モリセルにおけるドライバートランジスタの負荷を抵抗
にしたＭＯ３形ＳＲＡＭがある。このＳＲＡＭは、上記
の高抵抗領域を負荷抵抗とすることにより高密度化する
ことが出来る特徴を有している。
Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）には、メ
モリセルにおけるドライバートランジスタの負荷を抵抗
にしたＭＯ３形ＳＲＡＭがある。このＳＲＡＭは、上記
の高抵抗領域を負荷抵抗とすることにより高密度化する
ことが出来る特徴を有している。
一方ＲＡＭは、その機能からしてアクセスタイムの短い
ことが望ましく、上記ＳＲＡＭにおいても同様である。
ことが望ましく、上記ＳＲＡＭにおいても同様である。
第２図は負荷抵抗を用いた上記ＳＲＡＭの回路図、第３
図は第２図図示ＳＲＡＭ従来例の要部側断面図、である
。
図は第２図図示ＳＲＡＭ従来例の要部側断面図、である
。
第２図において、旧〜０４はＭＯＳトランジスタ、Ｒ１
とＲ２は抵抗、である。ドライバーとなるトランジスク
ロｌおよびＱ２と負荷となる抵抗Ｒ１およびＲ２とでフ
ィリップフロップ（Ｆ Ｆ）回路を構成しており、抵抗
１？１またはＲ２の一端はトランジスタＯ１または口２
のソース／ドレインに、また他端は電源Ｖｃｃに接続さ
れている。なおトランジスタＱ３およびＱ４はＦＦの読
出しおよび書込み用のゲートとして機能している。
とＲ２は抵抗、である。ドライバーとなるトランジスク
ロｌおよびＱ２と負荷となる抵抗Ｒ１およびＲ２とでフ
ィリップフロップ（Ｆ Ｆ）回路を構成しており、抵抗
１？１またはＲ２の一端はトランジスタＯ１または口２
のソース／ドレインに、また他端は電源Ｖｃｃに接続さ
れている。なおトランジスタＱ３およびＱ４はＦＦの読
出しおよび書込み用のゲートとして機能している。
第３図は上記抵抗Ｒ１またはＲ２の部分を中心に示した
図である。
図である。
同図において、■はシリコン（Ｓｉ）の基板、２はフィ
ールド酸化膜、３はトランジスタ旧または口２となるト
ランジスタ、４はそのソース／ドレイン、５はトランジ
スタ３などを覆う二酸化シリコン（Ｓｉ０２）の絶縁膜
、６はソース／ドレイン４から電源Ｖｃｃに接続するポ
リＳｔの配線、７は配線６の一部を占め抵抗Ｒ１または
Ｒ２となる高抵抗領域、８は配線６の高抵抗領域７を除
く領域が低抵抗化されてなる導体領域、９は高抵抗領域
７を選択的に覆う５ｉ０２の絶縁膜、１０は全域を覆う
燐珪酸ガラス（ＰＳＧ）の絶縁膜、１１は配線６に電源
Ｖｃｃを供給するアルミニウム（八１）の１千己ヤ皐、
である。
ールド酸化膜、３はトランジスタ旧または口２となるト
ランジスタ、４はそのソース／ドレイン、５はトランジ
スタ３などを覆う二酸化シリコン（Ｓｉ０２）の絶縁膜
、６はソース／ドレイン４から電源Ｖｃｃに接続するポ
リＳｔの配線、７は配線６の一部を占め抵抗Ｒ１または
Ｒ２となる高抵抗領域、８は配線６の高抵抗領域７を除
く領域が低抵抗化されてなる導体領域、９は高抵抗領域
７を選択的に覆う５ｉ０２の絶縁膜、１０は全域を覆う
燐珪酸ガラス（ＰＳＧ）の絶縁膜、１１は配線６に電源
Ｖｃｃを供給するアルミニウム（八１）の１千己ヤ皐、
である。
配線６の高抵抗領域７は高抵抗のポリＳｉでなり、導体
領域８はそのポリＳｉにソース／トレイン４と同一導電
型になる不純物が導入されてなっている。
領域８はそのポリＳｉにソース／トレイン４と同一導電
型になる不純物が導入されてなっている。
このような配イ泉６を有するＳ ＲへＭの製）ｈは、次
の手順でなされる。
の手順でなされる。
■ 通常の方法により、基板１にフィールド酸化膜２、
トランジスタ３、その他のトランジスタ、絶縁膜５を形
成する。
トランジスタ３、その他のトランジスタ、絶縁膜５を形
成する。
■ 高抵抗のボ’ＪＳｉを例えば化学気相成長（ＣＶＤ
）により成長させ、これをパターニングして配線６の原
型を形成する。
）により成長させ、これをパターニングして配線６の原
型を形成する。
■ 高抵抗領域７とする領域上に例えばＣＶＤおよびパ
ターニングにより絶縁膜９を形成する。
ターニングにより絶縁膜９を形成する。
■ 絶縁膜９をマスクにした熱拡散またはイオン注入に
より、導体領域８に不純物を導入して高抵抗領域７と導
体領域８とを形成し配線６を完成させる。
より、導体領域８に不純物を導入して高抵抗領域７と導
体領域８とを形成し配線６を完成させる。
■ 以下通常の方法により、絶縁膜１０、配線１１など
を形成してＳ ＲＡ Ｍを完成させる。
を形成してＳ ＲＡ Ｍを完成させる。
かく形成された配線６の導体領域８は、不純物を十分に
導入しても下がり得るシート抵抗が５０Ω／口程度に留
まり、高抵抗領域７をトランジスタ３および配線１１に
接続する抵抗が十分に低くならない。
導入しても下がり得るシート抵抗が５０Ω／口程度に留
まり、高抵抗領域７をトランジスタ３および配線１１に
接続する抵抗が十分に低くならない。
そしてこの抵抗が高いことは、ＳＲＡＭのアクセスタイ
ムを長くする問題となる。
ムを長くする問題となる。
、上記問題点は、上記導体領域８を金属珪化物（金属シ
リサイド）層の具えた導体領域に替えることによって解
決される。
リサイド）層の具えた導体領域に替えることによって解
決される。
一般に金属珪化物の抵抗は、不純物を十分に導入したポ
リＳｉに比して１／１０以下である。
リＳｉに比して１／１０以下である。
従っ“ζ金属珪化物層を具えた上記導体領域の抵抗は、
従来例の導体領域８の抵抗より遥かに低くなり、これに
伴い当該ＳＲΔＭのアクセスタイムが従来例より短縮さ
れる。
従来例の導体領域８の抵抗より遥かに低くなり、これに
伴い当該ＳＲΔＭのアクセスタイムが従来例より短縮さ
れる。
なお上記導体領域に金属珪化物層を形成するのは、後述
するように、従来例で不純物を導体領域８に選択的に導
入したのと類似の手法を用いることによって可能である
。
するように、従来例で不純物を導体領域８に選択的に導
入したのと類似の手法を用いることによって可能である
。
以下第３Ｆに対応させた第１図の要部側断面図を用い本
発明によるＳＲＡＭの実施例について説明する。企図を
通じ同一符号は同一対象物を示す。
発明によるＳＲＡＭの実施例について説明する。企図を
通じ同一符号は同一対象物を示す。
第１図に示すＳＲＡＭは、第３図図示従来例の配線６を
配線６ａに替えたたちのである。
配線６ａに替えたたちのである。
配線６ａは、配線６の導体領域８が低抵抗ポリＳｉ１’
１９８ｂと金属珪化物Ｐｉ８ｃの二層構成をなす導体領
域８ａに替わったもので、配線６と同一パターンをなし
ている。
１９８ｂと金属珪化物Ｐｉ８ｃの二層構成をなす導体領
域８ａに替わったもので、配線６と同一パターンをなし
ている。
このような配線６ａを有するＳＲＡＭは、次の手順で製
造することが出来る。
造することが出来る。
■ 先に述べた従来例製遣手λｊ（ｉの■まで即ち配線
６の完成までを行う。
６の完成までを行う。
■）金属珪化物層８ｃの原料となる金属例えばチタン（
Ｔｉ）を例えばスパッタなどにより被着する。
Ｔｉ）を例えばスパッタなどにより被着する。
■ ５００〜６００ ’Ｃ程度の熱処理を施す。さすれ
ば、形成されている配線５の上記金属に接している部分
のみが反応して金属珪化物（金属がＴｉの場合はＴｉシ
リサイド）となり、導体領域が８から８８に変わる。
ば、形成されている配線５の上記金属に接している部分
のみが反応して金属珪化物（金属がＴｉの場合はＴｉシ
リサイド）となり、導体領域が８から８８に変わる。
■ エツチング液例えば過酸化水素（Ｈ２Ｏ２）とアン
モニヤ水（ＮＩＰ、○Ｈ）との混合液を用いト記金属の
未反応部分を除去して、フィールド酸化膜２、絶縁膜５
、絶縁膜９を表出させ、高抵抗領域７と導体領域８ａか
らなる配線６ａを完成させる。
モニヤ水（ＮＩＰ、○Ｈ）との混合液を用いト記金属の
未反応部分を除去して、フィールド酸化膜２、絶縁膜５
、絶縁膜９を表出させ、高抵抗領域７と導体領域８ａか
らなる配線６ａを完成させる。
■ 以下光に述べた従来例製造手順の■により叩ち絶縁
膜１０、配線１１などを形成して所望のＳ ＲＡＭを完
成させる。
膜１０、配線１１などを形成して所望のＳ ＲＡＭを完
成させる。
配線６ａを形成する高抵抗ポ１Ｊｓｉｌｌ＊の厚さを約
４０００人にし、金属珪化物Ｆｔ８ｃの原料となる１゛
ｉの被着厚さを約１０００人にした場合、厚さ約５００
人の金属珪化物Ｆ４Ｒｃが形成される。
４０００人にし、金属珪化物Ｆｔ８ｃの原料となる１゛
ｉの被着厚さを約１０００人にした場合、厚さ約５００
人の金属珪化物Ｆ４Ｒｃが形成される。
そしてその条件で製造されたＳＲＡＭ実施例のアクセス
タイムは、金属珪化物層８ｃの形成を除いて同一条件に
製造された従来例の約１／３に短縮した。
タイムは、金属珪化物層８ｃの形成を除いて同一条件に
製造された従来例の約１／３に短縮した。
なお金属珪化物５８ｃの原料となる材料には、モリブデ
ン（Ｍｏ）やタングステン（Ｗ ）なども使用出来る。
ン（Ｍｏ）やタングステン（Ｗ ）なども使用出来る。
以上説明したように本発明の構成によれば、一部の領域
が高抵抗に形成された配線をメモリセルに有するスタテ
ィックＲＡＭにおいて、該配線の高抵抗領域を除く導体
領域の抵抗を下げることが出来て、アクセスタイムを短
縮させる効果がある。
が高抵抗に形成された配線をメモリセルに有するスタテ
ィックＲＡＭにおいて、該配線の高抵抗領域を除く導体
領域の抵抗を下げることが出来て、アクセスタイムを短
縮させる効果がある。
第１図は本発明実施例の要部側断面図、第２図は負荷抵
抗を用いたＳＲＡＭの回路図、第３図は第２図図示ＳＲ
ＡＭ従来例の要部側断面図、 である。 図において、 １は基板、 ２はフィールド酸化膜、 ３はトランジスタ、 ４はソース／ドレイン、 ５．９．１０は絶縁膜、 ６．６ａ、１１は配線、 ７は高抵抗領域、 ８．８ａは導体領域、 ８ｂは低抵抗ポリＳｉ屓、 ８ｃは金属珪化物層、 旧〜０４はトランジスタ、 Ｒ１、Ｒ２は抵抗、 Ｖｃｃは電源、 である。
抗を用いたＳＲＡＭの回路図、第３図は第２図図示ＳＲ
ＡＭ従来例の要部側断面図、 である。 図において、 １は基板、 ２はフィールド酸化膜、 ３はトランジスタ、 ４はソース／ドレイン、 ５．９．１０は絶縁膜、 ６．６ａ、１１は配線、 ７は高抵抗領域、 ８．８ａは導体領域、 ８ｂは低抵抗ポリＳｉ屓、 ８ｃは金属珪化物層、 旧〜０４はトランジスタ、 Ｒ１、Ｒ２は抵抗、 Ｖｃｃは電源、 である。
Claims (1)
- 一部の領域が高抵抗に形成された配線をメモリセルに有
し、該配線の上記高抵抗領域を除く導体領域が金属珪化
物層を具えることを特徴とするスタティックＲＡＭ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61005304A JPS62163363A (ja) | 1986-01-14 | 1986-01-14 | スタテイツクｒａｍ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61005304A JPS62163363A (ja) | 1986-01-14 | 1986-01-14 | スタテイツクｒａｍ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62163363A true JPS62163363A (ja) | 1987-07-20 |
Family
ID=11607524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61005304A Pending JPS62163363A (ja) | 1986-01-14 | 1986-01-14 | スタテイツクｒａｍ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62163363A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0199261A (ja) * | 1987-10-12 | 1989-04-18 | Nec Corp | 半導体装置およびその製造方法 |
| JPH01302748A (ja) * | 1988-05-30 | 1989-12-06 | Sharp Corp | 半導体装置の製造方法 |
| US5086858A (en) * | 1990-08-17 | 1992-02-11 | Kawasaki Jukogyo Kabushiki Kaisha | Air intake system for utility vehicle |
| JPH07505504A (ja) * | 1992-03-30 | 1995-06-15 | ヴィエルエスアイ テクノロジー インコーポレイテッド | Ｅｅｐｒｏｍ／ｅｐｒｏｍの電荷損失及びｓｒａｍ負荷抵抗器の不安定性を抑制する方法及び構造 |
-
1986
- 1986-01-14 JP JP61005304A patent/JPS62163363A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0199261A (ja) * | 1987-10-12 | 1989-04-18 | Nec Corp | 半導体装置およびその製造方法 |
| JPH01302748A (ja) * | 1988-05-30 | 1989-12-06 | Sharp Corp | 半導体装置の製造方法 |
| US5086858A (en) * | 1990-08-17 | 1992-02-11 | Kawasaki Jukogyo Kabushiki Kaisha | Air intake system for utility vehicle |
| JPH07505504A (ja) * | 1992-03-30 | 1995-06-15 | ヴィエルエスアイ テクノロジー インコーポレイテッド | Ｅｅｐｒｏｍ／ｅｐｒｏｍの電荷損失及びｓｒａｍ負荷抵抗器の不安定性を抑制する方法及び構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6277674B1 (en) | Semiconductor fuses, methods of using the same, methods of making the same, and semiconductor devices containing the same | |
| EP0503904A2 (en) | Contact structure of an interconnection layer placed on a surface having steps and SRAM having a multilayer interconnection and manufacturing method thereof | |
| US5518960A (en) | Method of manufacturing a wiring layer including amorphous silicon and refractory metal silicide | |
| JPS594160A (ja) | スタテイツクｒａｍセル | |
| EP0183995B1 (en) | Semiconductor device having a polycrystalline silicon interconnection layer and method for its manufacture | |
| US5645887A (en) | Method for forming platinum silicide plugs | |
| KR930011800B1 (ko) | Mos형 반도체장치 | |
| US5200356A (en) | Method of forming a static random access memory device | |
| JPS62163363A (ja) | スタテイツクｒａｍ | |
| JPS62174968A (ja) | 半導体装置 | |
| JPH04230070A (ja) | 集積回路構造及びその製造方法 | |
| JPH08236769A (ja) | 半導体素子のゲ−ト電極及びその製造方法 | |
| EP0365690B1 (en) | Semiconductor device and semiconductor memory device | |
| US5396105A (en) | Semiconductor device | |
| US5254870A (en) | Static random access memory having memory cells with electric field shielding for cell load resistances | |
| KR0154225B1 (ko) | 고온 열처리를 포함하는 반도체 장치의 제조 방법 | |
| JPH03114267A (ja) | 半導体装置およびその製造方法 | |
| US5179434A (en) | Semiconductor device and manufacturing method thereof | |
| JPH02122522A (ja) | 半導体装置とその製造方法 | |
| JP3196241B2 (ja) | 半導体装置の製造方法 | |
| JP2665972B2 (ja) | 半導体装置の製造方法 | |
| JPH10125864A (ja) | 半導体装置の製造方法 | |
| JPH0529343A (ja) | 微細半導体装置の製造方法 | |
| JPS63299280A (ja) | 半導体装置及びその製造方法 | |
| JPH02241032A (ja) | 配線形成方法 |