JPS63302524A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63302524A JPS63302524A JP13837787A JP13837787A JPS63302524A JP S63302524 A JPS63302524 A JP S63302524A JP 13837787 A JP13837787 A JP 13837787A JP 13837787 A JP13837787 A JP 13837787A JP S63302524 A JPS63302524 A JP S63302524A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- insulating film
- chemical vapor
- growth method
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 16
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 18
- 230000003647 oxidation Effects 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052785 arsenic Inorganic materials 0.000 abstract description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 3
- 239000012535 impurity Substances 0.000 abstract description 3
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 3
- 239000011574 phosphorus Substances 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract 5
- 238000002955 isolation Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の絶縁膜の製造方法に関する。
従来の半導体装置の５００λオングストローム以下の絶
縁膜の製造方法は、熱酸化法、または化学気相成長法と
、どちらか一方のみの方法を使用していた。水蒸気法に
代表される熱酸化法は、水蒸気を送り込んで高嵩加熱し
、酸化シリコン膜を形成するものである。一方、化学気
相成長法は、たとえばＳｉＨｊＣｌｍとＮ、０の混合ガ
スを供給し、気相あるいは半導体表面で化学反応により
酸化膜を堆積するものであった。 第２図は、第１多結
晶シリコン上に化学気相成長法により７６ｏ＠ｃにて酸
化膜を３７０（人）形成し、前！２＠化模上にｍ２多結
晶シリコンを形成し、前記第１多結晶シリコン、前記第
２多結晶シリコン間に電圧を印加し、電流密度５００μ
Ａ／ｃｍ’の電流が流れた時の電圧を耐圧電圧とした時
の、耐圧電圧のヒストグラムである。
縁膜の製造方法は、熱酸化法、または化学気相成長法と
、どちらか一方のみの方法を使用していた。水蒸気法に
代表される熱酸化法は、水蒸気を送り込んで高嵩加熱し
、酸化シリコン膜を形成するものである。一方、化学気
相成長法は、たとえばＳｉＨｊＣｌｍとＮ、０の混合ガ
スを供給し、気相あるいは半導体表面で化学反応により
酸化膜を堆積するものであった。 第２図は、第１多結
晶シリコン上に化学気相成長法により７６ｏ＠ｃにて酸
化膜を３７０（人）形成し、前！２＠化模上にｍ２多結
晶シリコンを形成し、前記第１多結晶シリコン、前記第
２多結晶シリコン間に電圧を印加し、電流密度５００μ
Ａ／ｃｍ’の電流が流れた時の電圧を耐圧電圧とした時
の、耐圧電圧のヒストグラムである。
しかし、前述の従来技術では、たとえば熱酸化法の場合
、多結晶シリコンや、シリコン中の欠陥などを酸化する
場合、多結晶及び欠陥により酸化速度が異なるため、酸
化シリコン膜厚が異なり、応力が発生し、絶縁耐圧低下
を引き起こす。 一方、化学気相成長法の場合、ガス中
の微粒子や酸化シリコン膜の体積膨張などにより、微小
孔が酸化シリコン膜中に発生し、絶縁耐圧を低下させる
というｇＩＩ点を育する。そこで本発明はこのような問
題点を解決するもので、その目的とするところは、絶４
１膜の絶縁耐圧向上を提供するところにある。
、多結晶シリコンや、シリコン中の欠陥などを酸化する
場合、多結晶及び欠陥により酸化速度が異なるため、酸
化シリコン膜厚が異なり、応力が発生し、絶縁耐圧低下
を引き起こす。 一方、化学気相成長法の場合、ガス中
の微粒子や酸化シリコン膜の体積膨張などにより、微小
孔が酸化シリコン膜中に発生し、絶縁耐圧を低下させる
というｇＩＩ点を育する。そこで本発明はこのような問
題点を解決するもので、その目的とするところは、絶４
１膜の絶縁耐圧向上を提供するところにある。
（問題点を解決するための手段〕
本発明の半導体装置の製造方法は、
ａ）半導体素子上に５００人 （オンゲスＦローム）以
下の絶縁膜の製造方法において、ｂ）化学気相成長法に
より形成する工程、Ｃ）前記半導体素子を熱酸化する工
程からなることを特徴とする。
下の絶縁膜の製造方法において、ｂ）化学気相成長法に
より形成する工程、Ｃ）前記半導体素子を熱酸化する工
程からなることを特徴とする。
ｔｓ１図１８１〜ｌｄｌは本発明の実施例における主要
断面図であって、以下順に説明する。
断面図であって、以下順に説明する。
第１図ｔａ＋の如く、 基板１０１上に化学気相成長法
によりｍｌ多結晶シリコン１０２を２０００（λ）形成
する。一般にシランガスを８２０（’Ｃ）で熱分解させ
多結晶シリコンにする。抵抗値を下げるためにリンや砒
素など不純物を拡散させ −る。イオン打ち込みの場合
、エネルギー４０（Ｋ６ｖ）、ドーズｆｆ１４Ｘ１０”
（ｃｍ−りなどが適当であろう。
によりｍｌ多結晶シリコン１０２を２０００（λ）形成
する。一般にシランガスを８２０（’Ｃ）で熱分解させ
多結晶シリコンにする。抵抗値を下げるためにリンや砒
素など不純物を拡散させ −る。イオン打ち込みの場合
、エネルギー４０（Ｋ６ｖ）、ドーズｆｆ１４Ｘ１０”
（ｃｍ−りなどが適当であろう。
次に第１図（ｂ）の如く、前記ｗＥ１多結晶シリコン１
０２上に化学気相成長法を用い、茅１酸化膜１０３を形
成する０例えば７ＥｌＯ（＠Ｃ）の温度でＳ ｉＨｓ
Ｃ１ｍとＮ、Ｏの混合ガスを供給し、気相あるいは前記
第１多結晶シリコン１０２０表面で化学反応させ３２０
（λ）はど成長させる。
０２上に化学気相成長法を用い、茅１酸化膜１０３を形
成する０例えば７ＥｌＯ（＠Ｃ）の温度でＳ ｉＨｓ
Ｃ１ｍとＮ、Ｏの混合ガスを供給し、気相あるいは前記
第１多結晶シリコン１０２０表面で化学反応させ３２０
（λ）はど成長させる。
次に第１図ＩＣ）の如く、水蒸気酸化を行ない増加分酸
化膜１０４を形成する。 例えば８３０（”Ｃ）の高温
度の水蒸気中で酸化し、前記第１酸化膜１０３の膜厚を
５０（λ）はど増加させる。
化膜１０４を形成する。 例えば８３０（”Ｃ）の高温
度の水蒸気中で酸化し、前記第１酸化膜１０３の膜厚を
５０（λ）はど増加させる。
次に第１図（ｄｌの如く、前記増加分酸化膜１０４上に
、化学気相成長法で第２多結晶シリコン１０５を４００
０ Ｃ人）はど形成し、抵抗値を下げるために、リンや
砒素など不純物拡散する。イオン打ち込みの場合、打ち
込みエネルギーは４０（ＫｅＶ）、ドーズｆｆ１４Ｘ１
０” （ａｍ−″）などが適当であろう。
、化学気相成長法で第２多結晶シリコン１０５を４００
０ Ｃ人）はど形成し、抵抗値を下げるために、リンや
砒素など不純物拡散する。イオン打ち込みの場合、打ち
込みエネルギーは４０（ＫｅＶ）、ドーズｆｆ１４Ｘ１
０” （ａｍ−″）などが適当であろう。
以上の工程を経て、前記第１多結晶シリコン１０２と前
記多結晶シリコン１０５を分離する絶縁膜が形成される
。
記多結晶シリコン１０５を分離する絶縁膜が形成される
。
第３図は、以上述べた実施例に基づき製造された絶縁膜
の耐圧電圧のヒストグラムの図である。
の耐圧電圧のヒストグラムの図である。
従来技術で製造した絶縁膜と同一膜厚にもかかわらず耐
圧が向上している。化学気相成長法で形成した前記酸化
１１１１０２に生ずる微小孔を、熱酸化することにより
塞いだことによる。
圧が向上している。化学気相成長法で形成した前記酸化
１１１１０２に生ずる微小孔を、熱酸化することにより
塞いだことによる。
以上述べたように発明によれば、化学気相成長法により
酸化膜を形成し、その後熱酸化することにより、約１．
５倍の絶縁耐圧を訂する絶縁膜を作製することができる
。したがって信頼性の向上が期待される。また耐圧が向
上するための絶縁膜を薄膜化することができ、平担化及
び高集積化することが可能であるという効果を育する。
酸化膜を形成し、その後熱酸化することにより、約１．
５倍の絶縁耐圧を訂する絶縁膜を作製することができる
。したがって信頼性の向上が期待される。また耐圧が向
上するための絶縁膜を薄膜化することができ、平担化及
び高集積化することが可能であるという効果を育する。
第１図１ａｌ〜ｌｄｌは本発明の半導体装置の製造方法
の一実施例を示す主要断面図。 第２図は、従来の半導体装置の製造方法による絶縁耐圧
のヒストグラムの図。 ２１１１３図は、本発明の半導体装置の製造方法による
絶縁耐圧のヒストグラムの図。 １０１・・・・・・基板 １０２・−・・・・第１多結晶シリコン１０３・・・・
・・第ｉｌｌ化膜 １０４・・・・・・増加分酸化膜 １０５・・・・・・第２多結晶シリフン以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 最 上 務 他１名電 圧 １２ 岨
の一実施例を示す主要断面図。 第２図は、従来の半導体装置の製造方法による絶縁耐圧
のヒストグラムの図。 ２１１１３図は、本発明の半導体装置の製造方法による
絶縁耐圧のヒストグラムの図。 １０１・・・・・・基板 １０２・−・・・・第１多結晶シリコン１０３・・・・
・・第ｉｌｌ化膜 １０４・・・・・・増加分酸化膜 １０５・・・・・・第２多結晶シリフン以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 最 上 務 他１名電 圧 １２ 岨
Claims (1)
- 【特許請求の範囲】 ａ）半導体素子上の５００Å以下の絶縁膜の製造方法に
おいて、 ｂ）化学気相成長法により形成する工程、 ｃ）前記半導体素子を熱酸化する工程からなることを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13837787A JPS63302524A (ja) | 1987-06-02 | 1987-06-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13837787A JPS63302524A (ja) | 1987-06-02 | 1987-06-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63302524A true JPS63302524A (ja) | 1988-12-09 |
Family
ID=15220511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13837787A Pending JPS63302524A (ja) | 1987-06-02 | 1987-06-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63302524A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0342832A (ja) * | 1989-07-10 | 1991-02-25 | Seiko Instr Inc | 多層絶縁膜の形成方法 |
| US6538280B2 (en) | 1997-07-11 | 2003-03-25 | Mitsubishi Denki Kabushiki Kaisha | Trenched semiconductor device and method of fabricating the same |
| KR100404709B1 (ko) * | 2000-09-01 | 2003-11-07 | (주) 뿌리샘 | 여성용 브래지어 |
-
1987
- 1987-06-02 JP JP13837787A patent/JPS63302524A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0342832A (ja) * | 1989-07-10 | 1991-02-25 | Seiko Instr Inc | 多層絶縁膜の形成方法 |
| US6538280B2 (en) | 1997-07-11 | 2003-03-25 | Mitsubishi Denki Kabushiki Kaisha | Trenched semiconductor device and method of fabricating the same |
| KR100404709B1 (ko) * | 2000-09-01 | 2003-11-07 | (주) 뿌리샘 | 여성용 브래지어 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI313060B (en) | Feild effect transisitor and fabricating method thereof | |
| JPS6010773A (ja) | １素子型ｆｅｔ−記憶キヤパシタ回路の形成方法 | |
| TW200816473A (en) | A heterojunction bipolar transistor (HBT) with periodic multilayer base | |
| JPS58182259A (ja) | ポリシリコン抵抗体の形成方法 | |
| JPH02102557A (ja) | 半導体装置の製造方法 | |
| JPS6315425A (ja) | ２酸化シリコンの厚い層を作る方法 | |
| JPH09115921A (ja) | 半導体装置及びその製造方法 | |
| JPS61134055A (ja) | 半導体装置の製造方法 | |
| JPS62126627A (ja) | 三次元エピタキシヤル構造体の製造方法 | |
| JPS6329954A (ja) | 半導体装置の製造方法 | |
| US7193294B2 (en) | Semiconductor substrate comprising a support substrate which comprises a gettering site | |
| JPS63302524A (ja) | 半導体装置の製造方法 | |
| JPS62570B2 (ja) | ||
| JPS5852843A (ja) | 半導体集積回路装置の製造法 | |
| DE2458680C3 (de) | Verfahren zur Herstellung von dielektrisch isolierten Substraten geringer Durchbiegung für monolithisch integrierte Halbleiterschaltungen | |
| JPS63302525A (ja) | 半導体装置の製造方法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JP2002083781A (ja) | 半導体デバイス | |
| JPS5968949A (ja) | 半導体装置の製造方法 | |
| JPS6018935A (ja) | 半導体装置の製造方法 | |
| JPH0325967A (ja) | 半導体装置の製造方法 | |
| JPS5895868A (ja) | 半導体装置の製造方法 | |
| JP3272908B2 (ja) | 半導体多層材料の製造方法 | |
| TWI334626B (en) | Soi by oxidation of porous silicon | |
| JPS631071A (ja) | 薄膜半導体装置 |