JPS58181785A - 結晶膜の製造方法 - Google Patents
結晶膜の製造方法Info
- Publication number
- JPS58181785A JPS58181785A JP6374582A JP6374582A JPS58181785A JP S58181785 A JPS58181785 A JP S58181785A JP 6374582 A JP6374582 A JP 6374582A JP 6374582 A JP6374582 A JP 6374582A JP S58181785 A JPS58181785 A JP S58181785A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- sio2
- region
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
- C30B11/005—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method by irradiation or electric discharge
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は結晶膜の製造方法に関し、レーザー等のエネル
ギービームによるアニールにより結晶膜を形成する方法
において、結晶膜形成と同時に基板と結晶膜との間に電
気的絶縁層すなわち高抵抗分離層を形成する方法を提供
するものである。
ギービームによるアニールにより結晶膜を形成する方法
において、結晶膜形成と同時に基板と結晶膜との間に電
気的絶縁層すなわち高抵抗分離層を形成する方法を提供
するものである。
従来より、Ｓｉ単結晶基板上に絶縁膜を介して多結晶Ｓ
ｉ層を被着し、これをレーザアニールなどによって単結
晶層を得ようとする試みは数多くなされている。しかし
ながら例えばＳｉＯ２膜上の多結晶Ｓｉのレーザーアニ
ールにおいては、単結晶粒のサイズは１ｍｍ程度のも、
のは得られているが、こ扛らの方法はいづれも第１図に
示さ扛る様な方法を用いている。
ｉ層を被着し、これをレーザアニールなどによって単結
晶層を得ようとする試みは数多くなされている。しかし
ながら例えばＳｉＯ２膜上の多結晶Ｓｉのレーザーアニ
ールにおいては、単結晶粒のサイズは１ｍｍ程度のも、
のは得られているが、こ扛らの方法はいづれも第１図に
示さ扛る様な方法を用いている。
第１図を用いて従来の例を囲体的に説明する。
同図（ＩＬ）は単結晶Ｓｉ基板１上に５１０２膜２を所
定の厚みで被着する。同図（ｂ＞に示さｎるように部分
的にＳｉＯ２膜２を取り除き、Ｓｉ基板単結晶面３を露
出きせる。この様な基板に同図（Ｃ）に示さｎる様に多
結晶Ｓｉ４’ｉ被着する。その後レーザー５にてアニー
ルを行うことによって単結晶化が起きる。このとき同図
（ｄ）に示される様に基板単結晶面３でＳｉ ４が接す
るため、それぞれの結晶粒が基板のエピクキンヤル効果
により単結晶化されやすく、大きな単結晶粒が得やすい
。この単結晶化領域６は同図（ｄ）に示さ扛る様に５ｉ
Ｏ２２上の領域壕で広がるためより大きな単結晶粒が期
待できる。
定の厚みで被着する。同図（ｂ＞に示さｎるように部分
的にＳｉＯ２膜２を取り除き、Ｓｉ基板単結晶面３を露
出きせる。この様な基板に同図（Ｃ）に示さｎる様に多
結晶Ｓｉ４’ｉ被着する。その後レーザー５にてアニー
ルを行うことによって単結晶化が起きる。このとき同図
（ｄ）に示される様に基板単結晶面３でＳｉ ４が接す
るため、それぞれの結晶粒が基板のエピクキンヤル効果
により単結晶化されやすく、大きな単結晶粒が得やすい
。この単結晶化領域６は同図（ｄ）に示さ扛る様に５ｉ
Ｏ２２上の領域壕で広がるためより大きな単結晶粒が期
待できる。
また他の従来の方法として５ｉ０２２の領域を選択熱酸
化（４，ｏｃｏｓ：ｈＯ′！ｉ／Ｌ１０ｘｉｄａｔ工ｏ
ｎ ｏｆｓｉｌｉｃｏｎ）で、基板内１に埋め込み、
表面の平坦化を図った例もある。
化（４，ｏｃｏｓ：ｈＯ′！ｉ／Ｌ１０ｘｉｄａｔ工ｏ
ｎ ｏｆｓｉｌｉｃｏｎ）で、基板内１に埋め込み、
表面の平坦化を図った例もある。
しかしながら、これら従来の方法では、基板単結晶と眠
気的に接触しているため、多層集積回路への応用ＶＣは
不適当である。したがって、Ｓ工０２１ｒ旧ヒで多結晶
Ｓ１ヲレザーアニールする方θミもあるが、大きな単結
晶全期待できない。
気的に接触しているため、多層集積回路への応用ＶＣは
不適当である。したがって、Ｓ工０２１ｒ旧ヒで多結晶
Ｓ１ヲレザーアニールする方θミもあるが、大きな単結
晶全期待できない。
本発明による結晶膜形成方法は、単結晶基板に多結晶Ｓ
１膜を部分的に接触させ、単結晶粒全天きくする利点を
用いるとともに、結晶５Ｍ、長過程において単結晶基板
とレーザー等のアニールによって形成さｎた結晶層の電
気的分離を行なわせる方法である。
１膜を部分的に接触させ、単結晶粒全天きくする利点を
用いるとともに、結晶５Ｍ、長過程において単結晶基板
とレーザー等のアニールによって形成さｎた結晶層の電
気的分離を行なわせる方法である。
第２図は本発明の一実施例の方法を示すもので第２図と
ともに本発明の詳細な説明する。第２図において第３図
と同一部分には１ｉｌ−・番号を用いている。同１図（
ａ）は、単結晶８１基板１上に５ｉ０２膜２を被着した
ものである。同図（ｂ） ｉ、ｊ Ｓ ｉｏ ２膜２に
分離゛用元素すなわち酸素イオン１０ケ例えばイオン注
入法を用いて注入する。このとき同時（ｂ）に示される
５ｉ０２２’はこの酸素注入によって化学量論比以上ト
に酸素を含んでいることになる。しかるのち同図（ｃ）
に示す様に部分的に２′を取り除き、８１基板表面３を
露出させる。
ともに本発明の詳細な説明する。第２図において第３図
と同一部分には１ｉｌ−・番号を用いている。同１図（
ａ）は、単結晶８１基板１上に５ｉ０２膜２を被着した
ものである。同図（ｂ） ｉ、ｊ Ｓ ｉｏ ２膜２に
分離゛用元素すなわち酸素イオン１０ケ例えばイオン注
入法を用いて注入する。このとき同時（ｂ）に示される
５ｉ０２２’はこの酸素注入によって化学量論比以上ト
に酸素を含んでいることになる。しかるのち同図（ｃ）
に示す様に部分的に２′を取り除き、８１基板表面３を
露出させる。
さらに同図（ｄ）に示す様に基板上に多結晶Ｓ１４を被
着する。その後同図（５））に示す様にレーザー光５で
アニールすると、基板との接触面から単結晶化が仏み単
結晶化領域６が形成さｎるとともに、この時レーザー光
の熱で過剰な酸素は、５ｉＯ２２’から拡散して単結晶
化さ′ｎ−た領域を５１０２に変える。
着する。その後同図（５））に示す様にレーザー光５で
アニールすると、基板との接触面から単結晶化が仏み単
結晶化領域６が形成さｎるとともに、この時レーザー光
の熱で過剰な酸素は、５ｉＯ２２’から拡散して単結晶
化さ′ｎ−た領域を５１０２に変える。
この酸素の拡散は、均一な材質中では、等方性であるが
、本実施ｉ＋１１の様に基板Ｓ１と、多結晶膜などのＷ
而が存在する場合においては、この！ｉ￥而での酸素の
拡散Ｖｉｆｔ！４に比べて早い、そのため、主として酸
化は横方向に進んでいく、−、筐た基板上に被着さｎる
多結晶膜あるいは非結晶膜の厚みは数イクロンであるた
めに、多結晶膜の酸化は界面での横方向に比べ十分に少
ない。したがって、８１０２２′上の多１ｒ晶Ｓｉ４が
すべて８１０２になることはない。また５ｉＯｚ ２’
の間隔は短いほど望壕しくたとえばサブミクロン程度が
好ましい。
、本実施ｉ＋１１の様に基板Ｓ１と、多結晶膜などのＷ
而が存在する場合においては、この！ｉ￥而での酸素の
拡散Ｖｉｆｔ！４に比べて早い、そのため、主として酸
化は横方向に進んでいく、−、筐た基板上に被着さｎる
多結晶膜あるいは非結晶膜の厚みは数イクロンであるた
めに、多結晶膜の酸化は界面での横方向に比べ十分に少
ない。したがって、８１０２２′上の多１ｒ晶Ｓｉ４が
すべて８１０２になることはない。また５ｉＯｚ ２’
の間隔は短いほど望壕しくたとえばサブミクロン程度が
好ましい。
こうして横方向に酸化は進み、すなわち隣合った５ｉＯ
２２’の領域からそｎぞ汎酸化が進んで酸化頭載１３が
形成さ７’Ｌる。そして酸化の進行によりこ扛らの酸化
傾城１３が接触すると５ｉＯ２２’間の基扱衣面１２が
５１０２で榎わｎ、同図（０に示す様に結晶化領域６と
基板１とは５ｉＯ２２’と１３よりなる酸化層１４すな
わち高抵抗増によって由；気的ＶＣ分離さ）１−る。そ
して、酸化ｊ輌１４上１／Ｃは結晶化領域６が形成され
る。
２２’の領域からそｎぞ汎酸化が進んで酸化頭載１３が
形成さ７’Ｌる。そして酸化の進行によりこ扛らの酸化
傾城１３が接触すると５ｉＯ２２’間の基扱衣面１２が
５１０２で榎わｎ、同図（０に示す様に結晶化領域６と
基板１とは５ｉＯ２２’と１３よりなる酸化層１４すな
わち高抵抗増によって由；気的ＶＣ分離さ）１−る。そ
して、酸化ｊ輌１４上１／Ｃは結晶化領域６が形成され
る。
第３図は本発明にかかる他の実栴例で、先の実施例とは
異なり、平坦な基板を用いるものである。
異なり、平坦な基板を用いるものである。
第３図（＆）に示す様に、基板１にレジスト２０によっ
て部分的に開孔部全形成する。同図（ｂ）はこの基板に
酸素イオン１ｏ全注入した場合で、基板１の表面に酸素
を化学量論比以上に含んだ領域２１を形成する。その後
、レジスト２０を・取り除き、さらに同図（Ｑ）に示さ
ｎる様に多結晶５ｉ４ｉ被着する。
て部分的に開孔部全形成する。同図（ｂ）はこの基板に
酸素イオン１ｏ全注入した場合で、基板１の表面に酸素
を化学量論比以上に含んだ領域２１を形成する。その後
、レジスト２０を・取り除き、さらに同図（Ｑ）に示さ
ｎる様に多結晶５ｉ４ｉ被着する。
この様な基板を同図（ｄ）に示さ几る様にレーザー光６
でアニールすることによって、第２図において説明した
様に結晶化領域６が形成さ几る。そして第２図の場合と
同様に酸素を含んだ領域２１から横方向に酸化が進行し
５ｉ０２１３が形成され、第３図（ｅｌ）のごとく基板
１の表面全体に酸化層１４が形成されろう、そして同時
に酸化層１４ヒに午結晶化領域６が形成されかつこの表
面は平坦となる。
でアニールすることによって、第２図において説明した
様に結晶化領域６が形成さ几る。そして第２図の場合と
同様に酸素を含んだ領域２１から横方向に酸化が進行し
５ｉ０２１３が形成され、第３図（ｅｌ）のごとく基板
１の表面全体に酸化層１４が形成されろう、そして同時
に酸化層１４ヒに午結晶化領域６が形成されかつこの表
面は平坦となる。
本実施例では、単結晶Ｓ１基板と多結晶Ｓｉのレーザー
アニール葡例で説明したが、こｎらに限らｎないことは
いうまでもない。例えば、本発明の方法においては、何
ら基板と同種の多結晶膜あるいは非結晶膜のみに適用す
る必要はなく、単結晶８１基板％あるいはその他のＳｉ
基板でエビクキシャル結晶が可能な工程に対して適用す
ることが可能であり、また化合物半導体のヘテロエピタ
キシャルなどの工程に対して適用できることは明白であ
る。また本実施例では、高抵抗化のために酸素を用いた
が酸素のかわりにＳｉと化合して電気抵抗の高くなる元
素であれば他の元素でも良い。
アニール葡例で説明したが、こｎらに限らｎないことは
いうまでもない。例えば、本発明の方法においては、何
ら基板と同種の多結晶膜あるいは非結晶膜のみに適用す
る必要はなく、単結晶８１基板％あるいはその他のＳｉ
基板でエビクキシャル結晶が可能な工程に対して適用す
ることが可能であり、また化合物半導体のヘテロエピタ
キシャルなどの工程に対して適用できることは明白であ
る。また本実施例では、高抵抗化のために酸素を用いた
が酸素のかわりにＳｉと化合して電気抵抗の高くなる元
素であれば他の元素でも良い。
例えば、化合物半導体のＧａＡｓあるいはＩｎＰなどの
半導体では、Ｏｒ、Ｆｅ、あるいはＯ（酸素）を含むこ
とによって畠抵抗化せしめることがよく知ら几でいるが
、このような化合物半導体では、ＣｒあるいはＦｅなど
を用いることも可能である。
半導体では、Ｏｒ、Ｆｅ、あるいはＯ（酸素）を含むこ
とによって畠抵抗化せしめることがよく知ら几でいるが
、このような化合物半導体では、ＣｒあるいはＦｅなど
を用いることも可能である。
以−ヒのように、本発明はレーサー等のエネルギービー
ムＶこよる結晶化と同時に層間絶縁を行うことができ、
多層構造半導体装置の工程の簡略化（で大きく寄！メす
るものである。
ムＶこよる結晶化と同時に層間絶縁を行うことができ、
多層構造半導体装置の工程の簡略化（で大きく寄！メす
るものである。
第１図（ａ）〜（ｄ）は従来の単結晶層の形成工程断面
図、第２図（ＩＬ）〜り０．第３図（Ｌ）〜（６）は本
発明の実施例にかかる結晶膜形成方法の工程断面図であ
る。 １・・・・・・基板、２′・・・・・・酸素を含んだ５
ｉＯｚ、３・・・・・・基板表面、４・・・・・・多結
晶Ｓ１．６・・・・・・レーザー光、６・・・・・・単
結晶化領域、１３・・・・・・酸化領域、１４・・・・
・・酸化層、２１・・・・・・酸素を含んだ領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ｌＪ ！２１１ ２
図、第２図（ＩＬ）〜り０．第３図（Ｌ）〜（６）は本
発明の実施例にかかる結晶膜形成方法の工程断面図であ
る。 １・・・・・・基板、２′・・・・・・酸素を含んだ５
ｉＯｚ、３・・・・・・基板表面、４・・・・・・多結
晶Ｓ１．６・・・・・・レーザー光、６・・・・・・単
結晶化領域、１３・・・・・・酸化領域、１４・・・・
・・酸化層、２１・・・・・・酸素を含んだ領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ｌＪ ！２１１ ２
Claims (2)
- （１）基板表面に、この基板構成元素あるいは前記基板
りに形成さｎる多結晶又は非結晶膜の構成元素とは異な
る分離用元素を熱的に安定な化学址論比以上に含む領域
全形成する工程と、前記基板表面上に多結晶又は非結晶
膜を形成する工程と、エネルギー照射による前記多結晶
又は非結晶膜を結晶化せしめるとともにこの結晶化膜と
前記基板間に高抵抗分離層を形成する工程と備えたこと
を特徴とする結晶膜の製造方法。 - （２） 領域として分離用元素を含む被膜全設置する
ことを特徴とする特許請求の範囲第１項に記載の結晶膜
の製造方法。 （■ 領域として分離用元素を選択的に基板に埋め込む
ことを特徴とする特許請求の範囲第１項に記載の結晶膜
の製造方法。 （に）基板がシリコンよりなり分離用元素が酸素よりな
ることを特徴とする特許請求の範囲第１項に記載の結晶
膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6374582A JPS58181785A (ja) | 1982-04-15 | 1982-04-15 | 結晶膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6374582A JPS58181785A (ja) | 1982-04-15 | 1982-04-15 | 結晶膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58181785A true JPS58181785A (ja) | 1983-10-24 |
| JPS6339559B2 JPS6339559B2 (ja) | 1988-08-05 |
Family
ID=13238241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6374582A Granted JPS58181785A (ja) | 1982-04-15 | 1982-04-15 | 結晶膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58181785A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6187316A (ja) * | 1984-10-05 | 1986-05-02 | Nippon Telegr & Teleph Corp <Ntt> | 埋め込みシリコン膜の製造方法 |
-
1982
- 1982-04-15 JP JP6374582A patent/JPS58181785A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6187316A (ja) * | 1984-10-05 | 1986-05-02 | Nippon Telegr & Teleph Corp <Ntt> | 埋め込みシリコン膜の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6339559B2 (ja) | 1988-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4448632A (en) | Method of fabricating semiconductor devices | |
| US6593173B1 (en) | Low defect density, thin-layer, SOI substrates | |
| JPS6359251B2 (ja) | ||
| JPS58116764A (ja) | 半導体装置の製造方法 | |
| JPS58181785A (ja) | 結晶膜の製造方法 | |
| JPS59217364A (ja) | 半導体装置の製法 | |
| JPS5984435A (ja) | 半導体集積回路及びその製造方法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPS60111421A (ja) | 半導体装置の製造方法 | |
| US5556793A (en) | Method of making a structure for top surface gettering of metallic impurities | |
| JPS628007B2 (ja) | ||
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPH11186253A (ja) | 半導体装置の製造方法 | |
| JPH04112532A (ja) | 半導体集積回路の製造方法 | |
| JPS63302524A (ja) | 半導体装置の製造方法 | |
| JPH0464235A (ja) | 半導体装置及びその製造方法 | |
| JPH01196811A (ja) | 絶縁膜上への単結晶シリコン膜の形成方法 | |
| JPS5874034A (ja) | 半導体装置の製造方法 | |
| JPS58102558A (ja) | 半導体装置およびその製造方法 | |
| JPS6028383B2 (ja) | 半導体基板内への選択的不純物拡散法 | |
| JPS5948532B2 (ja) | 半導体装置の製造方法 | |
| JPS63170922A (ja) | 配線方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPS632349A (ja) | 半導体装置の製造方法 | |
| JPS6028244A (ja) | 半導体装置の製造方法 |