JPH0816757B2 - 透過型アクティブマトリクス液晶表示装置 - Google Patents
透過型アクティブマトリクス液晶表示装置Info
- Publication number
- JPH0816757B2 JPH0816757B2 JP29332288A JP29332288A JPH0816757B2 JP H0816757 B2 JPH0816757 B2 JP H0816757B2 JP 29332288 A JP29332288 A JP 29332288A JP 29332288 A JP29332288 A JP 29332288A JP H0816757 B2 JPH0816757 B2 JP H0816757B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- insulating film
- active matrix
- anodized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は，液晶,EL発光体，プラズマ等の表示媒体と
組合わせてマトリクス表示装置を構成するための，スイ
ッチング素子として薄膜トランジスタ（以下では「TF
T」と称す）を備えたアクティブマトリクス基板に関す
る。
組合わせてマトリクス表示装置を構成するための，スイ
ッチング素子として薄膜トランジスタ（以下では「TF
T」と称す）を備えたアクティブマトリクス基板に関す
る。
（従来の技術） スイッチング素子としてTFTを用い，付加容量（以下
では「Cs」と称す）を備えた従来のアクティブマトリク
ス基板の一例を第３図に示す。第４図は，第３図のIV−
IV線に沿った断面図である。以下，製造工程に従ってこ
のアクティブマトリクス基板を説明する。透明絶縁性基
板１上にTa等の金属薄膜が形成され，パターニングによ
ってゲートバスライン（ゲート電極）２及び付加容量用
電極13が形成される。次に陽極酸化により，ゲートバス
ライン（ゲート電極）２及び付加容量用電極13の表面が
陽極酸化膜３に変えられる。次にプラズマCVD（Chemica
l Vapor Deposition）により窒化ケイ素（以下では「Si
Nx」と称す）からなるゲート絶縁膜４が全面に形成さ
れ，引続いてアモルファスシリコン（以下では「ａ−S
i」と称す）半導体膜,SiNxの絶縁膜が連続して形成さ
れ，フォトリソグラフ法によりパターニングされて，絶
縁膜６が形成される。さらにn+−ａ−Si半導体膜が形成
され，フォトリソグラフによるパターニングによってａ
−Si半導体膜5,及びn+−ａ−Si半導体体膜７が形成され
る。次にTiなどの金属薄膜が形成された後，パターニン
グされてソース電極８及びドレイン電極10が形成され
る。その上から酸化イソジウムを主成分とする透明電極
が形成された後，パターニングにより，第２ソース電極
８′，第２ドレイン電極10′，及び絵素電極12が形成さ
れる。Csは絵素電極12と付加容量用電極13とによって形
成される。さらに全面に保護膜14が形成される。
では「Cs」と称す）を備えた従来のアクティブマトリク
ス基板の一例を第３図に示す。第４図は，第３図のIV−
IV線に沿った断面図である。以下，製造工程に従ってこ
のアクティブマトリクス基板を説明する。透明絶縁性基
板１上にTa等の金属薄膜が形成され，パターニングによ
ってゲートバスライン（ゲート電極）２及び付加容量用
電極13が形成される。次に陽極酸化により，ゲートバス
ライン（ゲート電極）２及び付加容量用電極13の表面が
陽極酸化膜３に変えられる。次にプラズマCVD（Chemica
l Vapor Deposition）により窒化ケイ素（以下では「Si
Nx」と称す）からなるゲート絶縁膜４が全面に形成さ
れ，引続いてアモルファスシリコン（以下では「ａ−S
i」と称す）半導体膜,SiNxの絶縁膜が連続して形成さ
れ，フォトリソグラフ法によりパターニングされて，絶
縁膜６が形成される。さらにn+−ａ−Si半導体膜が形成
され，フォトリソグラフによるパターニングによってａ
−Si半導体膜5,及びn+−ａ−Si半導体体膜７が形成され
る。次にTiなどの金属薄膜が形成された後，パターニン
グされてソース電極８及びドレイン電極10が形成され
る。その上から酸化イソジウムを主成分とする透明電極
が形成された後，パターニングにより，第２ソース電極
８′，第２ドレイン電極10′，及び絵素電極12が形成さ
れる。Csは絵素電極12と付加容量用電極13とによって形
成される。さらに全面に保護膜14が形成される。
（発明が解決しようとする課題） このような従来のアクティブマトリクス基板では,Cs
の誘電体層となる陽極酸化膜３及びゲート絶縁膜４が,T
FT15を形成するときに同時に形成されるため問題が生じ
る。すなわちTFT15に最適の条件でゲート絶縁膜４の膜
厚が決定されるため，この膜厚が必ずしもCsの誘電体層
の厚さとして最適であるとは限らない。例えばゲート絶
縁膜４の最適の膜厚が2000Åである場合,Csの誘電体層
としてはそれ程薄くする必要はなく，逆にピンホールの
発生等の問題から，より厚い膜の方が有利となる。逆に
ゲート絶縁膜４をCsに最適の膜厚とすると,TFT15にとっ
ては不適切な膜厚となる。そこでTFT15とCsに最適な絶
縁膜４を別々に形成することも考えられるが，工程数が
増加するので好ましくない。
の誘電体層となる陽極酸化膜３及びゲート絶縁膜４が,T
FT15を形成するときに同時に形成されるため問題が生じ
る。すなわちTFT15に最適の条件でゲート絶縁膜４の膜
厚が決定されるため，この膜厚が必ずしもCsの誘電体層
の厚さとして最適であるとは限らない。例えばゲート絶
縁膜４の最適の膜厚が2000Åである場合,Csの誘電体層
としてはそれ程薄くする必要はなく，逆にピンホールの
発生等の問題から，より厚い膜の方が有利となる。逆に
ゲート絶縁膜４をCsに最適の膜厚とすると,TFT15にとっ
ては不適切な膜厚となる。そこでTFT15とCsに最適な絶
縁膜４を別々に形成することも考えられるが，工程数が
増加するので好ましくない。
本発明はこのような現状に鑑みてなされたものであ
り，本発明の目的は，工程数をあまり増加させることな
く，ゲート絶縁膜とCsの誘電体膜とをそれぞれに適した
条件で形成することのできる構成を有するアクティブマ
トリクス基板を提供することにある。
り，本発明の目的は，工程数をあまり増加させることな
く，ゲート絶縁膜とCsの誘電体膜とをそれぞれに適した
条件で形成することのできる構成を有するアクティブマ
トリクス基板を提供することにある。
（課題を解決するための手段） 本発明の透過型アクティブマトリクス液晶表示装置
は、マトリクス状に配列された絵素電極と、該絵素電極
各々の近傍に配された該絵素電極駆動用薄膜トランジス
タと該絵素電極各々の少なくとも一部分に対向して付加
容量を形成する付加容量用電極と、を備えてなる透過型
アクティブマトリクス液晶表示装置において、該薄膜ト
ランジスタは、ゲート電極と、該ゲート電極の表面が陽
極酸化された陽極酸化膜および該陽極酸化膜に重畳され
た上部絶縁膜からなるゲート絶縁膜と、該ゲート絶縁膜
上に区画配置された半導体層と、該半導体層表面に併設
されたソース電極およびドレイン電極と、該薄膜トラン
ジスタ全面を被覆する保護絶縁膜と、からなり、該付加
容量用電極は、該ゲート電極と同一の金属で形成され、
該付加容量用電極と該絵素電極との間には、該付加容量
用電極が陽極酸化された陽極酸化膜、および該保護絶縁
膜が延在されてなる膜の少なくとも２層構造の膜が介設
されており、そのことにより上記目的が達成される。
は、マトリクス状に配列された絵素電極と、該絵素電極
各々の近傍に配された該絵素電極駆動用薄膜トランジス
タと該絵素電極各々の少なくとも一部分に対向して付加
容量を形成する付加容量用電極と、を備えてなる透過型
アクティブマトリクス液晶表示装置において、該薄膜ト
ランジスタは、ゲート電極と、該ゲート電極の表面が陽
極酸化された陽極酸化膜および該陽極酸化膜に重畳され
た上部絶縁膜からなるゲート絶縁膜と、該ゲート絶縁膜
上に区画配置された半導体層と、該半導体層表面に併設
されたソース電極およびドレイン電極と、該薄膜トラン
ジスタ全面を被覆する保護絶縁膜と、からなり、該付加
容量用電極は、該ゲート電極と同一の金属で形成され、
該付加容量用電極と該絵素電極との間には、該付加容量
用電極が陽極酸化された陽極酸化膜、および該保護絶縁
膜が延在されてなる膜の少なくとも２層構造の膜が介設
されており、そのことにより上記目的が達成される。
（実施例） 本発明を実施例について以下に説明する。
第１図は本発明のアクティブマトリクス基板の一実施
例を示す図であり，第２図は第１図のII−II線に沿った
断面図である。以下製造工程に従って本実施例を説明す
る。ガラス等の透明絶縁性基板１上にスパッタリング又
は電子ビーム蒸着により,Ta,Al,Ti,Cr等の金属薄膜が20
00−4000Åの厚さで形成される。これをパターニングし
てゲートバスライン（ゲート電極）2,及び付加容量用電
極13が形成される。次に，ゲートバスライン（ゲート電
極）2,及び付加容量用電極13の表面が陽極酸化され，膜
厚1000−3000Åの陽極酸化膜３が形成される。次に，プ
ラズマCVDによりSiNxからなる絶縁膜が全面に形成され
る。この絶縁膜は後に形成されるTFT15のゲート絶縁膜
４となるので,TFT15に最適となるように膜厚が選定され
る。引続いてａ−Si半導体膜,SiNx絶縁膜が連続して形
成され，該SiNx絶縁膜をフォトリソグラフ法によりパタ
ーニングすることにより，絶縁膜６が形成される。さら
にプラズマCVDによりn+−ａ−Si半導体膜が形成され，
フォトリソグラフ法により,a−Si半導体膜5,及びn+−ａ
−Si半導体膜７が形成される。次にフォトリソグラフ法
により，ゲートバスライン２の存在する領域，及びTFT1
5の形成される領域以外の前記SiNx絶縁膜が除かれ，ゲ
ート絶縁膜４が形成される。次にスパッタリング又は電
子ビーム蒸着により,Ti,Mo,W等の金属薄膜が形成され，
フォトリソグラフ法によりパターニングされ，ソース電
極8,ソースバスライン9,及びドレイン電極10が形成され
る。その後，プラズマCVDにより,SiNxの保護絶縁膜14が
形成される。この保護絶縁膜14は,TFT15の存在する領域
では単にTFTの保護膜として作用するが，付加容量用電
極13の上では後にCsの誘電体膜として作用するので,Cs
の誘電体膜として最適の膜厚で形成される。次にフォト
リソグラフ法により，コンタクトホール11が保護絶縁膜
14に開けられる。最後にスパッタリング又は電子ビーム
蒸着により，酸化インジウムを主成分とする透明導電膜
が形成され，フォトリソグラフ法によりパターニングさ
れて，絵素電極12が形成される。絵素電極12は，コンタ
クトホール11を通じてドレイン電極10に接続される。
例を示す図であり，第２図は第１図のII−II線に沿った
断面図である。以下製造工程に従って本実施例を説明す
る。ガラス等の透明絶縁性基板１上にスパッタリング又
は電子ビーム蒸着により,Ta,Al,Ti,Cr等の金属薄膜が20
00−4000Åの厚さで形成される。これをパターニングし
てゲートバスライン（ゲート電極）2,及び付加容量用電
極13が形成される。次に，ゲートバスライン（ゲート電
極）2,及び付加容量用電極13の表面が陽極酸化され，膜
厚1000−3000Åの陽極酸化膜３が形成される。次に，プ
ラズマCVDによりSiNxからなる絶縁膜が全面に形成され
る。この絶縁膜は後に形成されるTFT15のゲート絶縁膜
４となるので,TFT15に最適となるように膜厚が選定され
る。引続いてａ−Si半導体膜,SiNx絶縁膜が連続して形
成され，該SiNx絶縁膜をフォトリソグラフ法によりパタ
ーニングすることにより，絶縁膜６が形成される。さら
にプラズマCVDによりn+−ａ−Si半導体膜が形成され，
フォトリソグラフ法により,a−Si半導体膜5,及びn+−ａ
−Si半導体膜７が形成される。次にフォトリソグラフ法
により，ゲートバスライン２の存在する領域，及びTFT1
5の形成される領域以外の前記SiNx絶縁膜が除かれ，ゲ
ート絶縁膜４が形成される。次にスパッタリング又は電
子ビーム蒸着により,Ti,Mo,W等の金属薄膜が形成され，
フォトリソグラフ法によりパターニングされ，ソース電
極8,ソースバスライン9,及びドレイン電極10が形成され
る。その後，プラズマCVDにより,SiNxの保護絶縁膜14が
形成される。この保護絶縁膜14は,TFT15の存在する領域
では単にTFTの保護膜として作用するが，付加容量用電
極13の上では後にCsの誘電体膜として作用するので,Cs
の誘電体膜として最適の膜厚で形成される。次にフォト
リソグラフ法により，コンタクトホール11が保護絶縁膜
14に開けられる。最後にスパッタリング又は電子ビーム
蒸着により，酸化インジウムを主成分とする透明導電膜
が形成され，フォトリソグラフ法によりパターニングさ
れて，絵素電極12が形成される。絵素電極12は，コンタ
クトホール11を通じてドレイン電極10に接続される。
（発明の効果） 本発明のアクティブマトリクス基板はこのようにゲー
ト絶縁膜及びCsの誘電体膜がそれぞれに適した条件で形
成されているので，アクティブマトリクス基板の表示特
性，信頼性，及び歩留りが向上する。
ト絶縁膜及びCsの誘電体膜がそれぞれに適した条件で形
成されているので，アクティブマトリクス基板の表示特
性，信頼性，及び歩留りが向上する。
第１図は本発明のアクティブマトリクス基板の一例を示
す図，第２図は第１図のII−II線に沿った断面図，第３
図は従来のアクティブマトリクス基板の一例を示す図，
第４図は第３図のIV−IV線に沿った断面図である。 ２……ゲートバスライン（ゲート電極）,3……陽極酸化
膜,4……ゲート絶縁膜,8……ソース電極,9……ソースバ
スライン,10……ドレイン電極,11……コンタクトホー
ル,12……絵素電極,13……付加容量用電極,14……保護
絶縁膜,15……TFT。
す図，第２図は第１図のII−II線に沿った断面図，第３
図は従来のアクティブマトリクス基板の一例を示す図，
第４図は第３図のIV−IV線に沿った断面図である。 ２……ゲートバスライン（ゲート電極）,3……陽極酸化
膜,4……ゲート絶縁膜,8……ソース電極,9……ソースバ
スライン,10……ドレイン電極,11……コンタクトホー
ル,12……絵素電極,13……付加容量用電極,14……保護
絶縁膜,15……TFT。
Claims (1)
- 【請求項１】マトリクス状に配列された絵素電極と、該
絵素電極各々の近傍に配された該絵素電極駆動用薄膜ト
ランジスタと、該絵素電極各々の少なくとも一部分に対
向して付加容量を形成する付加容量用電極と、を備えて
なる透過型アクティブマトリクス液晶表示装置におい
て、 該薄膜トランジスタは、ゲート電極と、該ゲート電極の
表面が陽極酸化された陽極酸化膜および該陽極酸化膜に
重畳された上部絶縁膜からなるゲート絶縁膜と、該ゲー
ト絶縁膜上に区画配置された半導体層と、該半導体層表
面に併設されたソース電極およびドレイン電極と、該薄
膜トランジスタ全面を被覆する保護絶縁膜と、からな
り、 該付加容量用電極は、該ゲート電極と同一の金属で形成
され、 該付加容量用電極と該絵素電極との間には、該付加容量
用電極が陽極酸化された陽極酸化膜、および該保護絶縁
膜が延在されてなる膜の少なくとも２層構造の膜が介設
されていることを特徴とする透過型アクティブマトリク
ス液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29332288A JPH0816757B2 (ja) | 1988-11-18 | 1988-11-18 | 透過型アクティブマトリクス液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29332288A JPH0816757B2 (ja) | 1988-11-18 | 1988-11-18 | 透過型アクティブマトリクス液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02137826A JPH02137826A (ja) | 1990-05-28 |
| JPH0816757B2 true JPH0816757B2 (ja) | 1996-02-21 |
Family
ID=17793332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29332288A Expired - Lifetime JPH0816757B2 (ja) | 1988-11-18 | 1988-11-18 | 透過型アクティブマトリクス液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0816757B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08122821A (ja) | 1994-10-28 | 1996-05-17 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| JPH1010583A (ja) * | 1996-04-22 | 1998-01-16 | Sharp Corp | アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板 |
| WO2011043217A1 (en) * | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0656461B2 (ja) * | 1982-05-06 | 1994-07-27 | セイコーエプソン株式会社 | マトリックスアレー |
| JPS5922029A (ja) * | 1982-07-28 | 1984-02-04 | Matsushita Electric Ind Co Ltd | マトリクス表示パネルの製造方法 |
| JPH0762743B2 (ja) * | 1983-07-09 | 1995-07-05 | キヤノン株式会社 | 液晶装置 |
| JPS6269670A (ja) * | 1985-09-24 | 1987-03-30 | Toshiba Corp | 表示装置用基板の製造方法 |
-
1988
- 1988-11-18 JP JP29332288A patent/JPH0816757B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02137826A (ja) | 1990-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0338822B1 (en) | A liquid crystal active-matrix display device | |
| JPH1031235A (ja) | 液晶表示装置 | |
| US20030169382A1 (en) | Semipermeable liquid crystal display device and manufacturing method thereof | |
| US7170571B2 (en) | Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| JP5063933B2 (ja) | 薄膜トランジスタアレイ基板 | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| JPH06138484A (ja) | アクティブマトリックス型液晶表示装置の画素構造 | |
| JPH07104312A (ja) | 液晶表示装置の製造方法 | |
| US6853405B2 (en) | Method of fabricating liquid crystal display | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| US5130772A (en) | Thin film transistor with a thin layer of silicon nitride | |
| JPH04253342A (ja) | 薄膜トランジスタアレイ基板 | |
| US5978057A (en) | Common line contact of liquid crystal display and method of fabricating the same | |
| KR0171648B1 (ko) | 박막장치 및 그 제조방법 | |
| JPH0824185B2 (ja) | 薄膜トランジスタ装置とその製造方法 | |
| KR100368961B1 (ko) | 박막 트랜지스터, 액정 표시 패널, 박막 트랜지스터의제조 방법 | |
| JP2546982B2 (ja) | 薄膜トランジスタ | |
| JP2790002B2 (ja) | 薄膜トランジスタパネル | |
| JPH0816757B2 (ja) | 透過型アクティブマトリクス液晶表示装置 | |
| JPH0812539B2 (ja) | 表示装置及びその製造方法 | |
| JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JPS61188967A (ja) | 薄膜トランジスタ | |
| JPH0685440B2 (ja) | 薄膜トランジスタ | |
| JP2893819B2 (ja) | 薄膜トランジスタマトリクス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 13 |