JP2893819B2 - 薄膜トランジスタマトリクス - Google Patents
薄膜トランジスタマトリクスInfo
- Publication number
- JP2893819B2 JP2893819B2 JP6888790A JP6888790A JP2893819B2 JP 2893819 B2 JP2893819 B2 JP 2893819B2 JP 6888790 A JP6888790 A JP 6888790A JP 6888790 A JP6888790 A JP 6888790A JP 2893819 B2 JP2893819 B2 JP 2893819B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate
- electrode
- film
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Description
〔概要〕 液晶ディスプレイ等の駆動に用いる薄膜トランジスタ
マトリクスに関し、 開口率を低下させることなく、大きな蓄積容量を得る
ことのできる薄膜トランジスタマトリクスを提供するこ
とを目的とし、 絶縁性基板上に、表示電極と薄膜トランジスタを対応
づけてマトリクス状に配列し、前記薄膜トランジスタの
ゲート電極を各行ごとに共通の接続するゲートバスと、
該ゲートバスに絶縁膜を介して交差する導電膜からなる
ドレインバスを具備し、前記表示電極の端部を隣接する
ゲートバス上にゲート絶縁膜を介して重ね合わせて蓄積
容量を構成した薄膜トランジスタマトリクスにおいて、
前記表示電極上を被覆する保護絶縁膜を設け、該保護絶
縁膜上の前記蓄積容量を形成した部位に、前記ドレイン
バスを構成する導電膜からなる付加電極を配設し、且つ
該付加電極を前記保護絶縁膜を貫通して下層のゲートバ
スと接続したことにより、スタック構造の蓄積容量を構
成した。 〔産業上の利用分野〕 本発明は、液晶ディスプレイ等の駆動に用いる薄膜ト
ランジスタマトリクスに関する。 薄膜トランジスタ駆動の液晶表示装置は、明るい表示
を実現させ表示の残像等の低減化を行い表示品質を安定
させることを要求されている。これらを実現させる為に
は、液晶パネル内各画素の蓄積容量を増加させることが
必須となっている。 〔従来の技術〕 従来は、薄膜トランジスタマトリクスの蓄積容量を得
るために、第３図（ａ）〜（ｃ）に示すように、表示電
極Ｅの端部をゲートバスGBとゲート絶縁膜３を介して重
ね合わせることにより、蓄積容量を形成していた。な
お、（ｂ）および（ｃ）は要部平面図（ａ）のＢ−Ｂ矢
視部,C−Ｃ矢視部の要部断面図である。 即ち、表示電極ＥとゲートバスGBの間は、ゲート絶縁
膜３の誘電率（ε）による容量Ｃを持つコンデンサーに
等しくなっている。 この蓄積容量は、通常の薄膜トランジスタの製造工程
により、透明絶縁基板１上に、ゲート電極G,ゲート絶縁
膜3,動作半導体層（ａ−Si層）4,コンタクト層（n+ａ−
Si層）5,ソース電極Ｓとドレイン電極D,表示電極Ｅを順
次形成することにより得られる。 なお、図の６は保護膜、DBはドレインバスを示す。 〔発明が解決しようとする課題〕 上記構成では、蓄積容量を大きくするには、表示電極
ＥとゲートバスGBとの重なり面積を増大するしかなく、
その場合には開口率が低下し、明るい表示を得ることが
できない。 本発明は、開口率を低下させることなく、大きな蓄積
容量を得ることのできる薄膜トランジスタマトリクスを
提供することを目的とする。 〔課題を解決するための手段〕 第１図（ａ）〜（ｃ）に本発明の構成を示す。 本発明はコンデンサーの重複構造を形成することによ
り、蓄積容量を増加させたものである。 即ち、絶縁性基板１上にゲート電極Ｇとともに形成さ
れたゲートバスGBに、ゲート絶縁膜３上に形成した表示
電極Ｅを延長して重ね合わせ、更にその上を被覆する保
護絶縁膜７を介して、ドレインバスDBを構成する金属膜
からなる付加電極８を対向させた。この付加電極８は、
保護絶縁膜７に設けたコンタクト窓９を介して、下層の
ゲートバスDBと接続する。 〔作用〕 ここで、ゲート絶縁膜３および保護絶縁膜７の誘電率
をε、表示電極Ｅ−ゲートバスGB間，表示電極Ｅ−ドレ
インバスDB間の距離をd,印加電圧をV,表示電極Ｅとゲー
トバスGBの重なり合う面積をＳとし、表示電極Ｅ−ゲー
ト電極Ｇ間容量をC1，表示電極Ｅ−ゲートバスGB間容量
をC2とすると、これを合成した蓄積容量Ｃは次の式で表
される。 Ｑ＝（C1＋C2）Ｖ Ｑ＝２ε（S/d）Ｖ ∴Ｃ＝C1＋C2 以上の式から、従来の技術の約２倍程度の容量を得る
ことができる。 〔実施例〕 以下本発明の実施例を図面により説明する。
マトリクスに関し、 開口率を低下させることなく、大きな蓄積容量を得る
ことのできる薄膜トランジスタマトリクスを提供するこ
とを目的とし、 絶縁性基板上に、表示電極と薄膜トランジスタを対応
づけてマトリクス状に配列し、前記薄膜トランジスタの
ゲート電極を各行ごとに共通の接続するゲートバスと、
該ゲートバスに絶縁膜を介して交差する導電膜からなる
ドレインバスを具備し、前記表示電極の端部を隣接する
ゲートバス上にゲート絶縁膜を介して重ね合わせて蓄積
容量を構成した薄膜トランジスタマトリクスにおいて、
前記表示電極上を被覆する保護絶縁膜を設け、該保護絶
縁膜上の前記蓄積容量を形成した部位に、前記ドレイン
バスを構成する導電膜からなる付加電極を配設し、且つ
該付加電極を前記保護絶縁膜を貫通して下層のゲートバ
スと接続したことにより、スタック構造の蓄積容量を構
成した。 〔産業上の利用分野〕 本発明は、液晶ディスプレイ等の駆動に用いる薄膜ト
ランジスタマトリクスに関する。 薄膜トランジスタ駆動の液晶表示装置は、明るい表示
を実現させ表示の残像等の低減化を行い表示品質を安定
させることを要求されている。これらを実現させる為に
は、液晶パネル内各画素の蓄積容量を増加させることが
必須となっている。 〔従来の技術〕 従来は、薄膜トランジスタマトリクスの蓄積容量を得
るために、第３図（ａ）〜（ｃ）に示すように、表示電
極Ｅの端部をゲートバスGBとゲート絶縁膜３を介して重
ね合わせることにより、蓄積容量を形成していた。な
お、（ｂ）および（ｃ）は要部平面図（ａ）のＢ−Ｂ矢
視部,C−Ｃ矢視部の要部断面図である。 即ち、表示電極ＥとゲートバスGBの間は、ゲート絶縁
膜３の誘電率（ε）による容量Ｃを持つコンデンサーに
等しくなっている。 この蓄積容量は、通常の薄膜トランジスタの製造工程
により、透明絶縁基板１上に、ゲート電極G,ゲート絶縁
膜3,動作半導体層（ａ−Si層）4,コンタクト層（n+ａ−
Si層）5,ソース電極Ｓとドレイン電極D,表示電極Ｅを順
次形成することにより得られる。 なお、図の６は保護膜、DBはドレインバスを示す。 〔発明が解決しようとする課題〕 上記構成では、蓄積容量を大きくするには、表示電極
ＥとゲートバスGBとの重なり面積を増大するしかなく、
その場合には開口率が低下し、明るい表示を得ることが
できない。 本発明は、開口率を低下させることなく、大きな蓄積
容量を得ることのできる薄膜トランジスタマトリクスを
提供することを目的とする。 〔課題を解決するための手段〕 第１図（ａ）〜（ｃ）に本発明の構成を示す。 本発明はコンデンサーの重複構造を形成することによ
り、蓄積容量を増加させたものである。 即ち、絶縁性基板１上にゲート電極Ｇとともに形成さ
れたゲートバスGBに、ゲート絶縁膜３上に形成した表示
電極Ｅを延長して重ね合わせ、更にその上を被覆する保
護絶縁膜７を介して、ドレインバスDBを構成する金属膜
からなる付加電極８を対向させた。この付加電極８は、
保護絶縁膜７に設けたコンタクト窓９を介して、下層の
ゲートバスDBと接続する。 〔作用〕 ここで、ゲート絶縁膜３および保護絶縁膜７の誘電率
をε、表示電極Ｅ−ゲートバスGB間，表示電極Ｅ−ドレ
インバスDB間の距離をd,印加電圧をV,表示電極Ｅとゲー
トバスGBの重なり合う面積をＳとし、表示電極Ｅ−ゲー
ト電極Ｇ間容量をC1，表示電極Ｅ−ゲートバスGB間容量
をC2とすると、これを合成した蓄積容量Ｃは次の式で表
される。 Ｑ＝（C1＋C2）Ｖ Ｑ＝２ε（S/d）Ｖ ∴Ｃ＝C1＋C2 以上の式から、従来の技術の約２倍程度の容量を得る
ことができる。 〔実施例〕 以下本発明の実施例を図面により説明する。
前述の第１図に示すように、表示電極Ｅの端部をゲー
トバスGB上に延長して、ゲート絶縁膜３を介してゲート
バスGBと対向させることによって、蓄積容量を形成でき
る。 この構成を作製する場合、素子分離工程までは通常の
製造方法に従って進めてよい。 即ち、ガラス基板のような透明絶縁性基板１上に、ス
パッタリング法を用いて、ゲート電極Ｇおよびゲートバ
スGBを形成する。 その上にＰ−CVD法でゲート絶縁膜３としてのSiN
x膜，動作半導体層４としてのａ−Si膜，保護膜６とし
てのSiO2膜，更には、同図には示していないが、レジス
ト密着層としてのａ−Si膜を、それぞれ約300/100/140/
10nmの厚さに形成する。 次いで、その上にレジスト塗布後、セルフアライン法
によるパターンニングで保護膜６およびレジスト密着層
の露出部を除去する。 Ｐ−CVD法でコンタクト層５としてのn+ａ−Si膜を厚
さ約30nm形成後、ソース・ドレイン電極となるTi膜10を
厚さ約100nm抵抗蒸着する。次いで、リフトオフ法によ
り素子分離するとともに、ソース電極Ｓおよびドレイン
電極Ｄを形成する。 次いで、ITO膜のような透明導電膜を、厚さ約100nm蒸
着し、これをパターンニングして表示電極Ｅを形成す
る。ここで、表示電極Ｅの端部を、ゲートバスGB上に重
なり合うよう形成しておく。 次いで、Ｐ−CVD法により、保護絶縁膜７を約300nmの
厚さに形成する。 上記保護絶縁膜７およびゲート絶縁膜３を貫通し、底
部にゲートバスGBの表面を露出するコンタクト窓９を開
口する。 次いで、ドレインバスDBとなる金属膜，例えばCr膜と
Al膜（厚さはそれぞれ約800nm,1000nm）を成膜し、これ
の不要部を除去して、ドレインバスDBを形成するととも
に、上記ゲートバスGBと表示電極Ｅが重なり合う領域上
に、付加電極８を形成する。 以上で第１図（ａ）〜（ｃ）に示すように、本発明の
一実施例としての薄膜トランジスタマトリクスが完成す
る。 本実施例では、開口率は従来と同じでありながら、蓄
積容量が増大するので、表示品質が向上する。
トバスGB上に延長して、ゲート絶縁膜３を介してゲート
バスGBと対向させることによって、蓄積容量を形成でき
る。 この構成を作製する場合、素子分離工程までは通常の
製造方法に従って進めてよい。 即ち、ガラス基板のような透明絶縁性基板１上に、ス
パッタリング法を用いて、ゲート電極Ｇおよびゲートバ
スGBを形成する。 その上にＰ−CVD法でゲート絶縁膜３としてのSiN
x膜，動作半導体層４としてのａ−Si膜，保護膜６とし
てのSiO2膜，更には、同図には示していないが、レジス
ト密着層としてのａ−Si膜を、それぞれ約300/100/140/
10nmの厚さに形成する。 次いで、その上にレジスト塗布後、セルフアライン法
によるパターンニングで保護膜６およびレジスト密着層
の露出部を除去する。 Ｐ−CVD法でコンタクト層５としてのn+ａ−Si膜を厚
さ約30nm形成後、ソース・ドレイン電極となるTi膜10を
厚さ約100nm抵抗蒸着する。次いで、リフトオフ法によ
り素子分離するとともに、ソース電極Ｓおよびドレイン
電極Ｄを形成する。 次いで、ITO膜のような透明導電膜を、厚さ約100nm蒸
着し、これをパターンニングして表示電極Ｅを形成す
る。ここで、表示電極Ｅの端部を、ゲートバスGB上に重
なり合うよう形成しておく。 次いで、Ｐ−CVD法により、保護絶縁膜７を約300nmの
厚さに形成する。 上記保護絶縁膜７およびゲート絶縁膜３を貫通し、底
部にゲートバスGBの表面を露出するコンタクト窓９を開
口する。 次いで、ドレインバスDBとなる金属膜，例えばCr膜と
Al膜（厚さはそれぞれ約800nm,1000nm）を成膜し、これ
の不要部を除去して、ドレインバスDBを形成するととも
に、上記ゲートバスGBと表示電極Ｅが重なり合う領域上
に、付加電極８を形成する。 以上で第１図（ａ）〜（ｃ）に示すように、本発明の
一実施例としての薄膜トランジスタマトリクスが完成す
る。 本実施例では、開口率は従来と同じでありながら、蓄
積容量が増大するので、表示品質が向上する。
次に、第２図に本発明の変形例を示す。 本変形例の製造方法は、前述の一実施例とフォトマス
クのパターンを一部変更するのみで、製造工程は全く同
じでよい。 即ち、本変形例では付加電極８のパターンを、表示電
極Ｅの周縁部全域にわたって重なり合うようにした。 付加電極８をこのようなパターンとしたことにより、
本変形例では蓄積容量が増大するばかりでなく、ブラッ
クマトリクスとして作用するので、表示のコントラスト
を向上することができる。 〔発明の効果〕 以上説明した如く本発明によれば、ゲートバス−表示
電極，ドレインバス−表示電極のスタック構造によって
蓄積容量が増加し、開口率の減少を招くことなく明るい
表示を得ることが可能となる。
クのパターンを一部変更するのみで、製造工程は全く同
じでよい。 即ち、本変形例では付加電極８のパターンを、表示電
極Ｅの周縁部全域にわたって重なり合うようにした。 付加電極８をこのようなパターンとしたことにより、
本変形例では蓄積容量が増大するばかりでなく、ブラッ
クマトリクスとして作用するので、表示のコントラスト
を向上することができる。 〔発明の効果〕 以上説明した如く本発明によれば、ゲートバス−表示
電極，ドレインバス−表示電極のスタック構造によって
蓄積容量が増加し、開口率の減少を招くことなく明るい
表示を得ることが可能となる。
第１図は本発明の構成説明図、 第２図は本発明の変形例説明図、 第３図は従来の蓄積容量の構成を示す図である。 図において、１は絶縁性基板、３はゲート絶縁膜、４は
動作半導体層、５はコンタクト層、６は保護膜、７は保
護絶縁膜、８は付加電極、９はコンタクト窓、Ｇはゲー
ト電極、Ｓはソース電極、Ｄはドレイン電極、Ｅは表示
電極、GBはゲートバス、DBはドレインバスを示す。
動作半導体層、５はコンタクト層、６は保護膜、７は保
護絶縁膜、８は付加電極、９はコンタクト窓、Ｇはゲー
ト電極、Ｓはソース電極、Ｄはドレイン電極、Ｅは表示
電極、GBはゲートバス、DBはドレインバスを示す。
フロントページの続き (72)発明者 沖 賢一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭62−36687（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/136 G02F 1/1343 F09F 9/30
Claims (1)
- 【請求項１】絶縁性基板（１）上に、表示電極（Ｅ）と
薄膜トランジスタを対応づけてマトリクス状に配列し、
前記薄膜トランジスタのゲート電極（Ｇ）を各行ごとに
共通に接続するゲートバス（GB）と、該ゲートバスに絶
縁膜を介して交差する導電膜からなるドレインバス（D
B）を具備し、前記表示電極の端部を隣接するゲートバ
ス上にゲート絶縁膜（３）を介して重ね合わせて蓄積容
量を構成した薄膜トランジスタマトリクスにおいて、 前記表示電極上を被覆する保護絶縁膜（７）を設け、該
保護絶縁膜上の前記蓄積容量を形成した部位に、前記ド
レインバスを構成する導電膜からなる付加電極（８）を
配設し、且つ該付加電極を前記保護絶縁膜を貫通して下
層のゲートバスと接続したことにより、スタック構造の
蓄積容量を構成したことを特徴とする薄膜トランジスタ
マトリクス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6888790A JP2893819B2 (ja) | 1990-03-19 | 1990-03-19 | 薄膜トランジスタマトリクス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6888790A JP2893819B2 (ja) | 1990-03-19 | 1990-03-19 | 薄膜トランジスタマトリクス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03267921A JPH03267921A (ja) | 1991-11-28 |
| JP2893819B2 true JP2893819B2 (ja) | 1999-05-24 |
Family
ID=13386618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6888790A Expired - Fee Related JP2893819B2 (ja) | 1990-03-19 | 1990-03-19 | 薄膜トランジスタマトリクス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2893819B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940004322B1 (ko) * | 1991-09-05 | 1994-05-19 | 삼성전자 주식회사 | 액정표시장치 및 그 제조방법 |
| US7675582B2 (en) | 2004-12-03 | 2010-03-09 | Au Optronics Corporation | Stacked storage capacitor structure for a thin film transistor liquid crystal display |
| JP4734962B2 (ja) * | 2005-03-01 | 2011-07-27 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| CN102650783A (zh) * | 2011-12-29 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种显示装置、tft-lcd像素结构及其制作方法 |
-
1990
- 1990-03-19 JP JP6888790A patent/JP2893819B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03267921A (ja) | 1991-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3844913B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| EP0338822B1 (en) | A liquid crystal active-matrix display device | |
| US7838882B2 (en) | Thin film transistor substrate and liquid crystal display | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| JPH06138484A (ja) | アクティブマトリックス型液晶表示装置の画素構造 | |
| JPH1031235A (ja) | 液晶表示装置 | |
| JPH01217325A (ja) | 液晶表示装置 | |
| US20010005238A1 (en) | Method for manufacturing fringe field switching mode liquid crystal display device | |
| JPH09218424A (ja) | 薄膜トランジスタの液晶表示素子及びその製造方法 | |
| US6567151B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPH05142570A (ja) | アクテイブマトリクス基板 | |
| JPH04313729A (ja) | 液晶表示装置 | |
| JP2893819B2 (ja) | 薄膜トランジスタマトリクス | |
| JPH10133227A (ja) | 液晶表示装置およびその製造方法 | |
| US7547588B2 (en) | Thin film transistor array panel | |
| JPH03114028A (ja) | 薄膜トランジスタマトリクスとその製造方法 | |
| JPH0862629A (ja) | 液晶表示装置 | |
| JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2947299B2 (ja) | マトリックス型表示装置 | |
| JPH0830822B2 (ja) | アクテイブマトリクス液晶表示装置の製造方法 | |
| JPH0444251B2 (ja) | ||
| JP2705766B2 (ja) | Ｔｆｔパネル | |
| JPH0816757B2 (ja) | 透過型アクティブマトリクス液晶表示装置 | |
| JPH06347831A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH1172802A (ja) | アクティブ素子アレイ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |