KR20090093824A - 전기 광학 장치 및 전기 광학 장치의 제조 방법 - Google Patents

전기 광학 장치 및 전기 광학 장치의 제조 방법

Info

Publication number
KR20090093824A
KR20090093824A KR1020090014656A KR20090014656A KR20090093824A KR 20090093824 A KR20090093824 A KR 20090093824A KR 1020090014656 A KR1020090014656 A KR 1020090014656A KR 20090014656 A KR20090014656 A KR 20090014656A KR 20090093824 A KR20090093824 A KR 20090093824A
Authority
KR
South Korea
Prior art keywords
light shielding
film
interlayer insulating
insulating film
shielding film
Prior art date
Application number
KR1020090014656A
Other languages
English (en)
Inventor
히로시 모치쿠
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20090093824A publication Critical patent/KR20090093824A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63H—TOYS, e.g. TOPS, DOLLS, HOOPS OR BUILDING BLOCKS
    • A63H3/00—Dolls
    • A63H3/02—Dolls made of fabrics or stuffed
    • A—HUMAN NECESSITIES
    • A44—HABERDASHERY; JEWELLERY
    • A44C—PERSONAL ADORNMENTS, e.g. JEWELLERY; COINS
    • A44C25/00—Miscellaneous fancy ware for personal wear, e.g. pendants, crosses, crucifixes, charms
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45C—PURSES; LUGGAGE; HAND CARRIED BAGS
    • A45C13/00—Details; Accessories
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45C—PURSES; LUGGAGE; HAND CARRIED BAGS
    • A45C15/00—Purses, bags, luggage or other receptacles covered by groups A45C1/00 - A45C11/00, combined with other objects or articles
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63H—TOYS, e.g. TOPS, DOLLS, HOOPS OR BUILDING BLOCKS
    • A63H3/00—Dolls
    • A63H3/003—Dolls specially adapted for a particular function not connected with dolls
    • A63H3/005—Dolls specially adapted for a particular function not connected with dolls for use as container
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63H—TOYS, e.g. TOPS, DOLLS, HOOPS OR BUILDING BLOCKS
    • A63H3/00—Dolls
    • A63H3/36—Details; Accessories
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon

Abstract

[과제] 횡방향 혹은 경사 방향으로부터 입사되는 광을 충분히 차광할 수 있는 전기 광학 장치를 얻는다.
[해결 수단] 기판 (10) 과, 기판 상에 형성된 소정의 폭을 갖는 제 1 차광막 (73) 과, 제 1 차광막 (73) 상에 형성된 제 1 층간 절연막 (41) 과, 제 1 층간 절연막 (41) 상에 형성된 트랜지스터 (30) 와, 트랜지스터 (30) 상에 형성된 제 2 층간 절연막 (42) 과, 제 2 층간 절연막 (42) 상에 형성된 제 2 차광막 (70) 을 적어도 구비하는 전기 광학 장치로서, 트랜지스터 (30) 의 반도체층 (1) 은, 기판 (10) 측으로부터 제 1 차광막 (73) 으로 덮이도록 형성됨과 함께, 기판 (10) 과는 반대측으로부터 제 2 차광막 (70) 으로 덮이도록 형성되어 있고, 제 2 차광막 (70) 은, 제 1 차광막 (73) 보다 폭 넓게 형성되어 있고, 제 1 층간 절연막 (41) 의 막 두께가 가장 얇은 부분은, 평면에서 보아 제 1 차광막 (73) 의 단부와 제 2 차광막 (70) 의 단부 사이에 존재하는 것을 특징으로 하는 전기 광학 장치.

Description

전기 광학 장치 및 전기 광학 장치의 제조 방법{ELECTRO-OPTICAL DEVICE AND METHOD OF MANUFACTURING ELECTRO-OPTICAL DEVICE}
본 발명은, 전기 광학 장치 및 전기 광학 장치의 제조 방법에 관한 것이다.
최근, 휴대 전화기, 휴대형 컴퓨터, 비디오 카메라 등의 전자기기에 있어서는, 표시부에 액정 장치 등의 전기 광학 장치가 널리 사용되고 있다. 이러한 액정 장치에는, 그 구성 요소인 액정 구동용 TFT (박막 트랜지스터) 에 광이 도달하여 리크 전류가 흐름으로써, 표시 품질이 저하될 수 있다는 문제점이 있다. 이러한 문제점을 해소하기 위하여, 예를 들어 특허 문헌 1 에는, TFT 의 상층측 및 하층측의 적어도 일방에 차광막을 배치하여, 그 TFT 에 대한 광의 입사를 억제한 액정 장치가 개시되어 있다. 또, 특허 문헌 2 에는, 차광막의 광 반사율을, TFT 에 대향하고 있는 측에서는 낮아지도록 형성하고, 그 반대의 측에서는 높아지도록 형성하여, 그 TFT 에 대한 광의 입사를 억제한 액정 장치가 개시되어 있다.
특허 문헌 1 : 일본 공개특허공보 평10-301100호
특허 문헌 2 : 일본 공개특허공보 2000-330133호
그러나 상기의 액정 장치에서는 차광막이 평판 형상이기 때문에, TFT 에 대해 횡방향 혹은 경사 방향으로부터 입사되는 광을 충분하게는 차광할 수 없고, 리크 전류에 의한 표시 품질의 저하를 충분하게는 저감시킬 수 없다는 문제점이 있다.
본 발명은, 상기 과제의 적어도 일부를 해결하기 위해서 이루어진 것으로서, 이하의 형태 또는 적용예로써 실현할 수 있다.
[적용예 1]
기판과, 상기 기판 상에 형성된 소정의 폭을 갖는 제 1 차광막과, 상기 제 1 차광막 상에 형성된 제 1 층간 절연막과, 상기 제 1 층간 절연막 상에 형성된 트랜지스터와, 상기 트랜지스터 상에 형성된 제 2 층간 절연막과, 상기 제 2 층간 절연막 상에 형성된 제 2 차광막을 적어도 구비하는 전기 광학 장치로서, 상기 트랜지스터의 반도체층은, 상기 기판측으로부터 상기 제 1 차광막으로 덮이도록 형성됨과 함께, 상기 기판과는 반대측으로부터 상기 제 2 차광막으로 덮이도록 형성되어 있고, 상기 제 2 차광막은, 상기 제 1 차광막보다 폭 넓게 형성되어 있고, 상기 제 1 층간 절연막의 막 두께가 가장 얇은 부분은, 평면에서 보아 상기 제 1 차광막의 단부와 상기 제 2 차광막의 단부 사이에 존재하는 것을 특징으로 하는 전기 광학 장치.
이러한 구성이면, 상기 제 1 층간 절연막 상에 형성되는 상기 제 2 층간 절연막이, 상기 트랜지스터의 측면도 덮도록 형성할 수 있다. 따라서, 상기 제 2 층간 절연막 상에 형성되는 상기 제 2 차광막이 상기 트랜지스터의 측면도 덮는 형상으로 형성되어, 횡방향 혹은 경사 방향으로부터 입사되는 광의 영향을 저감시킬 수 있다.
[적용예 2]
기판과, 상기 기판 상에 형성된 소정의 폭을 갖는 제 1 차광막과, 상기 제 1 차광막 상에 형성된 제 1 층간 절연막과, 상기 제 1 층간 절연막 상에 형성된 트랜지스터와, 상기 트랜지스터 상에 형성된 제 2 층간 절연막과, 상기 제 2 층간 절연막 상에 형성된 제 2 차광막을 적어도 구비하는 전기 광학 장치로서, 상기 트랜지스터의 반도체층은, 상기 기판측으로부터 상기 제 1 차광막으로 덮이도록 형성됨과 함께, 상기 기판과는 반대측으로부터 상기 제 2 차광막으로 덮이도록 형성되어 있고, 상기 제 2 차광막은, 상기 제 1 차광막보다 폭 넓게 형성되어 있고, 상기 제 1 차광막의 표면과 상기 제 1 층간 절연막의 표면의 간격이 가장 짧아지는 부분이, 평면에서 보아 상기 제 1 차광막의 단부와 상기 제 2 차광막의 단부 사이에 존재하는 것을 특징으로 하는 전기 광학 장치.
이와 같은 구성이면, 상기 제 1 층간 절연막 상에 형성되는 상기 제 2 층간 절연막이, 상기 트랜지스터의 측면도 덮도록 형성할 수 있다. 따라서, 상기 제 2 층간 절연막 상에 형성되는 상기 제 2 차광막이 상기 트랜지스터의 측면도 덮는 형상으로 형성되어, 횡방향 혹은 경사 방향으로부터 입사되는 광을 차광할 수 있어, 리크 전류에 의한 표시 품질의 저하를 저감시킬 수 있다.
[적용예 3]
기판과, 상기 기판 상에 형성된 소정의 폭을 갖는 제 1 차광막과,상기 제 1 차광막 상에 형성된 제 1 층간 절연막과, 상기 제 1 층간 절연막 상에 형성된 트랜지스터와, 상기 트랜지스터 상에 형성된 제 2 층간 절연막과, 상기 제 2 층간 절연막 상에 형성된 제 2 차광막을 적어도 구비하는 전기 광학 장치로서, 상기 트랜지스터의 반도체층은, 상기 기판측으로부터 상기 제 1 차광막으로 덮이도록 형성됨과 함께, 상기 기판과는 반대측으로부터 상기 제 2 차광막으로 덮이도록 형성되어 있고, 상기 제 2 차광막은, 상기 제 1 차광막보다 폭 넓게 형성되어 있고, 상기 제 2 층간 절연막의 표면과 상기 기판 표면의 간격이 가장 짧아지는 부분이, 평면에서 보아 상기 제 1 차광막의 단부와 상기 제 2 차광막의 단부 사이에 존재하는 것을 특징으로 하는 전기 광학 장치.
이와 같은 구성이면, 상기 제 2 차광막이 상기 트랜지스터의 상면뿐이 아니라, 측면도 덮는 형상으로 형성할 수 있다. 따라서, 상기 트랜지스터에 횡방향 혹은 경사 방향으로부터 입사되는 광을 차광할 수 있어, 리크 전류에 의한 표시 품질의 저하를 저감시킬 수 있다.
[적용예 4]
기판과, 상기 기판 상에 형성된 소정의 폭을 갖는 제 1 차광막과, 상기 제 1 차광막 상에 형성된 제 1 층간 절연막과, 상기 제 1 층간 절연막 상에 형성된 트랜지스터와, 상기 트랜지스터 상에 형성된 제 2 층간 절연막과, 상기 제 2 층간 절연막 상에 형성된 제 2 차광막을 적어도 구비하는 전기 광학 장치로서, 상기 트랜지스터의 반도체층은, 상기 기판측으로부터 상기 제 1 차광막으로 덮이도록 형성됨과 함께, 상기 기판과는 반대측으로부터 상기 제 2 차광막으로 덮이도록 형성되어 있고, 상기 제 2 차광막은, 상기 제 1 차광막보다 폭 넓게 형성되어 있고, 상기 제 1 차광막의 표면과 상기 제 2 층간 절연막의 표면의 간격이 가장 짧아지는 부분이, 평면에서 보아 상기 제 1 차광막의 단부와 상기 제 2 차광막의 단부 사이에 존재하는 것을 특징으로 하는 전기 광학 장치.
이와 같은 구성이면, 상기 제 1 층간 절연막 상에 형성되는 상기 제 2 층간 절연막이, 상기 트랜지스터의 측면도 덮도록 형성할 수 있다. 따라서, 상기 제 2 층간 절연막 상에 형성되는 상기 제 2 차광막이 상기 트랜지스터의 측면도 덮는 형상으로 형성되어, 횡방향 혹은 경사 방향으로부터 입사되는 광을 차광할 수 있어 리크 전류에 의한 표시 품질의 저하를 저감시킬 수 있다.
[적용예 5]
상기 서술한 전기 광학 장치로서, 상기 제 1 층간 절연막과 상기 제 2 층간 절연막 중 적어도 일방은, HDP-CVD 법에 의해 형성되어 있는 것을 특징으로 하는 전기 광학 장치.
HDP-CVD 법에 의하면, 하지 (base) 가 되는 패턴의 측벽부에서의 절연막의 성장 (성막) 을 억제할 수 있다. 따라서, 이와 같은 구성이면, 상기 제 2 차광막이 상기 트랜지스터의 측면도 덮도록 형성할 수 있어, 리크 전류에 의한 표시 품질의 저하의 저감을 효과적으로 실시할 수 있다.
[적용예 6]
기판 상에 소정의 폭을 갖는 제 1 차광막을 형성하는 제 1 공정과, 상기 기판 상에 제 1 층간 절연막을 형성하는 제 2 공정과, 상기 제 1 층간 절연막 상에 트랜지스터를 형성하는 제 3 공정과, 상기 트랜지스터를 덮는 제 2 층간 절연막을 형성하는 제 4 공정과, 상기 제 2 층간 절연막 상에 상기 트랜지스터를 덮는 제 2 차광막을 형성하는 제 5 공정을 포함하는 전기 광학 장치의 제조 방법으로서, 상기 제 2 공정 또는 상기 제 4 공정에 있어서, 적어도 일방의 상기 층간 절연막이 HDP-CVD 법에 의해 형성되는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
이와 같은 제조 방법에 의하면, 하지가 되는 패턴의 측벽부에서의 절연막 ( 제 1 층간 절연막, 및 제 2 층간 절연막) 의 성장 (성막) 을 억제할 수 있기 때문에, 상기 제 2 차광막이 상기 트랜지스터의 측면을 덮도록 형성할 수 있다. 따라서, 리크 전류에 의한 표시 품질의 저하가 저감된 전기 광학 장치를 얻을 수 있다.
도 1 은 실시형태의 액정 장치의 개략적인 평면도.
도 2 는 실시형태의 액정 장치의 개략적인 단면도.
도 3 은 실시형태의 액정 장치의 전체 구성을 나타내는 회로 구성도.
도 4 는 실시형태의 액정 장치의 화소부의 평면도.
도 5 는 실시형태의 TFT 의 모식 단면도.
도 6 은 종래의 TFT 의 모식 단면도.
도 7 은 전자기기로서의 프로젝터의 사시도.
※도면의 주요 부분에 대한 부호의 설명
1…반도체층, 5…게이트 전극,
6…데이터선, 7…샘플링 회로,
9…화소 전극, 10…소자 기판,
11…주사선, 11a…상측 주사선,
11b…하측 주사선, 16…배향막,
20…대향 기판, 21…대향 전극,
22…배향막, 23…차광막,
30…트랜지스터로서의 TFT, 41…제 1 층간 절연막,
42…제 2 층간 절연막, 43…제 3 층간 절연막,
45…게이트 절연막, 50…액정층,
52…시일재, 53…프레임 차광막,
56…갭재, 70…제 2 차광막 (축적 용량),
71…하부 용량 전극, 73…제 1 차광막,
75…유전체막, 100…표시 영역,
101…데이터선 구동 회로, 102…외부 회로 접속 단자,
104…주사선 구동 회로, 105…배선,
106…상하 도통 단자, 300…용량선,
301…상부 용량 전극, 500…프로젝터,
510…본체, 520…렌즈,
E1…제 1 차광막의 단부, E2…제 2 차광막의 단부,
S1…제 1 층간 절연막의 막 두께가 가장 얇은 부분,
S2…제 2 층간 절연막의 표면과 소자 기판 표면의 간격이 가장 짧아지는 부분,
T1…제 1 차광막의 표면과 제 1 층간 절연막의 표면의 간격이 가장 짧아지는 부분,
T2…제 1 차광막의 표면과 제 2 층간 절연막의 표면의 간격이 가장 짧아지는 부분.
이하, 본 발명의 실시형태에 대해, 전기 광학 장치의 일례인 구동 회로 내장형 액티브 매트릭스 구동 방식의 투과형 액정 장치를 예로 들어, 도 1 에서 도 6 을 참조하면서 설명한다. 또한, 이하에 나타내는 각 도면에 있어서는, 각 구성 요소를 도면상에서 인식될 수 있는 정도의 크기로 하기 위해, 그 각 구성 요소의 치수나 비율을 실제의 것과는 적절히 상이하게 하고 있다.
먼저, 본 실시형태에 있어서의 액정 장치의 전체 구성에 대해, 도 1 및 도 2 를 참조하여 설명한다. 도 1 은, 소자 기판 (10) 을 그 위에 형성된 각 구성 요소와 함께, 대향 기판 (20) 측에서 본 액정 장치의 개략적인 평면도이고, 도 2 는, 도 1 의 H-H' 선에 있어서의 개략적인 단면도이다.
도 1 및 도 2 에 있어서, 액정 장치는, 대향 배치된 소자 기판 (10) 과 대향 기판 (20) 으로 구성되어 있다. 소자 기판 (10) 은 예를 들어 석영 기판, 유리 기판, 실리콘 기판 등의 투명 기판이다. 대향 기판 (20) 도, 소자 기판 (10) 과 동일한 재료로 이루어지는 투명 기판이다. 소자 기판 (10) 과 대향 기판 (20) 사이에는 액정층 (50) 이 봉입되어 있고, 소자 기판 (10) 과 대향 기판 (20) 은, 표시 영역 (100) 의 주위에 형성된 자외선 경화 수지, 열 경화 수지 등으로 이루어지는 시일재 (52) 에 의해 서로 접착되어 있다. 또한, 시일재 (52) 중에는, 소자 기판 (10) 과 대향 기판 (20) 의 간격 (기판간의 갭) 을 소정치로 하기 위한 글래스 파이버 혹은 유리 비드 등의 갭재 (56) 가 산포되어 있다.
시일재 (52) 가 배치된 시일 영역의 내측에 병행하여, 표시 영역 (100) 의 프레임 영역을 규정하는 차광성의 프레임 차광막 (53) 이, 대향 기판 (20) 측에 형성되어 있다. 소자 기판 (10) 상에서, 표시 영역 (100) 의 주변에 위치하는 주변 영역에는, 데이터선 구동 회로 (101) 및 샘플링 회로 (7), 주사선 구동 회로 (104), 외부 회로 접속 단자 (102) 가 각각 형성되어 있다. 소자 기판 (10) 상에 있어서의 주변 영역에서, 시일 영역보다 외주측 (外周側) 에, 데이터선 구동 회로 (101) 및 외부 회로 접속 단자 (102) 가, 그 소자 기판의 1 변을 따라 형성되어 있다.
주사선 구동 회로 (104) 는, 소자 기판 (10) 의 1 변에 인접하는 2 변을 따라, 또한, 프레임 차광막 (53) 으로 덮이도록 하여 형성되어 있다. 또한, 표시 영역 (100) 의 양측에 형성된 2 개의 주사선 구동 회로 (104) 간을 전기적으로 접속시키기 위해, 소자 기판 (10) 의 남는 1 변을 따라, 또한 프레임 차광막 (53) 으로 덮이도록 하여 복수의 배선 (105) 이 형성되어 있다. 또, 소자 기판 (10) 상의 주변 영역에 있어서, 대향 기판 (20) 의 4 개의 코너부에 대향하는 영역에, 상하 도통 단자 (106) 가 배치됨과 함께, 이 소자 기판 (10) 및 대향 기판 (20) 간에는 상하 도통재가 상하 도통 단자 (106) 에 대응하여, 그 상하 도통 단자에 전기적으로 접속되어 형성된다.
도 2 에 있어서, 소자 기판 (10) 상에는, 스위칭용 TFT 나 주사선, 데이터선 등의 배선이 삽입된 적층막 구조가 형성되어 있다. 표시 영역 (100) 에는, 스위칭용 TFT 나 주사선, 데이터선 등의 배선의 상층에 화소 전극 (9) 이 매트릭스상으로 형성되어 있다. 화소 전극 (9) 상에는, 배향막 (16) 이 형성되어 있다.
한편, 대향 기판 (20) 에 있어서의 소자 기판 (10) 과의 대향면에는, 차광막 (23) 이 형성되어 있다. 차광막 (23) 은, 예를 들어 차광성 금속막 등으로 형성되어 있고, 대향 기판 (20) 상의 표시 영역 (100) 내에서, 예를 들어 격자 형상 등으로 패터닝되고 있다. 그리고, 차광막 (23) 상 (도 2 중 차광막 (23) 보다 하측) 에, ITO (산화 인듐·주석 합금) 등의 투명 재료로 이루어지는 대향 전극 (21) 이 복수의 화소 전극 (9) 과 대향하여 예를 들어 베타상으로 형성되고, 또한 대향 전극 (21) 상에는 배향막 (22) 이 형성되어 있다.
액정층 (50) 은, 예를 들어 1 종 또는 여러 종류의 네마틱 액정을 혼합한 액정으로 이루어지고, 상기 서술한 1 쌍의 배향막간에서 소정의 배향 상태를 취한다. 그리고, 액정 장치의 구동시에는, 화소 전극 (9) 과 대향 전극 (21) 사이에 전압이 인가됨으로써, 그 쌍방의 전극간에 액정 유지 용량이 형성된다.
다음으로, 본 실시형태에 관련된 액정 장치의 화소부의 구성에 대해, 도 3 을 참조하여 설명한다. 도 3 은, 본 실시형태에 관련된 액정 장치의 전체 구성을 나타내는 회로 구성도이다. 도 3 에 있어서, 표시 영역 (100) 에는, X 방향으로 주사선 (11) 및 용량선 (300) 이 연장되고, Y 방향으로 데이터선 (6) 이 연장되어 있다. 그리고 이러한 배선으로 구획된 복수의 화소 각각에는, 화소 전극 (9) 및 트랜지스터로서의 TFT (30) 가 형성되어 있다. TFT (30) 는, 화소 전극 (9) 에 전기적으로 접속되어 있고, 액정 장치의 동작시에 화소 전극 (9) 을 스위칭 제어한다. 화상 신호가 공급되는 데이터선 (6) 은, TFT (30) 의 소스에 전기적으로 접속되어 있다. 데이터선 (6) 에 기입하는 화상 신호 S1, S2, …, Sn 은, 이 순서로 선순차 (線順次) 로 공급한다.
TFT (30) 의 게이트에는 주사선 (11) 이 전기적으로 접속되어 있다. 본 실시형태에 관련된 액정 장치는, 소정의 타이밍으로 주사선 (11) 에 펄스적으로 주사 신호 G1, G2,…, Gm 을, 이 순서로 선순차로 인가하도록 구성되어 있다. 화소 전극 (9) 은, TFT (30) 의 드레인에 전기적으로 접속되어 있다. 스위칭 소자인 TFT (30) 가 일정기간 그 스위치를 닫음으로써, 데이터선 (6) 으로부터 공급되는 화상 신호 S1, S2,…, Sn 이 (그 화소 전극에) 소정의 타이밍으로 기입된다. 화소 전극 (9) 을 통하여 액정층 (50) 에 기입된 소정 레벨의 화상 신호 S1, S2, …, Sn 은, 대향 기판 (20) 에 형성된 대향 전극 (21) 사이에 일정기간 유지된다. 액정층 (50) (도 2 참조) 을 구성하는 액정은, 인가되는 전압 레벨에 의해 분자 집합의 배향이나 질서가 변화됨으로써, 광을 변조하여, 계조 표시를 가능하게 한다.
여기에서 유지된 화상 신호가 리크되는 것을 방지하기 위해, 화소 전극 (9) 과 대향 전극 (21) (도 2 참조) 사이에 형성되는 액정 용량에 대해 전기적으로 병렬로 축적 용량 (70) 이 형성되어 있다. 축적 용량 (70) 은, 화상 신호의 공급에 따라 각 화소 전극 (9) 의 전위를 일시적으로 유지하는 유지 용량으로서 기능하는 용량 소자이다. 축적 용량 (70) 의 일방의 전극은, 화소 전극 (9) 과 전기적으로 병렬하여 TFT (30) 의 드레인에 전기적으로 접속되고, 타방의 전극은, 정전위가 되도록, 전위 고정의 용량선 (300) 에 전기적으로 접속되어 있다. 또한, 축적 용량 (70) 은, 후술하는 바와 같이, TFT (30) 에 입사되는 광을 차단하는 차광막으로서도 기능한다.
다음으로, 상기 서술한 화소부, 특히 TFT (30) 의 구체적 구성에 대해, 도 4 및 도 5 를 참조하여 설명한다. 도 4 는, 액정 장치의 표시 영역 (100) 내에 규칙적으로 배치된 복수의 화소부의 평면도이다. 도 5 는, TFT (30) 의 도 4 의 A-A' 선에 있어서의 모식 단면도이다. 또한, 도 4 및 도 5 에서는, 각 구성 요소를 도면 상에서 인식할 수 있을 정도의 크기로 하기 위해, 그 요소마다 축척 등을 변경하고 있다. 또, 도 4 및 도 5 에서는, 도 1 또는 도 2 를 참조하여 설명한 구성 중, 소자 기판 (10) 측의 구성만에 대해 설명하고, 일부의 구성 요소에 대해서는 도시를 생략하고 있다.
도 4 에 있어서, 표시 영역 (100) (도 3 참조) 내에는, 격자 형상으로 배선이 형성되고, 이러한 배선에서 구획된 대략 사각형의 영역에 화소 전극 (9) 이 형성되어 있다. 즉, X 방향으로 주사선 (상측 주사선 (11a) 과 하측 주사선 (11b)) 과 용량선 (300) 이 연장되고, Y 방향으로는 데이터선 (6) 이 연장되어 있다. TFT (30) 및 축적 용량 (70) 도, 개구율을 향상시키기 위해서 상기 서술한 배선과 평면에서 보아 중첩되도록 형성되어 있다.
그리고, TFT (30) 에 대한 광의 입사를 저감시키기 위해서, 그 TFT 와 평면에서 보아 중첩되는 차광막이 형성되어 있다. 차광막은, TFT (30) 의 소자 기판 (10) 측에 위치하는 하측 차광막 (제 1 차광막) 과 TFT (30) 의 대향 기판 (20) 측에 위치하는 상측 차광막 (제 2 차광막) 이 있고, 상기 서술한 배선 등이 차광막을 겸하는 구성으로 되어 있다.
TFT (30) 는, 다결정 실리콘으로 이루어지는 반도체층 (1), 게이트 전극 (5), 및 게이트 절연막 (45) (도 5 참조) 등으로 이루어진다. TFT (30) 는 LDD 구조를 갖고 있고, 반도체층 (1) 은, Y 방향을 따른 채널 길이를 갖는 채널 영역 (1a), 데이터선측 LDD 영역 (1b) 및 화소 전극측 LDD 영역 (1c), 그리고 데이터선측 소스 드레인 영역 (1d) 및 화소 전극측 소스 드레인 영역 (1e) 으로 이루어진다. 또한, 본 실시형태의 액정 장치의 TFT (30) 에 있어서는 게이트 길이와 채널 길이는 대략 동일하다. 그리고, 게이트 길이 방향과 직교하는 방향이 게이트 폭 방향이다.
채널 영역 (1a) 이외의 각 영역 (1b, 1c, 1d, 1e) 은, 이온 주입법 등에 의해 P (인) 등의 불순물이 박힌 불순물 영역이다. LDD 영역 (1b, 1c) 은, 소스 드레인 영역 (1d, 1e) 보다 불순물이 적은 저농도 불순물 영역이다. 이러한 구성에 의해, TFT (30) 의 비동작시에 있어서, 소스 영역 및 드레인 영역에 흐르는 오프 전류를 저감시키고, 또한 TFT (30) 의 동작시에 흐르는 온 전류의 저하를 억제하고 있다.
주사선 (11) 은 표시 영역 (100) 내에서는 상측 주사선 (11a) 과 하측 주사선 (11b) 의 2 층 구조로 이루어져 있다. 도 4 및 도 5 에 나타내는 바와 같이, 게이트 전극 (5) 은, 상측 주사선 (11a) 의 일부가 연장되어 형성되어 있다. 상측 주사선 (11a) 은 예를 들어 다결정 실리콘 등으로 이루어지고, X 방향을 따라 연장되는 부분과 함께, TFT (30) 의 반도체층 (1) 과 일부가 중첩되도록 Y 방향을 따라 연장되는 부분을 갖고 있다. 상측 주사선 (11a) 중 채널 영역 (1a) 과 중첩되는 부분이 게이트 전극 (5) 으로서 기능한다. 게이트 전극 (5) 과 반도체층 (1) 사이는, 게이트 절연막 (45) 에 의해 절연되어 있다.
하측 주사선 (11b) 은, 반도체층 (1) 보다 아래에서 제 1 층간 절연막 (41) 을 개재하여 소자 기판 (10) 측에 배치되고 예를 들어 텅스텐 (W), 티탄 (Ti), 티탄나이트라이드 (TiN) 등의 고융점 금속 재료 등의 차광성의 도전재료로 이루어진다. 하측 주사선 (11b) 은, X 방향으로 연장되는 본선부와, 그 본선부로부터 Y 방향을 따라 연장되는 연장부를 갖고 있다. 이러한 연장부는, TFT (30) 의 반도체층 (1) 과 평면에서 보아 중첩되도록 형성되어 있고, 소자 기판 (10) 에 있어서의 이면 반사 등의 복귀광이 TFT (30) 에 입사되는 것을 억제하는 제 1 차광막 (73) 으로서 기능하고 있다. 또한, 하측 주사선 (11b) 과 반도체층 (1) 사이는, 제 1 층간 절연막 (41) 에 의해 절연되어 있다.
소자 기판 (10) 상의 TFT (30) 보다 상부에 제 2 층간 절연막 (42) 를 개재하여 상층측 (대향 기판 (20) 측) 에는, 축적 용량 (70) 이 형성되어 있다. 축적 용량 (70) 은, 유전체막 (75) (도 5 참조) 과, 그 유전체막을 개재하여 대향 배치된 하부 용량 전극 (71) 과 상부 용량 전극 (301) 으로 이루어진다. 상부 용량 전극 (301) 은, 용량선 (300) 의 일부가 Y 방향으로 돌출된 부분이다. 용량선 (300) 은, Al (알루미늄), Ag (은) 등의 금속 또는 그 금속을 함유한 합금으로 이루어지고, 대향 기판 (20) 측에서의 광의 입사를 차단할 수 있다. 한편, 하부 용량 전극 (71) 은 도전성의 다결정 실리콘 등으로 이루어지는 독립된 막으로서, 도시하지 않은 컨택트홀을 통하여 TFT (30) 의 화소 전극측 소스 드레인 영역 (1e) 및 화소 전극 (9) 에 전기적으로 접속되어 있다. 상기 서술한 쌍방의 전극 (특히 상부 용량 전극 (301)) 은 TFT (30) 에 대한 차광막으로서도 기능하기 때문에, 이하, 축적 용량 (70) 을 제 2 차광막 (축적 용량) (70) 으로서 기재한다. 또한, 화소 전극 (9) 은 도시하지 않은 중계 전극과, 동일하게 도시하지 않은 컨택트홀 등을 통하여 하부 용량 전극 (71) 과 전기적으로 접속되어 있다.
제 2 차광막 (축적 용량) (70) 의 상방 (대향 기판 (20) 측) 에는, 제 3 층간 절연막 (43) 을 개재하여, 데이터선 (6) 이 형성되어 있다. 데이터선 (6) 은, 반도체층 (1) 의 데이터선측 소스 드레인 영역 (1d) 에, 도시하지 않은 컨택트홀을 통하여 전기적으로 접속되어 있다. 또한, 데이터선 (6) 도, TFT (30) 를 차광하는 기능을 갖고 있다.
화소 전극 (9) 은, 데이터선 (6) 의 상방 (대향 기판 (20) 측) 에, 제 4 층간 절연막 (도시 생략) 을 개재하여 형성되어 있다. 화소 전극 (9) 은, 하부 용량 전극 (71), 및 도시하지 않은 컨택트홀과 도시하지 않은 중계막을 통하여 반도체층 (1) 의 화소 전극측 소스 드레인 영역 (1e) 에 전기적으로 접속되어 있다.
이상 서술한 바와 같이, 본 실시형태의 액정 장치는 TFT (30) 의 상하에 차광막을 형성하여, 그 TFT 에 대한 광의 입사를 저감시키고 있다. 그리고, 층간 절연막의 형상 및 형성 수단 등을 연구함으로써, 차광막의 차광성 (차광 기능) 을 더욱 더 향상시켜, 횡방향 혹은 경사 방향으로부터 입사되는 광을 차광하는 것을 가능하게 하고 있다. 이러한 층간 절연막의 형상 등을 도 5 에 나타낸다.
도 5 는, TFT (30) 의 도 4 의 A-A' 선에 있어서의 모식 단면도로서, TFT (30) 의 채널 영역 (1a) 에 있어서의 제 2 차광막의 단면 형상을 나타내는 것이다. 소자 기판 (10) 으로부터 데이터선 (6) 까지를 도시하고, 화소 전극 (9) 등의 도시를 생략하고 있다. Y 방향은 소자 기판 (10) 에 수직인 방향이고, X 방향이 게이트 폭 방향이다. 여기에서, 제 2 차광막 (축적 용량) (70) 의 게이트폭 방향의 치수는, 제 1 차광막 (73) 의 그 치수보다 크다. 따라서, 제 1 차광막 (73) 의 단부 (이하, 「제 1 단부」라고 칭한다) (E1) 는, 제 2 차광막 (축적 용량) (70) 의 단부 (이하, 「제 2 단부」라고 칭한다) (E2) 보다 내측 (TFT (30) 집합) 에 위치하고 있다. 그리고, 제 1 층간 절연막 (41) 은, 제 1 차광막 (73) 에 의해 발생하는 단차의 영역에는 그다지 두껍게 성막되지 않고, 소자 기판 (10) 을 향하여 가파르게 떨어지듯이 성막되어 있다. 그 결과, 제 1 층간 절연막 (41) 의 막 두께가 가장 얇은 부분 (이하, 「제 1 최박부」라고 칭한다) (S1) 과 제 1 차광막 (73) 의 표면과 제 1 층간 절연막 (41) 의 표면의 간격이 가장 짧아지는 부분 (이하, 「제 1 최단부」라고 칭한다) (T1) 중 적어도 일방이 제 1 단부 (E1) 와 제 2 단부 (E2) 사이의 영역에 위치하고 있다.
제 2 층간 절연막 (42) 도, 제 1 층간 절연막 (41) 과 동일하게, 제 1 차광막 (73) 에 의해 발생하는 단차의 영역에는 그다지 두껍게 성막되지 않고, 소자 기판 (10) 을 향하여 가파르게 떨어지듯이 성막되어 있다. 그 결과, 제 2 층간 절연막 (42) 의 표면과 소자 기판 (10) 의 표면의 간격이 가장 짧아지는 부분 (이하, 「제 2 최박부」라고 칭한다) (S2) 과, 제 1 차광막 (73) 의 표면과 제 2 층간 절연막 (42) 의 표면의 간격이 가장 짧아지는 부분 (이하, 「제 2 최단부」라고 칭한다) (T2) 중 적어도 일방이 제 1 단부 (E1) 와 제 2 단부 (E2) 사이의 영역에 위치하고 있다.
제 1 층간 절연막 (41) 과 제 2 층간 절연막 (42) 의 쌍방이, 제 1 단부 (E1) 와 제 2 단부 (E2) 사이의 영역에서, 소자 기판 (10) 을 향하여 가파르게 떨어지듯이 성막되어 있기 때문에, 그 영역에서는 제 2 층간 절연막 (42) 의 표면과 소자 기판 (10) 의 거리가 매우 짧아진다. 따라서, 제 2 차광막 (축적 용량) (70) 을 제 2 층간 절연막 (42) 상에 형성하면, 그 영역에서는 제 2 차광막 (축적 용량) (70) 이 TFT (30) 의 상면뿐만 아니라 측면도 덮도록 형성된다. 따라서, TFT (30) 는 측방 (횡방향) 혹은 경사 방향으로부터 입사되는 광에 대해서도, 충분히 차광된다.
상기 서술한 (층간 절연막의) 형상은, 층간 절연막을 HDP-CVD 법에 의해 성막함으로써 달성할 수 있다. HDP-CVD 법에 의하면, 성막과 스퍼터 (에 의한 막의 에칭) 를 동시에 진행시킬 수 있다. 그리고 조건 설정에 따라, 상기 서술한 성막의 레이트와 에칭의 레이트의 비를 소정 범위 내에서 제어할 수 있다. 그리고, 그 에칭 레이트는, 스퍼터 이온의 (소자 기판 (10) 에 대한) 입사 각도가 대략 50 도가 될 때 가장 빨라진다. 상기 각도로 스퍼터하면서 성막하면, 제 1 단부 (E1) 의 부근에서는 성막 레이트보다 에칭 레이트가 높아져, 도 5 에 나타내는 바와 같은 가파른 형상의 막이 얻어진다.
도 6 은, 비교하기 위해서 나타내는 종래의 TFT (30) 의, 동일 지점의 모식 단면도이다. 도 5 에 나타내는 실시형태의 액정 장치와 공통되는 구성 요소에는 동일 부호를 부여하고, 설명은 일부 생략하여 기재한다. 제 1 층간 절연막 (41) 과 제 2 층간 절연막 (42) 의 쌍방을 일반적인 CVD 법으로 형성하고 있다. 따라서, 제 1 단부 (E1) 의 부근에서는, 상기 쌍방의 절연막이 두껍게 성막되어 있고, 이러한 절연막 상에 형성된 제 2 차광막 (축적 용량) (70) 은, TFT (30) 의 상면만을 덮고 있다.
본 실시형태의 액정 장치는, HDP-CVD 법의 특성을 이용하여, 제 1 단부 (E1) 의 부근에 있어서 절연막을 가파르게 성막함으로써, 공정수를 증가시키지 않고 TFT (30) 에 대한 차광성을 향상시키고 있다. 그 결과, 리크 전류에 의한 표시 품질의 저하가 효과적으로 저감된 액정 장치를 얻을 수 있게 하고 있다.
또한, 상기 서술한 실시형태에서는 쌍방 (제 1 과 제 2 실시형태) 의 층간 절연막을 HDP-CVD 법으로 성막하고 있다. 그러나, 어느 일방의 절연막을 HDP-CVD 법으로 성막하면 상기 서술한 효과를 얻을 수 있다.
＜전자기기＞
상기 서술한 액정 장치는, 예를 들어, 도 7 에 나타내는 바와 같은 전자기기로서의 프로젝터 (500) 에 탑재하여 사용할 수 있다. 프로젝터 (500) 는, 본체 (510), 렌즈 (520) 를 갖고 있고, 내장된 광원 (도시 생략) 으로부터 광을 사출하여, 이것을 내부에 구비되어 있는 표시부 혹은 라이트 밸브로서의 상기 서술한 실시형태에 관련된 액정 장치에 따라 변조한 후에 렌즈 (520) 로부터 전방으로 투사하는 장치이다. 프로젝터 (500) 는, 차광성이 향상된 TFT (30) 를 구비하고 있기 때문에 광리크 전류 등의 영향에 의한 문제가 적은, 고품위한 표시를 실시할 수 있다.
(변형예)
상기 서술한 실시형태에서는 투과형의 액정 장치를 예로 서술하였다. 그러나, 본 발명은 반사형의 액정 장치에도 적용할 수 있다. 화상 표시에는 기여하지 않는 외광이 TFT 에 입사되는 것을 저감시킬 수 있기 때문에, 투과형의 액정 장치와 동일하게, 리크 전류에 의한 표시 품질의 저하를 저감시킬 수 있다.

Claims (6)

  1. 기판과,
    상기 기판 상에 형성된 소정의 폭을 갖는 제 1 차광막과,
    상기 제 1 차광막 상에 형성된 제 1 층간 절연막과,
    상기 제 1 층간 절연막 상에 형성된 트랜지스터와,
    상기 트랜지스터 상에 형성된 제 2 층간 절연막과,
    상기 제 2 층간 절연막 상에 형성된 제 2 차광막을 적어도 구비하는 전기 광학 장치로서,
    상기 트랜지스터의 반도체층은, 상기 기판측으로부터 상기 제 1 차광막으로 덮이도록 형성됨과 함께, 상기 기판과는 반대측으로부터 상기 제 2 차광막으로 덮이도록 형성되어 있고,
    상기 제 2 차광막은, 상기 제 1 차광막보다 폭 넓게 형성되어 있고,
    상기 제 1 층간 절연막의 막 두께가 가장 얇은 부분은, 평면에서 보아 상기 제 1 차광막의 단부와 상기 제 2 차광막의 단부 사이에 존재하는 것을 특징으로 하는 전기 광학 장치.
  2. 기판과,
    상기 기판 상에 형성된 소정의 폭을 갖는 제 1 차광막과,
    상기 제 1 차광막 상에 형성된 제 1 층간 절연막과,
    상기 제 1 층간 절연막 상에 형성된 트랜지스터와,
    상기 트랜지스터 상에 형성된 제 2 층간 절연막과,
    상기 제 2 층간 절연막 상에 형성된 제 2 차광막을 적어도 구비하는 전기 광학 장치로서,
    상기 트랜지스터의 반도체층은, 상기 기판측으로부터 상기 제 1 차광막으로 덮이도록 형성됨과 함께, 상기 기판과는 반대측으로부터 상기 제 2 차광막으로 덮이도록 형성되어 있고,
    상기 제 2 차광막은, 상기 제 1 차광막보다 폭 넓게 형성되어 있고,
    상기 제 1 차광막의 표면과 상기 제 1 층간 절연막의 표면의 간격이 가장 짧아지는 부분이, 평면에서 보아 상기 제 1 차광막의 단부와 상기 제 2 차광막의 단부 사이에 존재하는 것을 특징으로 하는 전기 광학 장치.
  3. 기판과,
    상기 기판 상에 형성된 소정의 폭을 갖는 제 1 차광막과,
    상기 제 1 차광막 상에 형성된 제 1 층간 절연막과,
    상기 제 1 층간 절연막 상에 형성된 트랜지스터와,
    상기 트랜지스터 상에 형성된 제 2 층간 절연막과,
    상기 제 2 층간 절연막 상에 형성된 제 2 차광막을 적어도 구비하는 전기 광학 장치로서,
    상기 트랜지스터의 반도체층은, 상기 기판측으로부터 상기 제 1 차광막으로 덮이도록 형성됨과 함께, 상기 기판과는 반대측으로부터 상기 제 2 차광막으로 덮이도록 형성되어 있고,
    상기 제 2 차광막은, 상기 제 1 차광막보다 폭 넓게 형성되어 있고,
    상기 제 2 층간 절연막의 표면과 상기 기판 표면의 간격이 가장 짧아지는 부분이, 평면에서 보아 상기 제 1 차광막의 단부와 상기 제 2 차광막의 단부 사이에 존재하는 것을 특징으로 하는 전기 광학 장치.
  4. 기판과,
    상기 기판 상에 형성된 소정의 폭을 갖는 제 1 차광막과,
    상기 제 1 차광막 상에 형성된 제 1 층간 절연막과,
    상기 제 1 층간 절연막 상에 형성된 트랜지스터와,
    상기 트랜지스터 상에 형성된 제 2 층간 절연막과,
    상기 제 2 층간 절연막 상에 형성된 제 2 차광막을 적어도 구비하는 전기 광학 장치로서,
    상기 트랜지스터의 반도체층은, 상기 기판측으로부터 상기 제 1 차광막으로 덮이도록 형성됨과 함께, 상기 기판과는 반대측으로부터 상기 제 2 차광막으로 덮이도록 형성되어 있고,
    상기 제 2 차광막은, 상기 제 1 차광막보다 폭 넓게 형성되어 있고,
    상기 제 1 차광막의 표면과 상기 제 2 층간 절연막의 표면의 간격이 가장 짧아지는 부분이, 평면에서 보아 상기 제 1 차광막의 단부와 상기 제 2 차광막의 단부 사이에 존재하는 것을 특징으로 하는 전기 광학 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 1 층간 절연막과 상기 제 2 층간 절연막 중 적어도 일방은, HDP-CVD 법에 의해 형성되어 있는 것을 특징으로 하는 전기 광학 장치.
  6. 기판 상에 소정의 폭을 갖는 제 1 차광막을 형성하는 제 1 공정과,
    상기 기판 상에 제 1 층간 절연막을 형성하는 제 2 공정과,
    상기 제 1 층간 절연막 상에 트랜지스터를 형성하는 제 3 공정과,
    상기 트랜지스터를 덮는 제 2 층간 절연막을 형성하는 제 4 공정과,
    상기 제 2 층간 절연막 상에 상기 트랜지스터를 덮는 제 2 차광막을 형성하는 제 5 공정을 포함하는 전기 광학 장치의 제조 방법으로서,
    상기 제 2 공정 또는 상기 제 4 공정에 있어서, 적어도 일방의 상기 층간 절연막이 HDP-CVD 법에 의해 형성되는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
KR1020090014656A 2008-02-29 2009-02-23 전기 광학 장치 및 전기 광학 장치의 제조 방법 KR20090093824A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-049288 2008-02-29
JP2008049288A JP5481790B2 (ja) 2008-02-29 2008-02-29 電気光学装置

Publications (1)

Publication Number Publication Date
KR20090093824A true KR20090093824A (ko) 2009-09-02

Family

ID=41012918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090014656A KR20090093824A (ko) 2008-02-29 2009-02-23 전기 광학 장치 및 전기 광학 장치의 제조 방법

Country Status (4)

Country Link
US (1) US20090219471A1 (ko)
JP (1) JP5481790B2 (ko)
KR (1) KR20090093824A (ko)
CN (1) CN101520582A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190075633A (ko) * 2017-12-21 2019-07-01 엘지디스플레이 주식회사 액정표시장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101325916B1 (ko) * 2010-07-21 2013-11-07 엘지디스플레이 주식회사 액정표시장치
JP2017156718A (ja) 2016-03-04 2017-09-07 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100223899B1 (ko) * 1996-01-15 1999-10-15 구자홍 액정표시장치의 구조 및 제조방법
JP3716580B2 (ja) * 1997-02-27 2005-11-16 セイコーエプソン株式会社 液晶装置及びその製造方法、並びに投写型表示装置
JP2000094310A (ja) * 1998-09-24 2000-04-04 Matsushita Electric Ind Co Ltd 被研磨基板の保持装置、基板の研磨方法及び半導体装置の製造方法
JP3230669B2 (ja) * 1998-11-26 2001-11-19 日本電気株式会社 液晶表示装置用薄膜トランジスタ基板およびその製造方法
KR100481590B1 (ko) * 2000-04-21 2005-04-08 세이코 엡슨 가부시키가이샤 전기 광학 장치, 투사형 표시 장치 및 전기 광학 장치의제조 방법
KR100626910B1 (ko) * 2002-05-21 2006-09-20 세이코 엡슨 가부시키가이샤 전기 광학 장치 및 전자기기
JP4400239B2 (ja) * 2004-02-16 2010-01-20 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4148239B2 (ja) * 2005-05-24 2008-09-10 セイコーエプソン株式会社 液晶表示パネル
JP4876548B2 (ja) * 2005-11-22 2012-02-15 セイコーエプソン株式会社 電気光学装置の製造方法
JP4197016B2 (ja) * 2006-07-24 2008-12-17 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
JP3960353B2 (ja) * 2006-08-18 2007-08-15 ソニー株式会社 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190075633A (ko) * 2017-12-21 2019-07-01 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
JP5481790B2 (ja) 2014-04-23
CN101520582A (zh) 2009-09-02
JP2009205051A (ja) 2009-09-10
US20090219471A1 (en) 2009-09-03

Similar Documents

Publication Publication Date Title
KR100469109B1 (ko) 전기 광학 장치 및 그 제조방법 및 전자기기
US8259248B2 (en) Electrooptic device and electronic device
US7317497B2 (en) Electro-optical device and electronic apparatus
US8059220B2 (en) Electro-optical device, method for production of electro-optical device, and electronic apparatus
US8035108B2 (en) Thin film transistor substrate, liquid crystal display panel including the same, and method of manufacturing liquid crystal display panel
KR100697998B1 (ko) 반도체 장치 및 그 제조 방법, 전기 광학 장치 및 그 제조 방법, 그리고 전자기기
JP2007148345A (ja) 液晶表示装置及びその製造方法
JP4599655B2 (ja) 電気光学装置及びプロジェクタ
KR100568372B1 (ko) 전기 광학 장치 및 전자 기기
KR100644116B1 (ko) 전기광학장치, 제조방법 및 전자기기
US6806500B2 (en) Electro-optical device and electronic apparatus
KR20090093824A (ko) 전기 광학 장치 및 전기 광학 장치의 제조 방법
CN115079472B (zh) 电光装置和电子设备
KR20070069054A (ko) 전기 광학 장치, 그 제조 방법, 및 전자기기
KR20030076421A (ko) 전기 광학 장치 및 그 제조 방법 및 전자기기
JP2897828B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
JP2008040123A (ja) 液晶表示装置
CN115079473B (zh) 电光装置和电子设备
JP4003724B2 (ja) 電気光学装置及び電子機器
JP4462128B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP2014153384A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP4269659B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP2010237687A (ja) 電気光学装置およびプロジェクタ
JP4910706B2 (ja) 電気光学装置の製造方法
JP4147996B2 (ja) 電気光学装置及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid