JPH05326550A - 絶縁ゲート型電界効果トランジスタ及びその製造装置 - Google Patents

絶縁ゲート型電界効果トランジスタ及びその製造装置

Info

Publication number
JPH05326550A
JPH05326550A JP4128790A JP12879092A JPH05326550A JP H05326550 A JPH05326550 A JP H05326550A JP 4128790 A JP4128790 A JP 4128790A JP 12879092 A JP12879092 A JP 12879092A JP H05326550 A JPH05326550 A JP H05326550A
Authority
JP
Japan
Prior art keywords
silicon nitride
field effect
effect transistor
silicon
insulated gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4128790A
Other languages
English (en)
Inventor
Kunihiko Watanabe
邦彦 渡邉
Masahiro Tanaka
政博 田中
Asao Nakano
朝雄 中野
Kiyoshi Ogata
潔 尾形
Satoru Todoroki
悟 轟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4128790A priority Critical patent/JPH05326550A/ja
Publication of JPH05326550A publication Critical patent/JPH05326550A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】ゲート絶縁層または保護層を、内部応力を低減
した六方晶窒化シリコン(β相)を主体とした物質で構成
し、加えて酸化シリコンクラスタの局在を抑制すること
で、絶縁ゲート型電界効果トランジスタの特性向上を図
ると共に、それらを実現することのできるプラズマCV
D成膜装置を提供する。 【構成】絶縁ゲート型電界効果トランジスタのゲート絶
縁層3または保護層9に用いられるアモルファス窒化シ
リコンを、高温型の六方晶(β相)を主体とすることで
内部応力を低減する。窒化シリコンの形成にはプラズマ
CVD法、特に電子サイクロトロン共鳴マイクロ波プラ
ズマCVD法が有効であり、CVD時に基板を室温以下
の温度に冷却し、急冷によりβ相を凍結し、α相(低温
型三方晶)への構造相転移を抑制する。 【効果】構造相転移に伴う体積、構造変化に起因する内
部応力の抑制が可能になる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、LSI、薄膜トランジ
スタ等のゲート絶縁層、保護層等に使用する窒化シリコ
ン系アモルファス絶縁材料に係り、特に低応力化、特性
の大面積均一化等に有効なシリコン系アモルファス絶縁
材料を用いた絶縁ゲート型電界効果トランジスおよびそ
の製造装置タに関するものである。
【0002】
【従来の技術】絶縁ゲート型電界効果トランジスタに用
いる絶縁層、保護層には、従来からシリコン系絶縁材料
が用いられることが多い。特にアモルファスシリコン、
多結晶シリコン等を半導体層として用いた薄膜トランジ
スタの場合、大面積化の点で有利で、かつ絶縁層と半導
体層とを真空を破ることなく連続形成可能なシリコン系
アモルファス絶縁材料を用いることが一般的である。
【0003】これらのシリコン系アモルファス絶縁材料
に関しては、従来から例えば特開昭59−33874号
公報等に記載されているように、窒化シリコン、酸化シ
リコン、リン硅酸ガラス、モリブデンシリサイド、タン
グステンシリサイド等が知られているが、比誘電率が比
較的大きく、水やアルカリプロテクトの点で有利な窒化
シリコンが多く用いられる。前記公報は、これらのシリ
コン系アモルファス絶縁材料を電子サイクロトロン共鳴
を用いたマイクロ波プラズマCVD法で形成する方法、
必要に応じて形成工程前後に絶縁層および半導体層等を
陽極酸化、熱処理する方法等について記載している。
【0004】また、特開平3−102874号公報に
は、絶縁層として窒化シリコンを形成後、プラズマ処理
または熱処理等によってこの窒化シリコン表面を酸化す
る方法が記載されている。これは窒化シリコン表面を酸
化し親水性として、その後の工程を歩留り良く行なうこ
とを目的としている。
【0005】
【発明が解決しようとする課題】以上述べてきたシリコ
ン系アモルファス絶縁材料では、各々の形成時の条件、
形成前後の半導体基板、シリコン系アモルファス絶縁材
料の処理条件等については記載しているが、アモルファ
ス材料の組成、構造については考慮が不足していた。即
ち構成原子の種類、比率等の規定はあるが、各々の原子
の結合状態や配位数等については全く考慮されていなか
った。その理由は、今まで特にシリコン系アモルファス
絶縁材料に関して、各々の原子の結合状態や配位数を制
御する技術が確立していなかったことは勿論、原子の結
合状態や配位数のような近距離の構造を解析する手段が
なかったことに起因している。
【0006】このような状況に於いては、構成原子の総
量は規定されてもアモルファス材料の結合状態や構造に
ついて制御すること、及び構造の解析を行なうことが困
難である。特に構造相転移等に基づく体積変化や構造変
化は内部応力の増加を招き、不良の原因となる可能性が
あるが、相転移の有無や結合状態の変化に対する情報が
得られないことで、それに関する対策が行なえないとい
う問題があった。さらに不純物原子等の結合状態につい
ての情報が得られないことで、微細な組成の差異に起因
する特性ばらつきに関して対策が行なえないという問題
があった。
【0007】したがって、本発明の目的は、第1に前記
のようなアモルファス材料の構造解析を行なうことで、
絶縁ゲート型電界効果トランジスタのゲート絶縁層、保
護層に用いるシリコン系アモルファス絶縁材料の構造、
結合状態に関する情報を取得することにより、応力変化
の少ないβ相となる六方晶窒化シリコンを主体とする窒
化シリコンをゲート絶縁層、保護層とする改良された絶
縁ゲート型電界効果トランジスタを提供することにあ
り、第2にその製造方法を提供することにあり、第3に
その製造装置を提供することにある。
【0008】
【課題を解決するための手段】上記第1の目的に対して
は、アモルファス材料の局所的な構造を解析可能な拡張
X線吸収端微細構造解析法(以下EXAFSと略す)を
採用することで、窒化シリコン中の局所構造の解析が可
能である。それによって、ゲート絶縁層、さらには絶縁
保護層を構成する好ましい窒化シリコンの構造は、六方
晶窒化シリコン(β相)を少なくとも90%含む絶縁層
を用いることであり、また不純物として窒化シリコン中
に含有される酸化シリコンは10%以下であり、窒化シ
リコン中に二酸化シリコンクラスタを形成させず、いわ
ゆる酸窒化シリコンの状態にすることで解決される。
【0009】また、第2の目的に対しては、プラズマC
VD法、特に電子サイクロトロン共鳴を利用したマイク
ロ波プラズマCVD法を採用し、成膜時に基板を室温以
下の温度に冷却し、六方晶窒化シリコン(β相)の形成
を容易にすることであり、これりより二酸化シリコンク
ラスタの抑制が可能となる。
【0010】また、第3の目的に対しては、絶縁ゲート
型電界効果トランジスタのゲート絶縁層、保護層の少な
くとも一方を、窒化シリコンを主体とする薄膜として形
成するプラズマ成膜装置において、プラズマ発生手段に
より原料ガスを分解して所定の基板にプラズマCVDを
施すに際し、基板を室温以下の温度に冷却する基板冷却
機構を基板ホルダに設けたものである。
【0011】
【作用】アモルファス材料の局所的な構造を解析する手
段としては、EXAFS法を用いることが有効であるこ
とが分かった。EXAFS法はX線の結晶回折で構造解
析を行なうのではなく、元素に特有なX線の吸収端を利
用して近距離の構造を観測する方法であるため、アモル
ファス構造のような長距離秩序(結晶構造)を持たない
物質の解析が可能である。
【0012】しかし、シリコンのK吸収端(1.840
keV)の測定のためには、低エネルギー帯域の装置が
必要であった。本発明に用いたEXAFS装置は特開昭
61−84584号公報、あるいは特開昭61−117
436号公報等に記載された装置であり、シリコンのK
吸収端測定が充分行なえるものである。
【0013】このEXAFS装置を用いて絶縁ゲート型
電界効果トランジスタのゲート絶縁層に用いられる窒化
シリコンを測定、解析した結果、次の2つのことが明ら
かになった。第1の結論は、六方晶(β相)窒化シリコ
ンを主体としたゲート絶縁層を用いることで、低応力化
が実現することである。その理由を以下に記す。窒化シ
リコンの構造には低温型の三方晶(α相)と高温型の六
方晶(β相)が存在し、両者の相転移温度は1150℃
である。熱CVD法あるいはプラズマCVD法で窒化シ
リコンを形成した場合、反応時は気相から固相への昇華
が起り成長表面は1150℃以上の高温に匹敵するエネ
ルギー状態が実現する。そこで形成直後はその殆どが高
温型六方晶(β相)窒化シリコンとなる。その後低温状
態へと移行することによって(温度が下がることによっ
て)高温型六方晶(β相)窒化シリコンは低温型三方晶
窒化シリコン(α相)へと構造相転移を起すが、その時
に体積変化と構造変化が起り、物質中に応力が発生す
る。そこで高温型六方晶(β相)窒化シリコンの状態で
凍結させることにより、内部応力の低減が可能なのであ
る。さらに窒化シリコンを保護層として用いた場合は、
より低応力化が必要であり、六方晶(β相)窒化シリコ
ンの方が有利である。
【0014】第2の結論は、ゲート絶縁層には製造装置
のリーク等に起因する酸素が必ず存在し、窒化シリコン
もわずかながら酸化されるが、酸素原子は二酸化シリコ
ンクラスタとして存在するよりも、シリコン原子まわり
の窒素原子に置きかわって存在する状態、即ち酸素原子
が結合しているシリコン原子には必ず1つ以上の窒素原
子が結合している状態の酸窒化シリコンであることが、
大面積にわたっての特性ばらつきの抑制のためには有利
であるということである。酸化シリコンはゲート絶縁
層、保護層として用いられている材料ではあるが、従来
の技術に記載されているように積極的に酸窒化シリコン
を形成する場合はともかく、制御不能な要因で形成され
る場合はできるだけ特性分布に影響ない状態で存在させ
る必要がある。この点で、酸素原子が結合しているシリ
コン原子には必ず1つ以上の窒素原子が結合しているよ
うな状態で存在させる方が有利である。また、積極的に
酸窒化シリコンを形成する場合でも、プロセスマージン
やより一層の特性均一化の点で、前記方法が有利であ
る。
【0015】以上のような六方晶(β相)窒化シリコン
の凍結、または酸素原子が結合しているシリコン原子に
は必ず1つ以上の窒素原子が結合しているような状態の
実現のためには、プラズマCVD法が有効である。その
理由は、前記のように六方晶(β相)窒化シリコンの凍
結には、高エネルギー状態からの急冷等が必要であり、
通常の高エネルギーのプラズマ状態による基板温度30
0℃程度での形成では不十分であるが、これを室温以下
の基板温度にすると高温型六方晶(β相)窒化シリコン
の凍結効果が飛躍的に向上し、窒化シリコン中の少なく
とも90%は凍結できることを確認した。
【0016】同一基板温度で比較した場合には、特に電
子サイクロトロン共鳴を利用したマイクロ波プラズマC
VD法が、より高エネルギー(高電子温度、高プラズマ
密度)のプラズマ状態での形成であるこから一層その効
果が加速される。また、原料ガスが殆ど原子状に分解さ
れるため、二酸化シリコンクラスターは形成されにく
く、酸素原子が結合するシリコン原子には必ず1つ以上
の窒素原子が結合している構造を実現するためにも有効
である。
【0017】
【実施例】以下、本発明の一実施例を図面にしたがって
説明する。 〈実施例1〉図1は、本発明の一実施例を示すアモルフ
ァスシリコン薄膜トランジスタの断面図である。本実施
例のアモルファスシリコン薄膜トランジスタは、ガラス
基板1上にゲート電極2、ゲート絶縁層3、半導体層
4、コンタクト層5、ソース電極6及びドレイン電極7
で構成されている。
【0018】図2は、ゲート絶縁層3を形成するマイク
ロ波プラズマCVD成膜装置の概略断面図で、同図
(a)は全体の構成図、同図(b)は基板冷却機構10
の詳細図を示している。同図(a)において、21はマ
グネトロン、22はマイクロ波導波管、23はECRコ
イル(電子サイクロトロン共鳴)、24はCVDガス供
給系、25は基板、26は基板ホルダ、27は真空槽、
28は制御コイル、29は冷却パイプ、30は基板冷却
機構、31は排気用主ポンプ、32は補助ポンプであ
り、通常の装置と異なる点は、基板25を室温以下の基
板温度に保持するための冷却パイプ29と基板冷却機構
30が増設されている点である。なお、この例ではプラ
ズマCVD成膜装置をマイクロ波プラズマCVD成膜装
置としたが、その他の例えば周知の高周波プラズマCV
D装置これら冷却パイプ29と基板冷却機構30を設け
て基板25を冷却するようにしても良いことは云うまで
もない。
【0019】図2(b)の基板冷却機構30の詳細図に
したがって、基板25の冷却について説明すると、基板
ホルダ26はその内部に冷却パイプ29の延長部からな
る熱交換器部29aを収容しており、このパイプ内を冷
媒が循環ポンプ36により循環する。基板25と基板ホ
ルダ26と熱交換器部29aとは熱的に接続されてい
る。一方、冷却パイプ29の他の延長部は、冷却器34
に接続された熱交換器37で熱的に接続され冷却され
る。35は冷媒となるガスボンベで、冷媒ガスが冷却パ
イプ29にバルブ38aを介して所定圧力となるまで供
給される。また、33は冷媒ガスの排気口でバルブ38
bを介して冷却パイプ29内のガス圧を調整する。
【0020】なお、冷媒としては、比較的熱容量が大き
く、かつ毒性が無く、安全で、かつ安価なガス、例えば
空気、窒素、アルゴン、ネオン、フロン系ガス(一般に
環境問題があるので、問題の無いものを選択使用するこ
とが望ましい)等がある。この例では窒素ガスを使用し
た。なお、周知の高周波プラズマCVD装置の場合は、
これらのガス冷媒の外に水の如き液体冷媒をも使用する
ことができる。本実施例のようにマイクロ波を使用して
いる場合は、水の如き液体はマイクロ波に吸収があるた
め、ガス冷媒に限られる。
【0021】〔薄膜トランジスタの製造工程:〕以下、
図1に示した構造のアモルファスシリコン薄膜トランジ
スタの製造工程について説明する。 (1)100mm角のガラス基板1を1%フッ化水素酸
水溶液を用いて洗浄した。(2)ゲート電極2として、
クロムをスパッタリング法で約100nm形成した。
(3)このクロム層2を形成した基板1を試料とし(図
2では基板25で表示)、これにゲート絶縁層3とし
て、窒化シリコンを図2に示した電子サイクロトロン共
鳴を利用したマイクロ波プラズマCVD装置で、基板を
室温以下の温度に冷却した状態下で、モノシランと窒素
の混合ガスを原料としてマイクロ波パワー300W、圧
力0.1Pa、室温で約350nm形成した。窒化シリ
コンの構造および特性については後で詳述する。
【0022】(4)半導体層4として、アモルファスシ
リコンを電子サイクロトロン共鳴を利用したマイクロ波
プラズマCVD法で、モノシランと水素を原料として前
記窒化シリコン形成後に真空を破ることなく約200n
m連続形成した。さらにソース電極6、ドレイン電極7
とのオーミックコンタクトのため、コンタクト層5とし
てモノシランと水素希釈5%ホスフィンの混合ガスを原
料として、リンをドープしたn型アモルファスシリコン
を約50nm連続形成した。なお、これら半導体層のC
VDにおいては、基板25を特に冷却することなく冷却
機構30を解除して行なった。
【0023】(5)ソース電極6、ドレイン電極7とし
て、アルミニウムを真空蒸着法で、約300nm形成し
た。この場合、予めアモルファスシリコン薄膜トランジ
スタのチャンネル部8が長さ0.5mm、幅10mmと
なるようにマスクを重ねて形成した。
【0024】(6)ソース電極6、ドレイン電極7をマ
スクにして、コンタクト層5のn型アモルファスシリコ
ンを六フッ化イオウを用いたドライエッチング法で除去
した。この結果、ソース電極6、ドレイン電極7下部に
のみn型アモルファスシリコンが存在する構造となっ
た。
【0025】(7)ガラス基板1端部のアモルファスシ
リコン、窒化シリコン3を四フッ化炭素を用いたドライ
エッチング法で除去した。この結果、ゲート電極2が露
出した。 以上の工程で製造されたアモルファスシリコ
ン薄膜トランジスタでは、ゲート絶縁層3に起因するク
ラック等の発生は認められず、良好なトランジスタ特性
が得られた。一方、比較例として工程(3)のゲート絶
縁層3に、基板25を特に冷却することなく、冷却機構
10を解除して従来のCVD法によって形成された窒化
シリコンを用いた場合は、ゲート絶縁層3にクラック等
の欠陥が発生しやすかった。なお、この比較例の場合の
基板温度は、プラズマに晒され加熱されて通常、150
〜200℃となっている。
【0026】〔窒化シリコンのEXAFS解析結果:〕
図3は、前記アモルファスシリコン薄膜トランジスタの
ゲート絶縁層3に用いた窒化シリコンのEXAFS解析
結果を示した特性曲線図であり、また、図4は測定に用
いたEXAFS装置の概略図を示したものである。本装
置はX線源41から放射されたX線がスリット42、モ
ノクロメータ43、X線集光鏡44、高調波除去鏡45
を通った後に、入射X線検出器46で強度が測定されて
試料47(図2の基板25)に入射する。試料47を透
過した線は、透過X線検出器48で再び強度が測定さ
れ、これらからEXAFSスペクトルが得られる。X線
はすべて真空容器49中を通り、各々の装置はゲートバ
ルブ50、ターボ分子ポンプ51、ロータリーポンプ5
2を備えた排気系で真空排気されている。
【0027】図3の横軸は原子間距離を示し、縦軸は原
子存在確率を示している。すなわち原子存在確率が大き
い距離に原子は存在しており、0.17nm付近のピー
クは窒化シリコンの第一近接Si−N結合距離を、0.
30nm付近のピークは窒化シリコンの第二近接Si−
Si結合距離を示している。同図中、(a)は本実施例
のマイクロ波プラズマCVD装置(基板冷却あり)での
形成によるものであり、(b)は比較例とした基板冷却
無しでの形成によるものである。第一近接Si−N結合
距離はともに0.17nmで一致している。しかし、本
実施例で形成した窒化シリコンの場合は、特性曲線
(a)に示すように第二近接Si−Si結合距離が0.
30nmであり、六方晶窒化シリコン(β相)であるこ
とを示している。一方、比較例の窒化シリコンの場合
は、特性曲線(b)に示すように第二近接Si−Si結
合距離が0.29nmであり、三方晶窒化シリコン(α
相)であることを示している。しかし、三方晶窒化シリ
コン(α相)と六方晶窒化シリコン(β相)の差異は、
原子間距離にして0.01nmであり、本解析に用いた
EXAFS装置の測定誤差は、原子間距離にして0.0
01nmである。そこで本解析で得られた結果は、測定
誤差を考慮すると、本実施例により形成した窒化シリコ
ン(a)には六方晶窒化シリコン(β相)が90%以上
存在し、比較例で形成した窒化シリコン(b)には三方
晶窒化シリコン(α相)が90%以上存在することを示
している。
【0028】以上の結果より、本実施例の基板を室温以
下に冷却保持しながらマイクロ波プラズマCVDで形成
した窒化シリコンは、形成時の高温型六方晶窒化シリコ
ン(β相)が急冷により凍結されており、低応力化が実
現されている。一方、比較例の基板を強制冷却しないで
形成した窒化シリコンは、成膜時の高温型六方晶窒化シ
リコン(β相)がその後相転移を起して、低温型三方晶
窒化シリコン(α相)へと変化したものである。そこで
相転移時の体積変化、構造変化により歪が入り、内部応
力が増加しクラックが発生したと考えられる。同様に、
シリコンウエハや化合物半導体ウエハを用いた一般の絶
縁ゲート型電界効果トランジスタの場合にも、ゲート絶
縁層3は高温型六方晶窒化シリコン(β相)が凍結した
構造の方が良好である。
【0029】〈実施例2〉図5は、本発明の他の実施例
となるアモルファスシリコン薄膜トランジスタの断面構
造を示したものである。すなわち、この例は実施例1の
薄膜トランジスタ上に、保護層9をゲート絶縁膜3の形
成方法と同様のマイクロ波プラズマCVD法で形成した
ものである。したがって、本実施例のアモルファスシリ
コン薄膜トランジスタは、同図に示すようにガラス基板
1上にゲート電極2、ゲート絶縁層3、半導体層4、コ
ンタクト層5、ソース電極6及びドレイン電極7、保護
層9で構成されている。
【0030】以下、本構造のアモルファスシリコン薄膜
トランジスタの製造工程について説明する。 (1)100mm角のガラス基板1を1%フッ化水素酸
水溶液を用いて洗浄した。(2)ゲート電極2として、
クロムをスパッタリング法で約100nm形成した。
(3)ゲート絶縁層3として、窒化シリコンを電子サイ
クロトロン共鳴を利用し、実施例1と同様に基板を室温
以下の温度に冷却した状態でのマイクロ波プラズマCV
D法でモノシランと窒素の混合ガスを原料としてマイク
ロ波パワー300W、圧力0.1Pa、室温で約350
nm形成した。
【0031】(4)半導体層4として、アモルファスシ
リコンを電子サイクロトロン共鳴を利用したマイクロ波
プラズマCVD法で、ただし基板は特に強制冷却せず
に、モノシランと水素を原料として前記窒化シリコン形
成後に真空を破ることなく約200nm連続形成した。
さらにソース電極6、ドレイン電極6とのオーミックコ
ンタクトのため、コンタクト層6としてモノシランと水
素希釈5%ホスフィンの混合ガスを原料として、リンを
ドープしたn型アモルファスシリコンを約50nm連続
形成した。
【0032】(5)ソース電極6、ドレイン電極7とし
て、アルミニウムを真空蒸着法で約300nm形成し
た。この場合、予めアモルファスシリコン薄膜トランジ
スタのチャンネル部8が長さ0.5mm、幅10mmと
なるようにマスクを重ねて形成した。
【0033】(6)ソース電極6、ドレイン電極7をマ
スクにして、コンタクト層5のn型アモルファスシリコ
ンを六フッ化イオウを用いたドライエッチング法で除去
した。この結果、ソース電極6、ドレイン電極7下部に
のみn型アモルファスシリコンが存在する構造となっ
た。
【0034】(7)保護層9として、上記(3)の工程
と同様に窒化シリコンを電子サイクロトロン共鳴を利用
したマイクロ波プラズマCVD法で、すなわち基板を室
温以下の温度に冷却した状態下でモノシランと窒素の混
合ガスを原料としてマイクロ波パワー300W、圧力
0.1Pa、温度は室温で約1000nm形成した。
【0035】(8)ガラス基板1端部のアモルファスシ
リコン、窒化シリコン(保護層9とゲート絶縁層3の両
方)を四フッ化炭素を用いたドライエッチング法で除去
した。この結果、ゲート電極2が露出した。
【0036】以上の工程で製造された本実施例のアモル
ファスシリコン薄膜トランジスタは、実施例1と同様
に、比較例となる基板を室温以下の温度に冷却しないで
形成した窒化シリコンを保護層9に用いたものと比較し
て、クラック等の発生がなく良好であった。
【0037】〈実施例3〉この実施例は、ゲート絶縁層
3に用いる窒化シリコン中の酸素原子の状態に関しての
ものである。図6は各々マイクロ波プラズマCVD法で
基板を室温以下に冷却して形成した本発明の場合(特性
曲線a)と、特に強制冷却を施さない比較例で形成した
場合(特性曲線b)の窒化シリコンのEXAFS解析結
果である。エネルギー1.840keVのシリコンの吸
収端が、窒化シリコンとなることで1.845keV付
近にケミカルシフトしている。しかし、詳細に解析する
と、基板を室温以下に冷却して形成した本発明の場合
(特性曲線a)の方がより高エネルギー側にシフトして
いることがわかる。
【0038】一方、1.848keV付近の酸化シリコ
ンに起因する吸収は、本実施例の(特性曲線a)の方
が、比較例(特性曲線b)と比較して少ない。このこと
は双方とも窒化シリコン中に微量の酸素原子が存在する
が、比較例(特性曲線b)の場合その殆どが酸化シリコ
ンクラスタとして存在しているのに対して、本実施例
(特性曲線a)の場合は酸化シリコンクラスタとしてで
はなく、むしろ酸窒化シリコンの状態として存在してい
ることを示している。つまり、本実施例(特性曲線a)
の場合の酸素原子が結合しているシリコン原子は、少な
くとも1つ以上の窒素原子と結合している。酸化シリコ
ンクラスタの局在は、パターンの微細化に伴う特性ばら
つきの原因の1つとなり得るが、この結果より本発明の
基板を室温以下に冷却した状態で形成するマイクロ波プ
ラズマCVD法は特性ばらつきの抑制に関して有利であ
るといえる。
【0039】なお、以上の実施例では何れもプラズマC
VD法として、マイクロ波プラズマCVD法を主体にす
るものであるが、本発明の基板を室温以下に冷却した状
態で形成する方法は、高周波プラズマCVD法において
も有効である。しかし、高周波プラズマCVD法は、マ
イクロ波プラズマCVD法と比較すると形成される窒化
シリコンの特性が劣るので、実用的にはマイクロ波プラ
ズマCVD法が望ましい。
【0040】
【発明の効果】以上詳述したように本発明により、所期
の目的を達成することができた。すなわち、ゲート絶縁
層または保護層に用いる窒化シリコンの物性を原子レベ
ルで制御、管理することが可能となり、製造時の不良管
理や歩留り向上、プロセスへのフィードバックが容易に
行なえるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例となるアモルファスシリコン
薄膜トランジスタの断面図。
【図2】同じくマイクロ波プラズマCVD成膜装置の概
要説明図。
【図3】同じくEXAFS法で求めた窒化シリコンの原
子間距離と原子存在確率との関係を示す特性曲線図。
【図4】窒化シリコンの物性解析に使用したEXAFS
装置の概略図。
【図5】本発明の他の実施例となるアモルファスシリコ
ン薄膜トランジスタの断面図。
【図6】同じくEXAFS法で求めた窒化シリコンのエ
ネルギーとX線吸収係数との関係を示す特性曲線図。
【符号の説明】
1…ガラス基板、 2…ゲート電極、
3…ゲート絶縁層、4…半導体層、 5…コン
タクト層、 6…ソース電極、7…ドレイン電
極、 8…チャンネル部、 9…保護層、2
1…マグネトロン、 22…マイクロ波導波管、 2
3…ECRコイル、24…ガス供給系、 25…基
板、 26…基板ホルダ、27…真空槽、
28…制御コイル、 29…冷却パイ
プ、29a…熱交換部、 30…冷却機構、
31…排気主ポンプ、32…補助ポンプ、 3
3…排気口、 34…冷却器、35…ガスボ
ンベ、 36…循環ポンプ、 37…熱交換
器、41…X線源、 42…スリット、
43…モノクロメータ、44…X線集光鏡、
45…高調波除去鏡、 46…入射X線検出器、4
7…試料、 48…透過X線検出器、 4
9…真空容器、50…ゲートバルブ、 51…ターボ
分子ポンプ、 52…ロータリーポンプ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 尾形 潔 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 轟 悟 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】少なくともゲート電極、ゲート絶縁層、半
    導体層、ソース電極、ドレイン電極を有する絶縁ゲート
    型電界効果トランジスタにおいて、前記ゲート絶縁層が
    β相となる六方晶窒化シリコンを少なくとも90%含有
    する窒化シリコンで構成されて成る絶縁ゲート型電界効
    果トランジスタ。
  2. 【請求項2】少なくともゲート電極、ゲート絶縁層、半
    導体層、ソース電極、ドレイン電極及び保護層を有する
    絶縁ゲート型電界効果トランジスタにおいて、前記ゲー
    ト絶縁層と保護層の少なくとも一方が、β相となる六方
    晶窒化シリコンを少なくとも90%含有する窒化シリコ
    ンで構成されて成る絶縁ゲート型電界効果トランジス
    タ。
  3. 【請求項3】上記窒化シリコン中に含有される酸化シリ
    コンは10%以下である請求項1もしくは2記載の絶縁
    ゲート型電界効果トランジスタ。
  4. 【請求項4】上記酸化シリコンは拡張X線吸収端微細構
    造解析法で二酸化シリコンとして測定されず、酸素原子
    が結合するシリコン原子には必ず1つ以上の窒素原子が
    結合している構造として測定される請求項3記載の絶縁
    ゲート型電界効果トランジスタ。
  5. 【請求項5】絶縁ゲート型電界効果トランジスタを、薄
    膜トランジスタで構成して成る請求項1乃至4何れか記
    載の絶縁ゲート型電界効果トランジスタ。
  6. 【請求項6】薄膜トランジスタが、半導体層にアモルフ
    ァスシリコンを用いたアモルファスシリコン薄膜トラン
    ジスタで構成して成る請求項5記載の絶縁ゲート型電界
    効果トランジスタ。
  7. 【請求項7】請求項6記載の薄膜トランジスタを、少な
    くとも表面が絶縁性物質で構成される基板上に複数個配
    置し、各々のゲート電極を第1のバスラインに接続し、
    各々のドレイン電極を第2のバスラインに接続し、各々
    のソース電極を各々の表示画素電極に接続して成る薄膜
    トランジスタアクティブマトリクス回路基板。
  8. 【請求項8】請求項7記載の薄膜トランジスタアクティ
    ブマトリクス回路基板上のソース電極に接続された表示
    画素電極に対向して、対向電極を設けると共に、表示画
    素電極と対向電極の間隙に液晶が充填密封されて表示セ
    ルを構成して成る画像表示装置。
  9. 【請求項9】絶縁ゲート型電界効果トランジスタのゲー
    ト絶縁層、保護層の少なくとも一方を、プラズマCVD
    法により窒化シリコンを主体とする薄膜として形成する
    に際し、基板を室温以下に冷却して基板上に堆積するC
    VD膜を急冷し、β相となる六方晶窒化シリコンを凍結
    する工程を有して成る絶縁ゲート型電界効果トランジス
    タの製造方法。
  10. 【請求項10】上記プラズマCVD法により窒化シリコ
    ンを形成する方法が、電子サイクロトロン共鳴を利用し
    たマイクロ波プラズマCVD法から成る請求項9記載の
    絶縁ゲート型電界効果トランジスタの製造方法。
  11. 【請求項11】(これ以下のクレームはプラズマ成膜装
    置を追加したもの)絶縁ゲート型電界効果トランジスタ
    のゲート絶縁層、保護層の少なくとも一方を、窒化シリ
    コンを主体とする薄膜として形成するプラズマ成膜装置
    において、プラズマ発生手段により原料ガスを分解して
    所定の基板にプラズマCVDを施すに際し、基板を室温
    以下の温度に冷却する基板冷却機構を具備して成るプラ
    ズマ成膜装置。
  12. 【請求項12】上記プラズマ成膜装置を、電子サイクロ
    トロン共鳴を利用したマイクロ波プラズマCVD装置で
    構成して成る請求項11記載のプラズマ成膜装置。
JP4128790A 1992-05-21 1992-05-21 絶縁ゲート型電界効果トランジスタ及びその製造装置 Pending JPH05326550A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4128790A JPH05326550A (ja) 1992-05-21 1992-05-21 絶縁ゲート型電界効果トランジスタ及びその製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4128790A JPH05326550A (ja) 1992-05-21 1992-05-21 絶縁ゲート型電界効果トランジスタ及びその製造装置

Publications (1)

Publication Number Publication Date
JPH05326550A true JPH05326550A (ja) 1993-12-10

Family

ID=14993521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4128790A Pending JPH05326550A (ja) 1992-05-21 1992-05-21 絶縁ゲート型電界効果トランジスタ及びその製造装置

Country Status (1)

Country Link
JP (1) JPH05326550A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190852A (ja) * 2005-01-07 2006-07-20 Future Vision:Kk 薄膜トランジスタ及びこれを用いた液晶表示装置
JP2007317805A (ja) * 2006-05-24 2007-12-06 Matsushita Electric Ind Co Ltd 窒化物半導体材料、半導体素子およびその製造方法
JP2009010351A (ja) * 2007-06-01 2009-01-15 Semiconductor Energy Lab Co Ltd 半導体基板、及び半導体装置の作製方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190852A (ja) * 2005-01-07 2006-07-20 Future Vision:Kk 薄膜トランジスタ及びこれを用いた液晶表示装置
JP2007317805A (ja) * 2006-05-24 2007-12-06 Matsushita Electric Ind Co Ltd 窒化物半導体材料、半導体素子およびその製造方法
US8716753B2 (en) 2006-05-24 2014-05-06 Panasonic Corporation Nitride semiconductor material, semiconductor element, and manufacturing method thereof
JP2009010351A (ja) * 2007-06-01 2009-01-15 Semiconductor Energy Lab Co Ltd 半導体基板、及び半導体装置の作製方法
US8592908B2 (en) 2007-06-01 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
US5236850A (en) Method of manufacturing a semiconductor film and a semiconductor device by sputtering in a hydrogen atmosphere and crystallizing
US6177302B1 (en) Method of manufacturing a thin film transistor using multiple sputtering chambers
KR100283788B1 (ko) 전계효과박막트랜지스터의제조방법
JP2937817B2 (ja) 半導体基板表面の酸化膜の形成方法及びmos半導体デバイスの製造方法
Muller et al. Trench storage node technology for gigabit DRAM generations
US5270263A (en) Process for depositing aluminum nitride (AlN) using nitrogen plasma sputtering
US5581102A (en) Transistor and method for manufacturing the same
JP2607503B2 (ja) 二重誘電体mosゲート絶縁装置とその形成方法
JP3018532B2 (ja) ドライエッチング方法
JPH05326550A (ja) 絶縁ゲート型電界効果トランジスタ及びその製造装置
Otani et al. Laser annealing of SrTiO3 thin films deposited directly on Si substrates at low temperature
JP2002151693A (ja) ボトムゲート薄膜トランジスタとその製造方法およびエッチング装置と窒化装置
JPS628512B2 (ja)
US20020084450A1 (en) Semiconductor device and method for fabricating a semiconductor device
JP2840802B2 (ja) 半導体材料の製造方法および製造装置
US6730368B1 (en) Method of preparing a poly-crystalline silicon film
KR940005290B1 (ko) 유전체 박막을 형성하는 방법 및 그 박막을 포함하는 반도체 장치
JP3404928B2 (ja) 薄膜集積回路の製造方法
JP3353296B2 (ja) 低温エッチング方法
JP3390830B2 (ja) 多結晶半導体膜の製造装置
JP3263852B2 (ja) プラズマ装置およびこれを用いたドライエッチング方法
US7144822B1 (en) High density plasma process for optimum film quality and electrical results
JP3050370B2 (ja) プラズマ処理装置及びその処理方法
KR100780686B1 (ko) 반도체소자의 제조방법
JPH06330305A (ja) スパッタ成膜方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20071116

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081116

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081116

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20091116

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 9

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20101116