JPH06235939A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法Info
- Publication number
- JPH06235939A JPH06235939A JP2394293A JP2394293A JPH06235939A JP H06235939 A JPH06235939 A JP H06235939A JP 2394293 A JP2394293 A JP 2394293A JP 2394293 A JP2394293 A JP 2394293A JP H06235939 A JPH06235939 A JP H06235939A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- signal line
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】薄膜トランジスタ駆動方式の液晶表示装置にお
いて、工程数を短縮してコスト低減を図ること。 【構成】走査信号線,ゲート電極,保持容量電極を、透
明画素電極を構成する透明導電材料を最下層とする導体
からなる積層膜とした。透明導電膜を最下層とする導体
からなる積層膜を堆積し、これを一括加工して透明画素
電極,走査信号線,ゲート電極,保持容量電極,走査信
号線取り出し電極及び映像信号線取り出し電極となるパ
ターンを形成し、さらにその後、透明画素電極,走査信
号線取り出し電極及び映像信号線取り出し電極となるパ
ターン上の透明導電膜以外の積層膜を一括して除去する
など、いくつかの一括加工工程を取り入れた。 【効果】フォトリソグラフィー工程数が低減でき、コス
ト低減,信頼性の向上を図ることができる。さらに、開
口率が増加し、明るい画面を得ることができる。
いて、工程数を短縮してコスト低減を図ること。 【構成】走査信号線,ゲート電極,保持容量電極を、透
明画素電極を構成する透明導電材料を最下層とする導体
からなる積層膜とした。透明導電膜を最下層とする導体
からなる積層膜を堆積し、これを一括加工して透明画素
電極,走査信号線,ゲート電極,保持容量電極,走査信
号線取り出し電極及び映像信号線取り出し電極となるパ
ターンを形成し、さらにその後、透明画素電極,走査信
号線取り出し電極及び映像信号線取り出し電極となるパ
ターン上の透明導電膜以外の積層膜を一括して除去する
など、いくつかの一括加工工程を取り入れた。 【効果】フォトリソグラフィー工程数が低減でき、コス
ト低減,信頼性の向上を図ることができる。さらに、開
口率が増加し、明るい画面を得ることができる。
Description
【0001】
【産業上の利用分野】本発明は液晶表示装置に関し、特
に薄膜トランジスタ駆動方式の液晶表示装置に関する。
に薄膜トランジスタ駆動方式の液晶表示装置に関する。
【0002】
【従来の技術】従来の薄膜トランジスタ(Thin Film Tr
ansistor、以下TFTと略記)を用いた液晶表示装置に
ついては例えば特開平4−95930号公報に記載されてい
る。
ansistor、以下TFTと略記)を用いた液晶表示装置に
ついては例えば特開平4−95930号公報に記載されてい
る。
【0003】TFT液晶表示装置を構成する液晶パネル
はTFTや画素電極などが形成された第1の基板と、こ
れと対向し、共通電極などが形成された第2基板と、こ
れら2枚の基板の間に挾持された液晶層とから構成され
る。
はTFTや画素電極などが形成された第1の基板と、こ
れと対向し、共通電極などが形成された第2基板と、こ
れら2枚の基板の間に挾持された液晶層とから構成され
る。
【0004】従来の技術では、特に前記第1の基板は、
数多くの工程を経て製造されていた。
数多くの工程を経て製造されていた。
【0005】
【発明が解決しようとする課題】このような工程の中
で、特にホトリソグラフィー工程は数多くのサブ工程か
らなっている。このため各サブ工程中での異物の付着、
汚れによる層間の短絡、導電層の断線などによる不良確
率が高くなる。また、アライメント時における各層間の
パターンの位置合わせ誤差を考慮して設計する必要があ
るため設計余裕が小さくなるという問題があった。
で、特にホトリソグラフィー工程は数多くのサブ工程か
らなっている。このため各サブ工程中での異物の付着、
汚れによる層間の短絡、導電層の断線などによる不良確
率が高くなる。また、アライメント時における各層間の
パターンの位置合わせ誤差を考慮して設計する必要があ
るため設計余裕が小さくなるという問題があった。
【0006】本発明は、このような問題を解決するため
になされたものであって、ホトリソグラフィーを含む製
造工程数が少なく、製造歩留まりが高くかつ信頼性の高
いTFT駆動の液晶表示装置を提供する事を目的とす
る。
になされたものであって、ホトリソグラフィーを含む製
造工程数が少なく、製造歩留まりが高くかつ信頼性の高
いTFT駆動の液晶表示装置を提供する事を目的とす
る。
【0007】
【課題を解決するための手段】上記目的は、複数の走査
信号線と、複数の映像信号線と、該走査信号線と映像信
号線との交差点の近傍に薄膜トランジスタと、画素電極
と、2つの電極間に絶縁物を挾持してなる保持容量とを
設けた第1の基板と、該第1の基板と対向し、共通電極
を設けた第2の基板と、前記第1の基板と第2の基板と
の間に挾持された液晶とからなる液晶パネルを有する液
晶表示装置において、前記画素電極,走査信号線取り出
し電極及び映像信号線取り出し電極を基板上に透明導電
膜で形成し、前記走査信号線,薄膜トランジスタのゲー
ト電極及び保持容量の一方の電極を、前記基板上に前記
画素電極,走査信号線取り出し電極及び映像信号線取り
出し電極と同一材料である透明導電膜と他の材料からな
る層を順次積層した積層膜で構成することによって達成
することができる。
信号線と、複数の映像信号線と、該走査信号線と映像信
号線との交差点の近傍に薄膜トランジスタと、画素電極
と、2つの電極間に絶縁物を挾持してなる保持容量とを
設けた第1の基板と、該第1の基板と対向し、共通電極
を設けた第2の基板と、前記第1の基板と第2の基板と
の間に挾持された液晶とからなる液晶パネルを有する液
晶表示装置において、前記画素電極,走査信号線取り出
し電極及び映像信号線取り出し電極を基板上に透明導電
膜で形成し、前記走査信号線,薄膜トランジスタのゲー
ト電極及び保持容量の一方の電極を、前記基板上に前記
画素電極,走査信号線取り出し電極及び映像信号線取り
出し電極と同一材料である透明導電膜と他の材料からな
る層を順次積層した積層膜で構成することによって達成
することができる。
【0008】
【作用】上記構成の画素電極,走査信号線取り出し電
極,映像信号線取り出し電極,走査信号線,薄膜トラン
ジスタのゲート電極及び保持容量の一方の電極は、まず
基板上に透明導電膜と他の材料からなる層を順次積層し
た後、これをフォトリソグラフィーによって同時にパタ
ーニングし、その後、画素電極,走査信号線取り出し電
極,映像信号線取り出し電極となる部分の上層に残る他
の材料からなる層をフォトリソグラフィーによって同時
に除去することによって形成できるため、ホトリソグラ
フィーを含む製造工程数が低減できる。ホトリソグラフ
ィー工程数が減少するため不良確率が低下し、信頼性の
高い液晶表示装置を提供することが可能となる。
極,映像信号線取り出し電極,走査信号線,薄膜トラン
ジスタのゲート電極及び保持容量の一方の電極は、まず
基板上に透明導電膜と他の材料からなる層を順次積層し
た後、これをフォトリソグラフィーによって同時にパタ
ーニングし、その後、画素電極,走査信号線取り出し電
極,映像信号線取り出し電極となる部分の上層に残る他
の材料からなる層をフォトリソグラフィーによって同時
に除去することによって形成できるため、ホトリソグラ
フィーを含む製造工程数が低減できる。ホトリソグラフ
ィー工程数が減少するため不良確率が低下し、信頼性の
高い液晶表示装置を提供することが可能となる。
【0009】
【実施例】以下本発明の実施例を図面を用いて説明す
る。
る。
【0010】図11に、本発明の一実施例の液晶表示装
置の全体構成を示す。装置は、ワークステーション,パ
ーソナルコンピュータ,ワードプロッセー等の情報処理
システム220とディスプレイシステム200により構
成されている。
置の全体構成を示す。装置は、ワークステーション,パ
ーソナルコンピュータ,ワードプロッセー等の情報処理
システム220とディスプレイシステム200により構
成されている。
【0011】ディスプレイシステム200は、液晶ディ
スプレイモジュール202,光源201,光源調整回路
203,画像データ発生回路204Aとタイミング信号
発生回路204Bで構成されたコントロール回路20
4,液晶の明るさ、コントラスト調整回路205,共通
電極駆動電圧発生回路206により構成されている。液
晶ディスプレイモジュール202は、液晶パネル21
7,信号電圧及び走査電圧を発生する信号回路207及
び走査回路208で構成されている。
スプレイモジュール202,光源201,光源調整回路
203,画像データ発生回路204Aとタイミング信号
発生回路204Bで構成されたコントロール回路20
4,液晶の明るさ、コントラスト調整回路205,共通
電極駆動電圧発生回路206により構成されている。液
晶ディスプレイモジュール202は、液晶パネル21
7,信号電圧及び走査電圧を発生する信号回路207及
び走査回路208で構成されている。
【0012】液晶パネル217は、a−Si,p−Si
等で構成された、TFT211,保持容量212,液晶
容量214,前記TFTを駆動するための映像信号線2
10及び走査信号線209により構成されている。
等で構成された、TFT211,保持容量212,液晶
容量214,前記TFTを駆動するための映像信号線2
10及び走査信号線209により構成されている。
【0013】共通電極電圧発生回路206で発生するVc
om電圧は、共通電極端子213に印加されるが、これら
は、同一の電圧レベル,位相でもよく特に限定するもの
ではない。
om電圧は、共通電極端子213に印加されるが、これら
は、同一の電圧レベル,位相でもよく特に限定するもの
ではない。
【0014】図1は液晶パネル217、特に表示領域に
おける画素部の断面構造を示す。液晶パネルは下部ガラ
ス基板1表面にTFTや画素電極などが形成された下部
基板100と、これと対向し、上部ガラス基板31表面
に共通電極などが形成された上部基板101と、これら
2枚の基板の間に挾持された液晶層102とから構成さ
れる。
おける画素部の断面構造を示す。液晶パネルは下部ガラ
ス基板1表面にTFTや画素電極などが形成された下部
基板100と、これと対向し、上部ガラス基板31表面
に共通電極などが形成された上部基板101と、これら
2枚の基板の間に挾持された液晶層102とから構成さ
れる。
【0015】本発明では、以下に述べるように特に下部
基板100の構造に特徴を有する。図1に示すように、
下部ガラス基板1上に形成された素子部は、TFT部
A,画素電極部B及び保持容量部Cに大別される。図2
は下部ガラス基板上に形成した表示領域の部分的な平面
図を示し,同じく図中にTFT部,画素電極部及び保持
容量部に対応した領域A,B,Cを示す。
基板100の構造に特徴を有する。図1に示すように、
下部ガラス基板1上に形成された素子部は、TFT部
A,画素電極部B及び保持容量部Cに大別される。図2
は下部ガラス基板上に形成した表示領域の部分的な平面
図を示し,同じく図中にTFT部,画素電極部及び保持
容量部に対応した領域A,B,Cを示す。
【0016】TFT部Aはゲート電極2,ゲート絶縁膜
3,非晶質Si層4及びソース電極5,ドレイン電極6
から構成される。ゲート電極2は基板側よりITO(酸
化インジウム錫)などで形成される透明導電膜9,バリ
アメタル層10及びAl層11の3層を順次積層した構
造となっている。図2に示すように、ゲート電極2は走
査信号線14の一部を構成しており、ゲート電極2と走
査信号線14とは同じ積層構造を有している。走査信号
を高速で伝送するためには走査信号線14の電気抵抗を
低減することが必要で、上述のように積層膜の上層に透
明導電膜に比べ固有抵抗が小さいAlを使用している。
このAl層11としては純粋なAlまたはAlを母材と
しシリコン(Si)や銅(Cu)など添加したAl合金
を用いてもよい。
3,非晶質Si層4及びソース電極5,ドレイン電極6
から構成される。ゲート電極2は基板側よりITO(酸
化インジウム錫)などで形成される透明導電膜9,バリ
アメタル層10及びAl層11の3層を順次積層した構
造となっている。図2に示すように、ゲート電極2は走
査信号線14の一部を構成しており、ゲート電極2と走
査信号線14とは同じ積層構造を有している。走査信号
を高速で伝送するためには走査信号線14の電気抵抗を
低減することが必要で、上述のように積層膜の上層に透
明導電膜に比べ固有抵抗が小さいAlを使用している。
このAl層11としては純粋なAlまたはAlを母材と
しシリコン(Si)や銅(Cu)など添加したAl合金
を用いてもよい。
【0017】バリアメタル層10は透明導電膜9とAl
層11とが直接接触した場合の化学反応を防止するため
のバリア層で、両層を分離する機能がある。例えば代表
的な透明導電材料であるITOの主成分である酸化イン
ジウムとAlとの反応は次のようになる。
層11とが直接接触した場合の化学反応を防止するため
のバリア層で、両層を分離する機能がある。例えば代表
的な透明導電材料であるITOの主成分である酸化イン
ジウムとAlとの反応は次のようになる。
【0018】 2Al+In2O3→Al2O3+2In …(数1) このような反応によって両者の界面に酸化アルミニウム
が生じ、コンタクト不良,界面での剥離、さらには透明
導電膜の透過率の低下を引き起こす。
が生じ、コンタクト不良,界面での剥離、さらには透明
導電膜の透過率の低下を引き起こす。
【0019】バリアメタル層10はこのような反応を防
止するものであり、透明導電膜とのコンタクト抵抗が良
好なもの,透明導電膜の透明度を低下させないものが望
ましい。発明者らは、各種導電材料と酸化インジウムと
の積層膜を作成し、コンタクト抵抗及び透明導電膜の透
過率を調べ、図14に示すような結果を得た。図14に
は各反応に伴うギブスの自由エネルギーの変化ΔGrも
記載した。チタン,タンタルを除きコンタクト抵抗,透
明導電膜の透過率は良好であった。クロムを境にこれよ
りギブスの自由エネルギーの変化ΔGrが大きな材料で
良好な結果が得られている。上述のように、チタン,タ
ンタル単体の金属はバリアメタルとして適当でないが、
それぞれ窒化物TiN,TaNとすることにより、良好
なコンタクト抵抗及び透過率が得られた。以上のような
実験結果から、バリアメタル材料としては、Cr,高融
点金属(Mo,W),高融点金属窒化物(MoN,Ti
N,TaN,WN),高融点金属シリサイド(MoSi
2,TiSi2,TaSi2,WSi2)などが良い。
止するものであり、透明導電膜とのコンタクト抵抗が良
好なもの,透明導電膜の透明度を低下させないものが望
ましい。発明者らは、各種導電材料と酸化インジウムと
の積層膜を作成し、コンタクト抵抗及び透明導電膜の透
過率を調べ、図14に示すような結果を得た。図14に
は各反応に伴うギブスの自由エネルギーの変化ΔGrも
記載した。チタン,タンタルを除きコンタクト抵抗,透
明導電膜の透過率は良好であった。クロムを境にこれよ
りギブスの自由エネルギーの変化ΔGrが大きな材料で
良好な結果が得られている。上述のように、チタン,タ
ンタル単体の金属はバリアメタルとして適当でないが、
それぞれ窒化物TiN,TaNとすることにより、良好
なコンタクト抵抗及び透過率が得られた。以上のような
実験結果から、バリアメタル材料としては、Cr,高融
点金属(Mo,W),高融点金属窒化物(MoN,Ti
N,TaN,WN),高融点金属シリサイド(MoSi
2,TiSi2,TaSi2,WSi2)などが良い。
【0020】ソース電極5及びドレイン電極6は、固有
抵抗の小さなAlまたはAl合金からなるAl層5B及
び6Bと、前記Al層とN+ 非晶質Si層4Bなどとの
間に形成され、Al原子のN+ 非晶質Si層4Bへの拡
散を防止し、かつN+ 非晶質Si層4Bとの接触が良好
なCrなどからなるバリアメタル層5A及び6Aとから
なる。
抵抗の小さなAlまたはAl合金からなるAl層5B及
び6Bと、前記Al層とN+ 非晶質Si層4Bなどとの
間に形成され、Al原子のN+ 非晶質Si層4Bへの拡
散を防止し、かつN+ 非晶質Si層4Bとの接触が良好
なCrなどからなるバリアメタル層5A及び6Aとから
なる。
【0021】画素電極部Bは透明画素電極8で構成さ
れ、その一方の端はTFT部Aのソース電極5と、他方
の端は保持容量部cの保持容量電極7(b)と接続され
る。後述のように、透明画素電極8を構成する透明導電
膜はゲート電極2の最下層の透明導電膜9と同一工程で
製膜される。
れ、その一方の端はTFT部Aのソース電極5と、他方
の端は保持容量部cの保持容量電極7(b)と接続され
る。後述のように、透明画素電極8を構成する透明導電
膜はゲート電極2の最下層の透明導電膜9と同一工程で
製膜される。
【0022】保持容量部Cは保持容量電極7(a),保
持容量電極7(b)とその間に挾まれた容量絶縁膜12
によって構成される。図2に示すように、保持容量電極
7(a)はゲート電極2と同じく走査信号線14の一部
に形成され、透明導電膜9,バリアメタル層10及びA
l膜11の3層積層構造を有する。また、保持容量電極
7(b)はソース電極5,ドレイン電極6と同一工程
で、容量絶縁膜12はゲート絶縁膜3と同一工程でそれ
ぞれ形成される。
持容量電極7(b)とその間に挾まれた容量絶縁膜12
によって構成される。図2に示すように、保持容量電極
7(a)はゲート電極2と同じく走査信号線14の一部
に形成され、透明導電膜9,バリアメタル層10及びA
l膜11の3層積層構造を有する。また、保持容量電極
7(b)はソース電極5,ドレイン電極6と同一工程
で、容量絶縁膜12はゲート絶縁膜3と同一工程でそれ
ぞれ形成される。
【0023】画素電極部Bの透明画素電極8の周辺部に
は、ゲート電極2の上2層を構成するバリアメタル層1
0とAl層11の積層膜13からなる不透明領域が形成
されており、後述のようにバックライトからの光を遮光
する機能を有する。
は、ゲート電極2の上2層を構成するバリアメタル層1
0とAl層11の積層膜13からなる不透明領域が形成
されており、後述のようにバックライトからの光を遮光
する機能を有する。
【0024】なお、後述のようにゲート電極2,透明画
素電極8及び保持容量電極7(b)を構成する透明導電
膜は下部ガラス基板上に同時に製膜される。
素電極8及び保持容量電極7(b)を構成する透明導電
膜は下部ガラス基板上に同時に製膜される。
【0025】図11における液晶容量214は透明画素
電極8と共通電極35とこれらによって挾まれた液晶層
50とから構成される。また、保持容量212の一方の
電極は液晶容量214の一方の電極(透明画素電極)
と、他方の電極は走査信号線209と接続されている。
電極8と共通電極35とこれらによって挾まれた液晶層
50とから構成される。また、保持容量212の一方の
電極は液晶容量214の一方の電極(透明画素電極)
と、他方の電極は走査信号線209と接続されている。
【0026】図3(a),(b)はそれぞれ下部ガラス
基板上の周辺部に形成される走査信号線取り出し電極部
及び映像信号線取り出し電極部の断面構造を示す。
基板上の周辺部に形成される走査信号線取り出し電極部
及び映像信号線取り出し電極部の断面構造を示す。
【0027】走査信号線取り出し電極16は走査信号線
14の末端部で、走査回路208との接続部となる。走
査信号線14はゲート電極2と同じ透明導電膜9,バリ
アメタル層10及びAl層11の3層積層膜であり、そ
の表面は後述のようにゲート絶縁膜3,保持容量絶縁膜
12と同一工程で形成された絶縁膜18によって覆われ
ている。走査信号線取り出し電極16は上層のバリアメ
タル層10,Al層11及び絶縁層18を除去し、透明
導電膜が直接露出した構造となっている。
14の末端部で、走査回路208との接続部となる。走
査信号線14はゲート電極2と同じ透明導電膜9,バリ
アメタル層10及びAl層11の3層積層膜であり、そ
の表面は後述のようにゲート絶縁膜3,保持容量絶縁膜
12と同一工程で形成された絶縁膜18によって覆われ
ている。走査信号線取り出し電極16は上層のバリアメ
タル層10,Al層11及び絶縁層18を除去し、透明
導電膜が直接露出した構造となっている。
【0028】また、映像信号線取り出し電極17は映像
信号線15の末端部で、信号回路207との接続部とな
る。図2に示すように、映像信号線15はドレイン電極
6と接続され、ソース電極5及びドレイン電極6と同じ
くAl層6Aとバリアメタル層6Bとの積層膜で構成さ
れる。映像信号線取り出し電極17は走査信号線取り出
し電極16と同じく透明導電膜で形成され、バリアメタ
ル層10とAl層11との積層膜13及びその上に形成
された絶縁層18を介して映像信号線15と接続され
る。
信号線15の末端部で、信号回路207との接続部とな
る。図2に示すように、映像信号線15はドレイン電極
6と接続され、ソース電極5及びドレイン電極6と同じ
くAl層6Aとバリアメタル層6Bとの積層膜で構成さ
れる。映像信号線取り出し電極17は走査信号線取り出
し電極16と同じく透明導電膜で形成され、バリアメタ
ル層10とAl層11との積層膜13及びその上に形成
された絶縁層18を介して映像信号線15と接続され
る。
【0029】次に、図1〜3に示す構造を有する下部基
板100の製造方法を図4〜6を用いて説明する。
板100の製造方法を図4〜6を用いて説明する。
【0030】まず、ガラス基板上にスパッタ法により透
明導電膜(ITO:ネサ膜)を120nmから200nm
の膜厚で形成する。次にバリアメタル層10としてCr
などの膜をスッパタ法により形成する。Cr膜は、膜厚
を必要以上に厚くすると内部応力が大きくなるので、5
0nmから100nmの膜厚で形成する。バリアメタル
層10としては、Cr他に、高融点金属(Mo,W),
高融点金属窒化物(MoN,TiN,TaN,WN),
高融点金属シリサイド(MoSi2 ,TiSi2,Ta
Si2,WSi2 )を用いてもよい。さらに、最上層と
してAl層11をスパッタ法により200nmから30
0nmの膜厚に形成する。AlはCrに比べて内部応力
が小さいため、Al層11の膜厚を厚く形成することが
可能で、Al層11を厚くすることによって走査信号線
の抵抗を低減し、走査信号の信号伝達速度の高速化を図
っている。最上層はAlの他に、Al中にシリコン(S
i)や銅(Cu)などを添加物として含有させたAl合
金で形成しても良い。
明導電膜(ITO:ネサ膜)を120nmから200nm
の膜厚で形成する。次にバリアメタル層10としてCr
などの膜をスッパタ法により形成する。Cr膜は、膜厚
を必要以上に厚くすると内部応力が大きくなるので、5
0nmから100nmの膜厚で形成する。バリアメタル
層10としては、Cr他に、高融点金属(Mo,W),
高融点金属窒化物(MoN,TiN,TaN,WN),
高融点金属シリサイド(MoSi2 ,TiSi2,Ta
Si2,WSi2 )を用いてもよい。さらに、最上層と
してAl層11をスパッタ法により200nmから30
0nmの膜厚に形成する。AlはCrに比べて内部応力
が小さいため、Al層11の膜厚を厚く形成することが
可能で、Al層11を厚くすることによって走査信号線
の抵抗を低減し、走査信号の信号伝達速度の高速化を図
っている。最上層はAlの他に、Al中にシリコン(S
i)や銅(Cu)などを添加物として含有させたAl合
金で形成しても良い。
【0031】次に、図4の平面図(a)及び断面図
(b)に示すように、第1のホトリソグラフィー工程で
前述の積層膜を同じパターンで連続してエッチングし、
ゲート電極2,走査信号線14,保持容量電極7
(a),透明画素電極8,走査信号線取り出し電極16
及び映像信号線取り出し電極17(図4には示されてい
ない)をパターニングする。
(b)に示すように、第1のホトリソグラフィー工程で
前述の積層膜を同じパターンで連続してエッチングし、
ゲート電極2,走査信号線14,保持容量電極7
(a),透明画素電極8,走査信号線取り出し電極16
及び映像信号線取り出し電極17(図4には示されてい
ない)をパターニングする。
【0032】これらのパターンをドライエッチングによ
って形成する場合、Al層11,バリアメタル層10,
透明導電膜9のエッチングで共通な反応生成物が生じる
エッチングガスを選択するとともに、生じる反応生成物
の沸点が比較的低いエッチングガスを選択する。上述の
ようなバリアメタルをエッチングする場合、図15に示
すようなハロゲン化物を生じるようなエッチングガスが
有効である。さらに、Al層,透明導電膜のエッチング
に関しても同様なことが言える。透明導電膜/バリアメ
タル層/Al層の積層膜を一括してエッチングするガス
としては、三塩化ホウ素,臭化水素,ヨウ化水素及びこ
れらの混合ガスなどを用いる。
って形成する場合、Al層11,バリアメタル層10,
透明導電膜9のエッチングで共通な反応生成物が生じる
エッチングガスを選択するとともに、生じる反応生成物
の沸点が比較的低いエッチングガスを選択する。上述の
ようなバリアメタルをエッチングする場合、図15に示
すようなハロゲン化物を生じるようなエッチングガスが
有効である。さらに、Al層,透明導電膜のエッチング
に関しても同様なことが言える。透明導電膜/バリアメ
タル層/Al層の積層膜を一括してエッチングするガス
としては、三塩化ホウ素,臭化水素,ヨウ化水素及びこ
れらの混合ガスなどを用いる。
【0033】以上のように透明導電膜/バリアメタル層
/Al層の積層膜の一括エッチングが終了した段階で
は、透明画素電極8,走査信号線取り出し電極16及び
映像信号線取り出し電極17を構成する透明導電膜はま
だ外部に露出されておらず、バリアメタル層10及びA
l層11に覆われている。
/Al層の積層膜の一括エッチングが終了した段階で
は、透明画素電極8,走査信号線取り出し電極16及び
映像信号線取り出し電極17を構成する透明導電膜はま
だ外部に露出されておらず、バリアメタル層10及びA
l層11に覆われている。
【0034】次に、これらの上に全面にゲート絶縁膜3
や容量絶縁膜12となるべSiN(窒化シリコン)から
なる絶縁層18を堆積させる。さらにこの上に180n
m程度の厚さを有するi型非晶質Si層を形成する。i
型非晶質Si層は、供給ガスの成分を変えて前述の絶縁
層形成に続いて、連続して同じプラズマCVD装置で、
しかもその装置から外部に露出することなく形成され
る。その後、ソース電極5及びドレイン電極6とのオー
ミックコンタクトを確保するため、i型非晶質Si層上
にリンをドープしたN+ 非晶質Si層も同様に連続して
約40nmの厚さに形成する。しかる後、CVD装置か
ら外に出され、第2のホトリソグラフィ工程により、i
型及びN+ 型非晶質Si層は図5の平面図(a)及び断
面図(b)に示すように、ゲート電極上方の絶縁層上に島
状にパターニングされ、非晶質Si層4が形成される。
なお、非晶質Siのかわりに多結晶Si又は非晶質Si
と多結晶Siの積層膜を用いてもよい。
や容量絶縁膜12となるべSiN(窒化シリコン)から
なる絶縁層18を堆積させる。さらにこの上に180n
m程度の厚さを有するi型非晶質Si層を形成する。i
型非晶質Si層は、供給ガスの成分を変えて前述の絶縁
層形成に続いて、連続して同じプラズマCVD装置で、
しかもその装置から外部に露出することなく形成され
る。その後、ソース電極5及びドレイン電極6とのオー
ミックコンタクトを確保するため、i型非晶質Si層上
にリンをドープしたN+ 非晶質Si層も同様に連続して
約40nmの厚さに形成する。しかる後、CVD装置か
ら外に出され、第2のホトリソグラフィ工程により、i
型及びN+ 型非晶質Si層は図5の平面図(a)及び断
面図(b)に示すように、ゲート電極上方の絶縁層上に島
状にパターニングされ、非晶質Si層4が形成される。
なお、非晶質Siのかわりに多結晶Si又は非晶質Si
と多結晶Siの積層膜を用いてもよい。
【0035】次に、図6の平面図(a)及び断面図
(b)に示すように、第3のホトリソグラフィ工程によ
り透明画素電極8,走査信号線取り出し電極16及び映
像信号線取り出し電極17となるべく部分の透明導電膜
を覆っている絶縁層18,Al層11及びバリアメタル
層10を除去して透明導電膜を露出させる。その際、前
述のように透明画素電極8の周辺部にバリアメタル層1
0とAl層11の積層膜13を残しておく。同様に、図
3(b)に示すように映像信号線取り出し電極部の一部
には積層膜13が除去されずに残される。
(b)に示すように、第3のホトリソグラフィ工程によ
り透明画素電極8,走査信号線取り出し電極16及び映
像信号線取り出し電極17となるべく部分の透明導電膜
を覆っている絶縁層18,Al層11及びバリアメタル
層10を除去して透明導電膜を露出させる。その際、前
述のように透明画素電極8の周辺部にバリアメタル層1
0とAl層11の積層膜13を残しておく。同様に、図
3(b)に示すように映像信号線取り出し電極部の一部
には積層膜13が除去されずに残される。
【0036】次に、この上にバリアメタル層,Al層を
順次積層して形成する。バリアメタル層はCrなどをス
パッタして形成される。CrはN+ 型非晶質Si層4B
との接触が良好であり、内部応力が大きくなり過ぎない
よう200nm以下の膜厚に形成することが望ましい。
またバリアメタル層は、Al原子がN+ 型非晶質Si層
4Bに拡散することを防止するいわゆるバリア層として
の機能を有し、Crのほか高融点金属(Mo,Ti,T
a,W),高融点金属シリサイド(MoSi2,TiSi
2,TaSi2,WSi2)で形成されてもよい。
順次積層して形成する。バリアメタル層はCrなどをス
パッタして形成される。CrはN+ 型非晶質Si層4B
との接触が良好であり、内部応力が大きくなり過ぎない
よう200nm以下の膜厚に形成することが望ましい。
またバリアメタル層は、Al原子がN+ 型非晶質Si層
4Bに拡散することを防止するいわゆるバリア層として
の機能を有し、Crのほか高融点金属(Mo,Ti,T
a,W),高融点金属シリサイド(MoSi2,TiSi
2,TaSi2,WSi2)で形成されてもよい。
【0037】上層のAl層はCr膜に比べて内部応力が
小さいため厚い膜厚で形成することが可能で、TFTの
動作速度の高速化,映像信号線の信号伝達速度の高速化
が図れるよう、バリアメタル層のCrより厚い300〜
400nmの膜厚で形成し、抵抗値を低減する。Al膜
として、純Alの他に、シリコン(Si)や銅(Cu)
を添加物として含有するAl合金で形成してもよい。
小さいため厚い膜厚で形成することが可能で、TFTの
動作速度の高速化,映像信号線の信号伝達速度の高速化
が図れるよう、バリアメタル層のCrより厚い300〜
400nmの膜厚で形成し、抵抗値を低減する。Al膜
として、純Alの他に、シリコン(Si)や銅(Cu)
を添加物として含有するAl合金で形成してもよい。
【0038】バリアメタル層とAl層の積層膜は、第4
のホトリソグラフィ工程で図1に示すようにパターニン
グされ、ソース電極5,ドレイン電極6,映像信号線1
5及び保持容量電極7(b)が形成される。その際、ソ
ース電極5とドレイン電極6の間に露出したN+ 非晶
質Si層は、上記ホトリソマスクとソース電極5,ドレ
イン電極6をマスクとしてさらにエッチングされて除去
される。すなわち、i型非晶質Si層4Aの上に形成さ
れていたN+ 非晶質Si層4Bは、ソース電極5及びド
レイン電極6以外の部分がセルファライン的に除去され
る。
のホトリソグラフィ工程で図1に示すようにパターニン
グされ、ソース電極5,ドレイン電極6,映像信号線1
5及び保持容量電極7(b)が形成される。その際、ソ
ース電極5とドレイン電極6の間に露出したN+ 非晶
質Si層は、上記ホトリソマスクとソース電極5,ドレ
イン電極6をマスクとしてさらにエッチングされて除去
される。すなわち、i型非晶質Si層4Aの上に形成さ
れていたN+ 非晶質Si層4Bは、ソース電極5及びド
レイン電極6以外の部分がセルファライン的に除去され
る。
【0039】その後、上記プロセスを経た基板の全面に
プラズマCVD法によりSiN膜を約1μmの膜厚に形
成し、第5のホトリソグラフィー工程により走査信号線
取り出し電極16や映像信号線取り出し電極17等を露
出させ、その他の部分をSiN保護膜19で被い、保護
する。さらにその上に配向膜20を形成し、液晶層10
2を配向させるためのラビング処理を行う。
プラズマCVD法によりSiN膜を約1μmの膜厚に形
成し、第5のホトリソグラフィー工程により走査信号線
取り出し電極16や映像信号線取り出し電極17等を露
出させ、その他の部分をSiN保護膜19で被い、保護
する。さらにその上に配向膜20を形成し、液晶層10
2を配向させるためのラビング処理を行う。
【0040】以上のような工程によって下部基板を形成
する。
する。
【0041】上部基板101は、図1に示すように、上
部ガラス基板31の表面に遮光層32,カラー表示を行
うための赤色,緑色,青色のカラーフィルタ層33,有
機保護膜34,透明画素電極8と同じく透明導電膜から
なり、液晶表示部全面にわたって形成された共通電極3
5及び液晶分子の向きを設定するためラビング処理を施
した配向膜36が順次積層された構造となっている。
部ガラス基板31の表面に遮光層32,カラー表示を行
うための赤色,緑色,青色のカラーフィルタ層33,有
機保護膜34,透明画素電極8と同じく透明導電膜から
なり、液晶表示部全面にわたって形成された共通電極3
5及び液晶分子の向きを設定するためラビング処理を施
した配向膜36が順次積層された構造となっている。
【0042】液晶パネルは、下部基板100,上部基板
101をそれぞれを形成した後、下部基板100と上部
ガラス基板101とを重ね合わせ、両者の間に液晶を封
入することによって組み立てられる。
101をそれぞれを形成した後、下部基板100と上部
ガラス基板101とを重ね合わせ、両者の間に液晶を封
入することによって組み立てられる。
【0043】さらに偏光板21及び37がそれぞれ下部
ガラス基板1,上部ガラス基板31の外側の表面に形成
される。
ガラス基板1,上部ガラス基板31の外側の表面に形成
される。
【0044】液晶表示部の下部ガラス基板の背面(液晶
層の反対側)には光源(バックライト)が設置される。
下部ガラス基板上の画素の透明画素電極と、上部ガラス
基板上の共通電極との間の電圧(交流電圧の実効値)
が、上下ガラス基板間の液晶に印加されることにより液
晶の配向状態が変化し、バックライトの光透過率を変化
させることにより表示が行われる。
層の反対側)には光源(バックライト)が設置される。
下部ガラス基板上の画素の透明画素電極と、上部ガラス
基板上の共通電極との間の電圧(交流電圧の実効値)
が、上下ガラス基板間の液晶に印加されることにより液
晶の配向状態が変化し、バックライトの光透過率を変化
させることにより表示が行われる。
【0045】本実施例によれば、まず透明導電膜を最下
層とする導体からなる積層膜を堆積し、これを一括加工
して透明画素電極,走査信号線,ゲート電極,保持容量
電極,走査信号線出し電極及び映像信号線取り出し電極
となるパターンを形成し、さらにその後、透明画素電
極,走査信号線取り出し電極及び映像信号線取り出し電
極となるパターン上の透明導電膜以外の積層膜を一括し
て除去するなど、いくつかの一括加工工程を取り入れた
ため、ホトリソグラフィー工程数が低減でき、液晶表示
装置の低コスト化,高信頼化を達成できる効果がある。
層とする導体からなる積層膜を堆積し、これを一括加工
して透明画素電極,走査信号線,ゲート電極,保持容量
電極,走査信号線出し電極及び映像信号線取り出し電極
となるパターンを形成し、さらにその後、透明画素電
極,走査信号線取り出し電極及び映像信号線取り出し電
極となるパターン上の透明導電膜以外の積層膜を一括し
て除去するなど、いくつかの一括加工工程を取り入れた
ため、ホトリソグラフィー工程数が低減でき、液晶表示
装置の低コスト化,高信頼化を達成できる効果がある。
【0046】また、透明画素電極と走査信号線およびゲ
ート電極との合わせを考慮する事なくパターニングでき
るため、設計余裕が大きくなって透明画素電極の面積の
拡大が図れ、その結果開口率が向上して明るい画像が得
られる。
ート電極との合わせを考慮する事なくパターニングでき
るため、設計余裕が大きくなって透明画素電極の面積の
拡大が図れ、その結果開口率が向上して明るい画像が得
られる。
【0047】また、ゲート電極及び走査信号線を透明導
電膜/バリアメタル層/Al層の積層構造によって構成
するため、上述のように工程数を削減できるばかりでな
く、Alを使用することによって配線抵抗を小さくで
き、走査信号線の信号伝達速度の高速化を図れるため良
好な表示を得ることができる。
電膜/バリアメタル層/Al層の積層構造によって構成
するため、上述のように工程数を削減できるばかりでな
く、Alを使用することによって配線抵抗を小さくで
き、走査信号線の信号伝達速度の高速化を図れるため良
好な表示を得ることができる。
【0048】また、外部の雰囲気に直接露出する走査信
号線取り出し電極及び映像信号線取り出し電極に耐環境
性の高い透明導電材料を使用するため、信頼性の高い取
り出し電極を実現できる。
号線取り出し電極及び映像信号線取り出し電極に耐環境
性の高い透明導電材料を使用するため、信頼性の高い取
り出し電極を実現できる。
【0049】また、透明画素電極を平坦な基板表面に形
成するため、透明画素電極を他の層間を乗り越えるよう
に形成する必要がなくなり、被覆率の悪い透明画素電極
の断線する確率が低下し、不良率が減少する。
成するため、透明画素電極を他の層間を乗り越えるよう
に形成する必要がなくなり、被覆率の悪い透明画素電極
の断線する確率が低下し、不良率が減少する。
【0050】また、透明導電膜を最下層に設けるため、
後の工程で走査信号線およびゲート電極材となる電極材
料を画素電極周辺部に残るように加工できる。このた
め、透明画素電極との接続線に対する段差を緩和でき、
また同様に映像信号線から映像信号線取り出し電極への
接続線に対する段差も緩和でき、接続線の断線が減少す
る。
後の工程で走査信号線およびゲート電極材となる電極材
料を画素電極周辺部に残るように加工できる。このた
め、透明画素電極との接続線に対する段差を緩和でき、
また同様に映像信号線から映像信号線取り出し電極への
接続線に対する段差も緩和でき、接続線の断線が減少す
る。
【0051】また、透明導電膜を最下層とする積層導電
膜を形成し、その上に絶縁膜を形成した後、絶縁膜の一
部を除去して透明画素電極上に開口部を設け、さらに開
口部上層の透明導電膜以外の導電膜を除去して透明導電
膜を露出させるため、工程中、透明導電膜は他の導電膜
に保護されることになり、透明導電膜は絶縁膜と直接接
触することはない。このため両者の界面反応を考慮せず
に絶縁膜を形成でき、信頼性の高い透明画素電極を形成
することができる。
膜を形成し、その上に絶縁膜を形成した後、絶縁膜の一
部を除去して透明画素電極上に開口部を設け、さらに開
口部上層の透明導電膜以外の導電膜を除去して透明導電
膜を露出させるため、工程中、透明導電膜は他の導電膜
に保護されることになり、透明導電膜は絶縁膜と直接接
触することはない。このため両者の界面反応を考慮せず
に絶縁膜を形成でき、信頼性の高い透明画素電極を形成
することができる。
【0052】図7は、本実施例において透明画素電極8
の周辺部に形成したバリアメタル/Alの積層膜13の
効果を説明するための図である。図には下部ガラス基板
上の透明画素電極8と積層膜13及び上部ガラス基板上
の遮光膜32のみが示されている。光源(バックライ
ト)からの光は図の下方から上方に向かって照射され
る。
の周辺部に形成したバリアメタル/Alの積層膜13の
効果を説明するための図である。図には下部ガラス基板
上の透明画素電極8と積層膜13及び上部ガラス基板上
の遮光膜32のみが示されている。光源(バックライ
ト)からの光は図の下方から上方に向かって照射され
る。
【0053】図1に示すように、上部ガラス基板上の遮
光膜32は、透明画素電極8を通過する光以外の光すな
わち漏れ光が上部ガラス基板の上方に達することを防止
する機能を有する。
光膜32は、透明画素電極8を通過する光以外の光すな
わち漏れ光が上部ガラス基板の上方に達することを防止
する機能を有する。
【0054】従来、遮光膜32の大きさは下部ガラス基
板との合わせ精度および横からの漏れ光を予め見込んで
設計されている。図7(a)はその様子を示しており、
前述のように合わせ精度と光漏れとを考慮し、透明画素
電極8側に両者を合わせた長さだけ入り込むように設計
される。このため、開口率が低下し表示画面が暗くな
る。一方、本実施例では、図7(b)に示すように透明
画素電極8の周辺部に遮光膜としての役割を兼ねたバリ
アメタルとAlとを積層した積層膜13が設けられてい
る。従って、上部ガラス基板31に設けた遮光膜32の
位置が点線のようにずれたとしても、積層膜13によっ
て遮光される。このため、合わせ精度のみを考慮して遮
光膜の大きさを設計でき、開口率が向上して従来に比べ
て明るい表示画面を得ることができる。
板との合わせ精度および横からの漏れ光を予め見込んで
設計されている。図7(a)はその様子を示しており、
前述のように合わせ精度と光漏れとを考慮し、透明画素
電極8側に両者を合わせた長さだけ入り込むように設計
される。このため、開口率が低下し表示画面が暗くな
る。一方、本実施例では、図7(b)に示すように透明
画素電極8の周辺部に遮光膜としての役割を兼ねたバリ
アメタルとAlとを積層した積層膜13が設けられてい
る。従って、上部ガラス基板31に設けた遮光膜32の
位置が点線のようにずれたとしても、積層膜13によっ
て遮光される。このため、合わせ精度のみを考慮して遮
光膜の大きさを設計でき、開口率が向上して従来に比べ
て明るい表示画面を得ることができる。
【0055】図8は本発明の他の実施例における液晶パ
ネルの下部ガラス基板の平面図である。また、この下部
ガラス基板を用いた液晶パネル表示部の等価回路を図1
0に示す。この実施例では、図10に示すように保持容
量212の一方の電極は複数の保持容量の間で互いに接
続され、同じ電位に設定される。
ネルの下部ガラス基板の平面図である。また、この下部
ガラス基板を用いた液晶パネル表示部の等価回路を図1
0に示す。この実施例では、図10に示すように保持容
量212の一方の電極は複数の保持容量の間で互いに接
続され、同じ電位に設定される。
【0056】図8において、保持容量22は、ゲート電
極2および走査信号線14と同じ透明導電膜/バリアメ
タル層/Al層の積層膜からなり、複数の保持容量22
同士で接続され共通の電位にある保持容量共通電極23
と、ドレイン電極6及び映像信号線15と同じバリアメ
タル/Alの積層膜からなる他方の電極と、それらの間
に挾まれた絶縁膜によって構成される。各画素には透明
画素電極24が2個形成され、これらが保持容量22の
他方の電極によって互いに接続されている。透明画素電
極24の周辺部には、第1の実施例と同じく、バリアメ
タル/Alの積層膜25が形成されている。
極2および走査信号線14と同じ透明導電膜/バリアメ
タル層/Al層の積層膜からなり、複数の保持容量22
同士で接続され共通の電位にある保持容量共通電極23
と、ドレイン電極6及び映像信号線15と同じバリアメ
タル/Alの積層膜からなる他方の電極と、それらの間
に挾まれた絶縁膜によって構成される。各画素には透明
画素電極24が2個形成され、これらが保持容量22の
他方の電極によって互いに接続されている。透明画素電
極24の周辺部には、第1の実施例と同じく、バリアメ
タル/Alの積層膜25が形成されている。
【0057】本実施例においても前述の実施例と同様の
効果が得られる。
効果が得られる。
【0058】図9(a),(b),(c)は本発明のさ
らに他の実施例における特徴的な構造を示し、それぞれ
図1の下部ガラス基板の表面に形成された素子部及び図
3(a)の走査信号取り出し電極部、図3(b)の映像
信号取り出し電極部に対応する。この実施例は、ゲート
絶縁膜や蓄積容量を構成する絶縁膜と同一工程で形成さ
れたSiN絶縁膜周辺の段差部の側面に緩やかな傾斜の
サイドウォールを形成したもので、以下に述べるように
各種信頼性の向上を図ることができる。
らに他の実施例における特徴的な構造を示し、それぞれ
図1の下部ガラス基板の表面に形成された素子部及び図
3(a)の走査信号取り出し電極部、図3(b)の映像
信号取り出し電極部に対応する。この実施例は、ゲート
絶縁膜や蓄積容量を構成する絶縁膜と同一工程で形成さ
れたSiN絶縁膜周辺の段差部の側面に緩やかな傾斜の
サイドウォールを形成したもので、以下に述べるように
各種信頼性の向上を図ることができる。
【0059】図9(a)では、透明画素電極8の周辺部
に存在する絶縁膜の側面に勾配が緩やかなサイドウォー
ル絶縁膜26が形成されている。TFTのソース電極5
及び蓄積容量電極7(b)は、サイドウォール絶縁膜2
6に沿ってそれぞれ透明画素電極8と接続される。この
ように、緩やかな勾配を有するサイドウォールによって
電極接続線の段差が緩和されているため接続線の断線の
確率が低下するとともにその信頼性が向上する。
に存在する絶縁膜の側面に勾配が緩やかなサイドウォー
ル絶縁膜26が形成されている。TFTのソース電極5
及び蓄積容量電極7(b)は、サイドウォール絶縁膜2
6に沿ってそれぞれ透明画素電極8と接続される。この
ように、緩やかな勾配を有するサイドウォールによって
電極接続線の段差が緩和されているため接続線の断線の
確率が低下するとともにその信頼性が向上する。
【0060】また、図9(b)に示すように、走査信号
線14と走査信号取り出し電極16の境界部においてバ
リアメタルとAlの積層膜13はサイドウォール絶縁膜
26で覆われる構造となっている。これにより、積層膜
13が周囲の雰囲気にさらされることを防止でき、耐環
境性及び信頼性が向上する。
線14と走査信号取り出し電極16の境界部においてバ
リアメタルとAlの積層膜13はサイドウォール絶縁膜
26で覆われる構造となっている。これにより、積層膜
13が周囲の雰囲気にさらされることを防止でき、耐環
境性及び信頼性が向上する。
【0061】同様に、図9(c)に示すように、映像信
号線15と映像信号取り出し電極17の境界部には上記
のサイドウォール絶縁膜26が形成されており、映像信
号線15が緩やかな勾配を有するサイドウォールに沿っ
て映像信号取り出し電極17と接続されている。電極接
続線の段差が緩和されているため接続線の断線の確率が
低下するとともに、積層膜13がサイドウォール絶縁膜
26によって周囲を覆われるため、積層膜13が周囲の
雰囲気にさらされることを防止でき、耐環境性及び信頼
性が向上する。
号線15と映像信号取り出し電極17の境界部には上記
のサイドウォール絶縁膜26が形成されており、映像信
号線15が緩やかな勾配を有するサイドウォールに沿っ
て映像信号取り出し電極17と接続されている。電極接
続線の段差が緩和されているため接続線の断線の確率が
低下するとともに、積層膜13がサイドウォール絶縁膜
26によって周囲を覆われるため、積層膜13が周囲の
雰囲気にさらされることを防止でき、耐環境性及び信頼
性が向上する。
【0062】次に、図9に示す構造を実現するための製
造方法を説明する。図10(a),(b)は、図9
(a)に示す構造の画素部を実現するための製造方法を
示す。図1の下側基板と同じく、まず図5〜7の工程を
経て作成され、その後、図10(a)に示すように、プ
ラズマCVD法によりSiNからなる絶縁層27を約3
00nmの厚みで基板全面に形成する。さらに、反応性
イオンエッチングによりエッチバックを行うと、図10
(b)に示すようにサイドウォール絶縁膜26が形成さ
れる。この時、同時に走査信号取り出し電極部及び映像
信号取り出し電極部にも図9(b),(c)に示すよう
なサイドウォール絶縁膜26が形成される。このサイド
ウォール絶縁膜26は、上述のようにホトリソグラフィ
工程を経る事なく形成できる。
造方法を説明する。図10(a),(b)は、図9
(a)に示す構造の画素部を実現するための製造方法を
示す。図1の下側基板と同じく、まず図5〜7の工程を
経て作成され、その後、図10(a)に示すように、プ
ラズマCVD法によりSiNからなる絶縁層27を約3
00nmの厚みで基板全面に形成する。さらに、反応性
イオンエッチングによりエッチバックを行うと、図10
(b)に示すようにサイドウォール絶縁膜26が形成さ
れる。この時、同時に走査信号取り出し電極部及び映像
信号取り出し電極部にも図9(b),(c)に示すよう
なサイドウォール絶縁膜26が形成される。このサイド
ウォール絶縁膜26は、上述のようにホトリソグラフィ
工程を経る事なく形成できる。
【0063】図12,13に本発明に係る液晶表示装置
を応用したシステム例を示す。
を応用したシステム例を示す。
【0064】図12は、液晶表示装置を応用したコンピ
ュータなどの情報処理装置のブロック図を示す。キーボ
ードなどの情報入力装置301,入力された情報を処理
する情報処理装置302,情報処理装置で処理を行った
情報を表示する液晶表示装置303、及び情報処理装置
で処理を行った情報を記憶したり、処理を行うのに必要
な情報を提供する記憶装置304から構成される。本発
明の液晶表示装置を使用した情報処理装置は、従来の陰
極線管(CRT)による表示装置を用いた場合と比較す
ると、軽くしかも少ない面積で設置できる特徴を有して
いる。特に、1台の情報処理装置301に対して複数の
キーボード及び液晶表示装置により複数の操作者が同時
に作業できるシステムや、さらに軽量化が要求される膝
乗せ型のコンピュータに適用することによりその特徴が
十分に発揮される。したがって、液晶表示装置をコンピ
ュータの表示部に用いることにより、ノートブック型を
始めとする軽量,省スペースの個人用途向けのコンピュ
ータを実現できる。
ュータなどの情報処理装置のブロック図を示す。キーボ
ードなどの情報入力装置301,入力された情報を処理
する情報処理装置302,情報処理装置で処理を行った
情報を表示する液晶表示装置303、及び情報処理装置
で処理を行った情報を記憶したり、処理を行うのに必要
な情報を提供する記憶装置304から構成される。本発
明の液晶表示装置を使用した情報処理装置は、従来の陰
極線管(CRT)による表示装置を用いた場合と比較す
ると、軽くしかも少ない面積で設置できる特徴を有して
いる。特に、1台の情報処理装置301に対して複数の
キーボード及び液晶表示装置により複数の操作者が同時
に作業できるシステムや、さらに軽量化が要求される膝
乗せ型のコンピュータに適用することによりその特徴が
十分に発揮される。したがって、液晶表示装置をコンピ
ュータの表示部に用いることにより、ノートブック型を
始めとする軽量,省スペースの個人用途向けのコンピュ
ータを実現できる。
【0065】図13は液晶表示装置の他の応用例で、投
射型のディスプレイの光シャッター部に液晶表示装置を
用いた例である。システムの構成は、液晶表示装置及び
光学系を含む投射部305,スクリーン306および図
示していないビデオ信号処理部から成る。外部から入力
されたビデオ信号は、ビデオ信号処理部により液晶表示
装置の表示に必要な信号形式、たとえばノンインターレ
ースのRGBデジタル信号等に変換され液晶表示装置上
に画像が表示される。この表示画像は光学系を通してス
クリーン上に結像される。これらの構成要素の内、光シ
ャッター部は光学系の寸法を決定する主要因で、多数の
画素を小面積のパネルに納めることが可能な液晶表示装
置を用いることにより光シャッター部の小型化が図れ、
光学系全体も小さくすることができる。
射型のディスプレイの光シャッター部に液晶表示装置を
用いた例である。システムの構成は、液晶表示装置及び
光学系を含む投射部305,スクリーン306および図
示していないビデオ信号処理部から成る。外部から入力
されたビデオ信号は、ビデオ信号処理部により液晶表示
装置の表示に必要な信号形式、たとえばノンインターレ
ースのRGBデジタル信号等に変換され液晶表示装置上
に画像が表示される。この表示画像は光学系を通してス
クリーン上に結像される。これらの構成要素の内、光シ
ャッター部は光学系の寸法を決定する主要因で、多数の
画素を小面積のパネルに納めることが可能な液晶表示装
置を用いることにより光シャッター部の小型化が図れ、
光学系全体も小さくすることができる。
【0066】この他にも、液晶表示装置の小型あるいは
軽量という特徴を用いることにより、カラーの小型モニ
ターや大型の壁かけテレビを実現することができる。
軽量という特徴を用いることにより、カラーの小型モニ
ターや大型の壁かけテレビを実現することができる。
【0067】
【発明の効果】本発明によれば、液晶表示装置を構成す
る液晶表示パネルの下側基板において、画素電極,走査
信号線取り出し電極及び映像信号線取り出し電極を基板
上に透明導電膜で形成し、前記走査信号線,薄膜トラン
ジスタのゲート電極及び保持容量の一方の電極を、前記
基板上に前記画素電極,走査信号線取り出し電極及び映
像信号線取り出し電極と同一材料である透明導電膜と他
の材料からなる層を順次積層した積層膜で構成するた
め、透明導電膜を最下層とする導体からなる積層膜を堆
積した後これを一括加工して透明画素電極,走査信号
線,ゲート電極,保持容量電極,走査信号線取り出し電
極及び映像信号線取り出し電極となるパターンを形成
し、さらにその後、透明画素電極,走査信号線取り出し
電極及び映像信号線取り出し電極となるパターン上の透
明導電膜以外の積層膜を一括して除去するなど、いくつ
かの一括加工工程が可能であり、ホトリソグラフィー工
程数が低減できるので液晶表示装置の低コスト化,高信
頼化を達成できる効果がある。
る液晶表示パネルの下側基板において、画素電極,走査
信号線取り出し電極及び映像信号線取り出し電極を基板
上に透明導電膜で形成し、前記走査信号線,薄膜トラン
ジスタのゲート電極及び保持容量の一方の電極を、前記
基板上に前記画素電極,走査信号線取り出し電極及び映
像信号線取り出し電極と同一材料である透明導電膜と他
の材料からなる層を順次積層した積層膜で構成するた
め、透明導電膜を最下層とする導体からなる積層膜を堆
積した後これを一括加工して透明画素電極,走査信号
線,ゲート電極,保持容量電極,走査信号線取り出し電
極及び映像信号線取り出し電極となるパターンを形成
し、さらにその後、透明画素電極,走査信号線取り出し
電極及び映像信号線取り出し電極となるパターン上の透
明導電膜以外の積層膜を一括して除去するなど、いくつ
かの一括加工工程が可能であり、ホトリソグラフィー工
程数が低減できるので液晶表示装置の低コスト化,高信
頼化を達成できる効果がある。
【0068】さらに、開口率が増加し、明るい画面を得
ることができる効果もある。
ることができる効果もある。
【図1】第1実施例における液晶表示装置を構成する表
示パネルの断面図である。
示パネルの断面図である。
【図2】第1実施例における表示パネルの下側基板の表
示領域の平面図である。
示領域の平面図である。
【図3】第1の実施例における特徴的な構造の断面図で
ある。
ある。
【図4】図1の下側基板を実現するための製造工程を示
す図((a):平面図,(b)断面図)である。
す図((a):平面図,(b)断面図)である。
【図5】図1の下側基板を実現するための製造工程を示
す図((a):平面図,(b)断面図)である。
す図((a):平面図,(b)断面図)である。
【図6】図1の下側基板を実現するための製造工程を示
す図((a):平面図,(b)断面図)である。
す図((a):平面図,(b)断面図)である。
【図7】本発明の第1実施例の効果を説明するための図
である。
である。
【図8】第2実施例における特徴的な構造の平面図であ
る。
る。
【図9】第3実施例における特徴的な構造の断面図であ
る。
る。
【図10】第3実施例における特徴的な構造を実現する
ための製造工程を示す図である。
ための製造工程を示す図である。
【図11】本発明の液晶表示装置の全体構成を示すブロ
ック図である。
ック図である。
【図12】本発明に係る液晶表示装置の応用システムの
ブロック図である。
ブロック図である。
【図13】本発明に係る液晶表示装置の応用システムの
外観図である。
外観図である。
【図14】各種導電材料と透明導電膜の主成分である酸
化インジウムとの反応における自由エネルギーの変化
と、積層時におけるコンタクト抵抗と透明導電膜の透過
率。
化インジウムとの反応における自由エネルギーの変化
と、積層時におけるコンタクト抵抗と透明導電膜の透過
率。
【図15】各種ハロゲン化物の沸点。
1…下部ガラス基板、2…ゲート電極、3…ゲート絶縁
膜、4…非晶質Si層、4A…i型非晶質Si層、4B
…N+ 型非晶質Si層、5…ソース電極、6…ドレイン
電極、5A,6A…バリアメタル層、5B,6B…Al
層、7(a),7(b)…付加容量電極、8…透明画素
電極、9…透明導電膜、10…バリアメタル層、11…
Al層、12…容量絶縁膜、13…バリアメタル/Al
積層膜、14…走査信号線、15…映像信号線、16…
走査信号線取り出し電極、17…映像信号線取り出し電
極、18…絶縁層、19…保護膜、20…配向膜、21
…偏光板、22…保持容量、23…保持容量共通電極、
24…透明画素電極、25…バリアメタル/Al積層
膜、26…サイドウォール絶縁膜、27…絶縁層、31
…上部ガラス基板、32…遮光膜、33…カラーフィル
タ、34…有機保護膜、35…共通電極、36…配向
膜、37…偏光板、100…下側基板、101…上側基
板、102…液晶層、200…ディスプレイシステム、
201…光源、202…液晶ディスプレイモジュール、
203…光源調整回路、204…画像データ発生回路、
205…コントラスト調整回路、206…共通電極駆動
電圧発生回路、207…信号回路、208…走査回路、
209…走査信号線、210…映像信号線、212…保
持容量、213…共通電極端子、214…液晶容量、21
7…液晶パネル、220…情報処理システム、301…
情報入力部、302…情報処理部、303…液晶表示装
置、304…記憶装置、305…投射部、306…スク
リーン。
膜、4…非晶質Si層、4A…i型非晶質Si層、4B
…N+ 型非晶質Si層、5…ソース電極、6…ドレイン
電極、5A,6A…バリアメタル層、5B,6B…Al
層、7(a),7(b)…付加容量電極、8…透明画素
電極、9…透明導電膜、10…バリアメタル層、11…
Al層、12…容量絶縁膜、13…バリアメタル/Al
積層膜、14…走査信号線、15…映像信号線、16…
走査信号線取り出し電極、17…映像信号線取り出し電
極、18…絶縁層、19…保護膜、20…配向膜、21
…偏光板、22…保持容量、23…保持容量共通電極、
24…透明画素電極、25…バリアメタル/Al積層
膜、26…サイドウォール絶縁膜、27…絶縁層、31
…上部ガラス基板、32…遮光膜、33…カラーフィル
タ、34…有機保護膜、35…共通電極、36…配向
膜、37…偏光板、100…下側基板、101…上側基
板、102…液晶層、200…ディスプレイシステム、
201…光源、202…液晶ディスプレイモジュール、
203…光源調整回路、204…画像データ発生回路、
205…コントラスト調整回路、206…共通電極駆動
電圧発生回路、207…信号回路、208…走査回路、
209…走査信号線、210…映像信号線、212…保
持容量、213…共通電極端子、214…液晶容量、21
7…液晶パネル、220…情報処理システム、301…
情報入力部、302…情報処理部、303…液晶表示装
置、304…記憶装置、305…投射部、306…スク
リーン。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀井 寿一 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 高畠 勝 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 小西 信武 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内
Claims (19)
- 【請求項1】複数の走査信号線と、複数の映像信号線
と、該走査信号線と映像信号線との交差点の近傍に導通
状態を制御する制御電極を設けた薄膜トランジスタと画
素電極とを有し、前記走査信号線と薄膜トランジスタの
制御電極は前記画素電極を構成する材料からなる層を最
下層とする複数の材料の積層膜で構成される第1の基板
と、 該第1の基板と対向し、共通電極を設けた第2の基板
と、 前記第1の基板と第2の基板との間に挾持された液晶と
からなる液晶パネルを用いたことを特徴とする液晶表示
装置。 - 【請求項2】複数の走査信号線と、複数の映像信号線
と、該走査信号線と映像信号線との交差点の近傍に画素
電極と、2つの電極間に絶縁物を挾持して構成される保
持容量とを有し、前記保持容量の2つの電極のうち一方
の電極は前記画素電極を構成する材料からなる層を最下
層とする複数の材料の積層膜で構成される第1の基板
と、 該第1の基板と対向し、共通電極を設けた第2の基板
と、 前記第1の基板と第2の基板との間に挾持された液晶と
からなる液晶パネルを用いたことを特徴とする液晶表示
装置。 - 【請求項3】特許請求の範囲第1項または第2項におい
て、 前記積層膜は、固有抵抗が前記画素電極を構成する材料
の固有抵抗より小さい材料からなる層を含むことを特徴
とする液晶表示装置。 - 【請求項4】特許請求の範囲第1項または第2項におい
て、 前記積層膜は、アルミニウムまたはアルミニウムを主成
分とする合金からなる層を含むことを特徴とする液晶表
示装置。 - 【請求項5】特許請求の範囲第3項において、 前記画素電極を構成する材料からなる層(第1の層)と
前記固有抵抗が画素電極を構成する材料の固有抵抗より
小さい材料からなる層(第2の層)との間に、前記画素
電極を構成する材料と化学反応を起こさない層(第3の
層)を設けることを特徴とする液晶表示装置。 - 【請求項6】特許請求の範囲第4項において、 前記画素電極を構成する材料からなる層(第1の層)と
前記アルミニウムまたはアルミニウムを主成分とする合
金からなる層(第2の層)との間に、前記画素電極を構
成する材料と化学反応を起こさない導電層(第3の層)
を設けることを特徴とする液晶表示装置。 - 【請求項7】特許請求の範囲第5項または第6項におい
て、 前記第3の層は、高融点金属,高融点金属窒化物または
高融点金属シリサイドから選ばれたいずれかの材料で形
成されることを特徴とする液晶表示装置。 - 【請求項8】特許請求の範囲第7項において、 前記第3の層は、Cr,Mo,W,MoN,TiN,T
aN,WN,MoSi2,TiSi2,TaSi2,WSi
2 から選ばれたいずれかの材料であることを特徴とする
液晶表示装置。 - 【請求項9】特許請求の範囲第1項において、 前記画素電極の周辺部に遮光層を設けたことを特徴とす
る液晶表示装置。 - 【請求項10】特許請求の範囲第1項において、 前記液晶表示装置は前記走査信号線の末端部に走査信号
線取り出し電極を、前記映像信号線の末端部に映像信号
線取り出し電極を有し、 前記走査信号線取り出し電極及び映像信号線取り出し電
極は、前記画素電極を構成する材料から構成されること
を特徴とする液晶表示装置。 - 【請求項11】特許請求の範囲第10項において、 前記走査信号線取り出し電極は、前記走査信号線の最下
層を露出させてなることを特徴とする液晶表示装置。 - 【請求項12】基板上に形成され、透明導電材料/バリ
ア材料/アルミニウムまたはアルミニウム合金の積層膜
からなる複数の走査信号線,ゲート電極及び保持容量の
一方の電極と、同じく前記基板上に形成され、中央部が
透明導電膜、周辺部が透明導電材料/バリア材料/アル
ミニウムまたはアルミニウム合金の積層膜からなる複数
の画素電極と、前記走査信号線の末端部に形成され、透
明導電膜からなる走査信号線取り出し電極と、同じく透
明導電膜からなる映像信号線取り出し電極と、 前記走査信号線,ゲート電極,保持容量の一方の電極,
画素電極,走査信号線取り出し電極及び走査信号線取り
出し電極が形成された基板上の前記画素電極中央部,走
査信号線取り出し電極部及び映像信号線取り出し電極部
以外の領域に形成された絶縁層と、 前記ゲート電極上の前記絶縁膜上に形成された半導体島
と、 前記絶縁膜上に、前記走査信号線と交差するように形成
され、末端部が前記映像信号線取り出し電極と接続され
た複数の映像信号線と、前記半導体島上の一部を覆うよ
うに形成され、前記映像信号線と接続されたドレイン電
極と、前記半導体島上の他の一部を覆うように形成さ
れ、前記画素電極と接続されたソース電極と、 前記保持容量の一方の電極上の前記絶縁膜上に形成さ
れ、前記画素電極と接続された保持容量の他方の電極と
を有する第1の基板と、 該第1の基板と対向し、共通電極を設けた第2の基板
と、 前記第1の基板と第2の基板との間に挾持された液晶と
からなる液晶パネルを有する液晶表示装置。 - 【請求項13】特許請求の範囲第12項において、 前記バリア材料は、高融点金属,高融点金属窒化物また
は高融点金属シリサイドから選ばれたいずれかの材料で
あることを特徴とする液晶表示装置。 - 【請求項14】特許請求の範囲第12項において、 前記画素電極周辺部に形成されたバリア材料/アルミニ
ウムまたはアルミニウム合金/絶縁膜の積層膜の画素電
極中央部側の側面は、画素電極面に対して緩やかな勾配
のサイドウォールを有する絶縁材料で覆われることを特
徴とする液晶表示装置。 - 【請求項15】特許請求の範囲第14項において、 前記走査信号線を構成するバリアメタル/アルミニウム
またはアルミニウム合金の前記走査信号線取り出し電極
側の側面は絶縁材料で覆われることを特徴とする液晶表
示装置。 - 【請求項16】複数の走査信号線と、複数の映像信号線
と、該走査信号線と映像信号線との交差点の近傍に導通
状態を制御する制御電極を有する薄膜トランジスタと、
画素電極と、2つの電極間に絶縁物を挾持した容量とを
設けた第1の基板と、該第1の基板と対向し、共通電極
を設けた第2の基板と、前記第1の基板と第2の基板と
の間に挾持された液晶とからなる液晶パネルを有する液
晶表示装置の製造方法において、 前記第1の基板の製造工程が次の各工程を含むことを特
徴とする液晶表示装置の製造方法。 (1)基板上に透明導電膜と他の導電材料膜とを順次成
膜し、積層導電膜を形成する工程、(2)前記積層導電
膜をフォトリソグラフィーによってパターニングし、前
記走査信号線,前記薄膜トランジスタの制御電極,前記
容量の一方の電極及び画素電極パターンを形成する工
程、(3)前記基板上の全面に絶縁膜を形成する工程、
(4)前記絶縁膜をフォトリソグラフィーによってパタ
ーニングし、少なくとも前記画素電極パターンの上層部
に存在する前記絶縁膜を除去し、前記画素電極パターン
に前記他の導電材料膜を露出させる工程、(5)前記画
素電極パターンに露出した他の導電材料膜をさらに除去
し、前記透明導電膜を露出させる工程。 - 【請求項17】特許請求の範囲第16項において、前記
工程(5)における他の導電材料膜の除去はハロゲン系
ガスを含むガスによるドライエッチングによって行われ
ることを特徴とする液晶表示装置の製造方法。 - 【請求項18】特許請求の範囲第17項において、前記
ハロゲン系のガスは、三塩化ホウ素,臭化水素,ヨウ化
水素のうちの少なくとも一つであることを特徴とする液
晶パネルの製造方法。 - 【請求項19】複数の走査信号線と、複数の映像信号線
と、該走査信号線と映像信号線との交差点の近傍に導通
状態を制御する制御電極を有する薄膜トランジスタと画
素電極と2つの電極間に絶縁物を挾持した保持容量とを
設けた第1の基板と、該第1の基板と対向し、共通電極
を設けた第2の基板と、前記第1の基板と第2の基板と
の間に挾持された液晶とからなる液晶パネルと、該液晶
パネルを駆動する駆動回路とを有する液晶表示装置と、 情報入力部と、 情報処理部とを有する情報処理装置において、 前記走査信号線と薄膜トランジスタの制御電極は、前記
画素電極を構成する材料からなる層を最下層とする複数
の材料の積層膜で構成されることを特徴とする情報処理
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2394293A JPH06235939A (ja) | 1993-02-12 | 1993-02-12 | 液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2394293A JPH06235939A (ja) | 1993-02-12 | 1993-02-12 | 液晶表示装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06235939A true JPH06235939A (ja) | 1994-08-23 |
Family
ID=12124595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2394293A Pending JPH06235939A (ja) | 1993-02-12 | 1993-02-12 | 液晶表示装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06235939A (ja) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001053283A (ja) * | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2001085697A (ja) * | 1999-09-14 | 2001-03-30 | Nec Corp | 薄膜トランジスタアレイ基板の製造方法 |
KR100612993B1 (ko) * | 1999-12-27 | 2006-08-14 | 삼성전자주식회사 | 광시야각 액정 표시 장치 및 그에 사용되는 기판 |
JP2007027773A (ja) * | 2006-08-28 | 2007-02-01 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2007192974A (ja) * | 2006-01-18 | 2007-08-02 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに導電層の接続構造 |
CN100397225C (zh) * | 2004-06-05 | 2008-06-25 | Lg.菲利浦Lcd株式会社 | 一种液晶显示器件及其制造方法 |
JP2008158424A (ja) * | 2006-12-26 | 2008-07-10 | Seiko Epson Corp | 接続構造、電気光学装置及びその製造方法 |
CN100407035C (zh) * | 2004-06-05 | 2008-07-30 | 乐金显示有限公司 | 液晶显示器件及其制造方法 |
JP2009122697A (ja) * | 2000-03-15 | 2009-06-04 | Mitsubishi Electric Corp | 液晶表示装置 |
US7583337B2 (en) | 2004-06-05 | 2009-09-01 | Lg Display Co., Ltd. | Liquid crystal display device and method of fabricating same |
JP2010113360A (ja) * | 2009-11-27 | 2010-05-20 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置 |
JP2010156963A (ja) * | 2008-12-05 | 2010-07-15 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US7782410B2 (en) | 2002-03-28 | 2010-08-24 | Sharp Kabushiki Kaisha | Substrate for liquid crystal display device, liquid crystal display device provided with the same, and manufacturing method of the same |
KR101337178B1 (ko) * | 2006-06-29 | 2013-12-05 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
KR101461127B1 (ko) * | 2008-05-13 | 2014-11-14 | 삼성디스플레이 주식회사 | 반도체 장치 및 이의 제조 방법 |
JP2016122201A (ja) * | 1999-12-27 | 2016-07-07 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2019023734A (ja) * | 2018-08-24 | 2019-02-14 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
US11960174B2 (en) | 2006-06-02 | 2024-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic appliance |
-
1993
- 1993-02-12 JP JP2394293A patent/JPH06235939A/ja active Pending
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9640630B2 (en) | 1999-08-12 | 2017-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
US9041875B2 (en) | 1999-08-12 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
US8023055B2 (en) | 1999-08-12 | 2011-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
US8003989B2 (en) | 1999-08-12 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Thin film semiconductor device having a terminal portion |
JP2001053283A (ja) * | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2001085697A (ja) * | 1999-09-14 | 2001-03-30 | Nec Corp | 薄膜トランジスタアレイ基板の製造方法 |
KR100612993B1 (ko) * | 1999-12-27 | 2006-08-14 | 삼성전자주식회사 | 광시야각 액정 표시 장치 및 그에 사용되는 기판 |
JP2016122201A (ja) * | 1999-12-27 | 2016-07-07 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2009122697A (ja) * | 2000-03-15 | 2009-06-04 | Mitsubishi Electric Corp | 液晶表示装置 |
US7782410B2 (en) | 2002-03-28 | 2010-08-24 | Sharp Kabushiki Kaisha | Substrate for liquid crystal display device, liquid crystal display device provided with the same, and manufacturing method of the same |
US7932963B2 (en) | 2002-03-28 | 2011-04-26 | Sharp Kabushiki Kaisha | Substrate for liquid crystal display device, liquid crystal display device provided with the same, and manufacturing method of the same |
US7817231B2 (en) | 2004-06-05 | 2010-10-19 | Lg Display Co., Ltd. | Liquid crystal display device and method of fabricating same |
US7583337B2 (en) | 2004-06-05 | 2009-09-01 | Lg Display Co., Ltd. | Liquid crystal display device and method of fabricating same |
CN100397225C (zh) * | 2004-06-05 | 2008-06-25 | Lg.菲利浦Lcd株式会社 | 一种液晶显示器件及其制造方法 |
CN100407035C (zh) * | 2004-06-05 | 2008-07-30 | 乐金显示有限公司 | 液晶显示器件及其制造方法 |
JP2007192974A (ja) * | 2006-01-18 | 2007-08-02 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに導電層の接続構造 |
JP4655943B2 (ja) * | 2006-01-18 | 2011-03-23 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、並びに導電層の接続構造 |
US7791088B2 (en) | 2006-01-18 | 2010-09-07 | Seiko Epson Corporation | Electro-optical device with connecting conductive film provided opposite to an end of an interlayer conductive film with insulating sidewall, the conductive film electrically connecting a pixel electrode to a lower electrode and method for making the same |
US11960174B2 (en) | 2006-06-02 | 2024-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic appliance |
KR101337178B1 (ko) * | 2006-06-29 | 2013-12-05 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
JP2007027773A (ja) * | 2006-08-28 | 2007-02-01 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2008158424A (ja) * | 2006-12-26 | 2008-07-10 | Seiko Epson Corp | 接続構造、電気光学装置及びその製造方法 |
KR101461127B1 (ko) * | 2008-05-13 | 2014-11-14 | 삼성디스플레이 주식회사 | 반도체 장치 및 이의 제조 방법 |
US8999750B2 (en) | 2008-12-05 | 2015-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9201280B2 (en) | 2008-12-05 | 2015-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2010156963A (ja) * | 2008-12-05 | 2010-07-15 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2010113360A (ja) * | 2009-11-27 | 2010-05-20 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置 |
JP2019023734A (ja) * | 2018-08-24 | 2019-02-14 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4354542B2 (ja) | 液晶表示装置及びその製造方法 | |
JPH06235939A (ja) | 液晶表示装置及びその製造方法 | |
US8048697B2 (en) | Method for manufacturing an LCD device employing a reduced number of photomasks including bottom and top gate type devices | |
US6678017B1 (en) | Display panel and method of fabricating the same | |
US6624864B1 (en) | Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate | |
US9001299B2 (en) | Low resistance wiring structure and liquid crystal display device using the same | |
US4778258A (en) | Protective tab structure for use in the fabrication of matrix addressed thin film transistor liquid crystal displays | |
JPH11133450A (ja) | 液晶表示装置及びその製造方法 | |
JP2000164584A (ja) | 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法 | |
JP2003203919A (ja) | 薄膜トランジスタ装置及びその製造方法 | |
JP2000284326A (ja) | 液晶表示装置とその製造方法 | |
US20070273803A1 (en) | Active component array substrate and fabricating method thereof | |
US20020008793A1 (en) | Display device and method of manufacturing the same | |
JP2000162647A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
JPS62109085A (ja) | アクテイブ・マトリクス | |
KR0161466B1 (ko) | 액정표시장치의 제조방법 | |
JP2004004558A (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 | |
JPH0820643B2 (ja) | アクティブマトリクス表示装置 | |
JP2000206562A (ja) | 液晶表示装置 | |
JP2002196362A (ja) | 液晶表示装置およびその製造方法 | |
KR100603927B1 (ko) | 박막트랜지스터 액정표시장치 | |
JPH06160877A (ja) | 薄膜配線構造及びそれを用いた液晶表示装置 | |
JPH07134312A (ja) | 液晶表示装置およびその製造方法 | |
JP3377003B2 (ja) | アクティブ素子アレイ基板の製造方法 | |
KR100655273B1 (ko) | 반사 투과 복합형 박막트랜지스터 액정표시장치의 화소전극 형성방법 및 이에 의해 이루어지는 박막트랜지스터 액정표시장치 |