CN100397211C - 液晶显示器件及其制造方法 - Google Patents

液晶显示器件及其制造方法 Download PDF

Info

Publication number
CN100397211C
CN100397211C CNB2005100722761A CN200510072276A CN100397211C CN 100397211 C CN100397211 C CN 100397211C CN B2005100722761 A CNB2005100722761 A CN B2005100722761A CN 200510072276 A CN200510072276 A CN 200510072276A CN 100397211 C CN100397211 C CN 100397211C
Authority
CN
China
Prior art keywords
line
grid
electrode
conductive layer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100722761A
Other languages
English (en)
Other versions
CN1702530A (zh
Inventor
安炳喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1702530A publication Critical patent/CN1702530A/zh
Application granted granted Critical
Publication of CN100397211C publication Critical patent/CN100397211C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Abstract

本发明公开了一种LCD器件的薄膜晶体管基板及其制造方法，以简化制造工艺并增大存储电容的电容值又不会缩小孔径比。该薄膜晶体管型LCD器件包括：具有第一透明导电层和第二不透明导电层的双层栅线，第二不透明导电层具有阶梯覆层；栅线上的栅绝缘膜；与栅线交叉限定象素区的数据线；连接到栅线和数据线的TFT；通过薄膜晶体管上保护膜的接触孔连接到TFT的象素电极；与象素电极重叠并具有用第一透明导电层形成的下存储电极的存储电容以及独立形成于相邻栅线之间并与所述数据线重叠的冗余线。

Description

液晶显示器件及其制造方法
本申请要求享有2004年5月27日在韩国递交的韩国专利申请P2004-37770号的权益，该申请可供参考。
技术领域
本发明涉及一种应用于显示器件的薄膜晶体管基板，具体涉及一种薄膜晶体管基板及其适合简化工艺的制造方法。
背景技术
液晶显示器(LCD)一般利用电场控制液晶的光透射比来显示图像。为此，LCD面板包括具有按矩阵布置的液晶单元的液晶显示面板，和用来驱动液晶显示面板的驱动电路。
液晶显示面板包括彼此面对的薄膜晶体管基板和滤色片基板，注入两个基板之间的液晶，以及在两个基板之间维持盒间隙的衬垫料。
薄膜晶体管基板包括栅线、数据线、在各栅线和数据线之间的交叉点处形成的作为开关器件的薄膜晶体管、为各液晶单元形成并且连接到薄膜晶体管的象素电极以及在其上面形成的定向膜。栅线和数据线通过各焊盘部从驱动电路接收信号。薄膜晶体管响应施加到栅线的扫描信号向象素电极提供施加到数据线的象素信号。
滤色片基板包括为各液晶单元形成的滤色片，用来分隔滤色片并且反射外部光的黑矩阵，向液晶单元同时提供参考电压的公共电极，以及在其上面形成的定向膜。
单独制备薄膜晶体管基板和滤色片基板，将二者粘结，然后在二者之间注入液晶并且密封就制成了液晶显示面板。
在这种液晶显示器件中，薄膜晶体管基板具有复杂的制造工艺，它是液晶显示面板制造成本上升的主要因素，因为其包含半导体工艺并需要多轮掩模工艺。为了解决这一问题，薄膜晶体管基板的研发方向是减少掩模工艺。这是因为一轮掩模工艺中包括薄膜沉积、清洗、光刻、蚀刻、光刻胶剥离和检查程序等等。近来受到关注的是一种四轮掩模工艺，它从作为薄膜晶体管标准掩模工艺的五轮掩模工艺中去掉了一轮掩模工艺。
图1是采用四轮掩模工艺的一种薄膜晶体管基板的平面图，图2是沿图1中的I-I’线提取的薄膜晶体管的截面图。
在图1和图2中，薄膜晶体管基板包括按彼此交叉的方式设置在下基板42上的栅线2和数据线4，在二者之间设有栅绝缘膜44，设在各交叉点处的薄膜晶体管6，以及设在具有交叉结构的单元区上的象素电极18。薄膜晶体管基板还包括设在象素电极18与前级栅线2之间的重叠部分处的存储电容20、连接到栅线2的栅焊盘26，以及连接到数据线4的数据焊盘34。
薄膜晶体管6响应施加给栅线2的扫描信号允许提供给数据线4的象素信号充入象素电极18并且保持。为此，薄膜晶体管6包括连接到栅线2的栅极8，连接到数据线4的源极10，连接到象素电极18的漏极12，以及与栅极8重叠并在源极10和漏极12之间限定一沟道的有源层14。
与源极10和漏极12重叠并在源极10和漏极12之间具有沟道部的有源层14还与数据线4、下数据焊盘电极36和存储电极22重叠。在有源层14上还设有与数据线4、源极10、漏极12、下数据焊盘电极36和存储电极22形成欧姆接触的欧姆接触层48。
象素电极18通过贯穿钝化膜50的第一接触孔16连接到薄膜晶体管6的漏极12。象素电极18因充入象素信号相对于设在上基板(未表示)上的公共电极产生一电位差。该电位差借助介电各向异性使位于薄膜晶体管基板和上基板之间的液晶旋转，并通过象素电极18将来自光源(未表示)的光朝向上基板发射。
存储电容20包括前级栅线2，与栅线2重叠并具有栅绝缘膜44的上存储电极22，有源层14和二者之间的欧姆接触层48，以及与上存储电极22重叠并在二者之间具有钝化膜50而且通过贯穿钝化膜50的第二接触孔24连接的象素电极18。存储电容20允许充入象素电极18的象素信号稳定维持到充入下一象素电压。
栅线2通过栅焊盘26连接到栅驱动器(未示出)。栅焊盘26由从栅线2伸出的下栅焊盘电极28及通过贯穿栅绝缘膜44和钝化膜50的第三接触孔30连接到下栅焊盘电极28的上栅焊盘电极32组成。
数据线4通过数据焊盘34连接到数据驱动器(未示出)。数据焊盘34包括从数据线4伸出的下数据焊盘电极36及通过贯穿钝化膜50的第四接触孔38连接到下数据焊盘电极36的上数据焊盘电极40。
以下要具体参照图3A到图3D详细描述采用四轮掩模工艺的具有上述结构的薄膜晶体管的制造方法。
在图3A中，在下基板42上用第一掩模工艺形成包括栅线2、栅极8和下栅焊盘电极28的栅图案。
具体地说，在下基板42上用溅射等沉积技术形成栅金属层。用第一掩模按光刻和蚀刻工艺对栅金属层构图以形成包括栅线2、栅极8和下栅焊盘电极28的栅图案。栅金属层可具有单层或双层结构的铬(Cr)、钼(Mo)或铝族金属等等。
在图3B中，栅绝缘膜44形成在设有栅图案的下基板42上。进而用第二掩模工艺在栅绝缘膜44上依次形成包括有源层14和欧姆接触层48的半导体图案以及包括数据线4、源极10、漏极12、下数据焊盘电极36和存储电极22的源极/漏极图案。
具体地说，利用诸如等离子体增强化学蒸气沉积(PECVD)和溅射等沉积技术在设有栅图案的下基板42上依次形成栅绝缘膜44、非晶硅层、n+非晶硅层和源极/漏极金属层。这里，栅绝缘膜44用诸如氮化硅(SiNx)或氧化硅(SiOx)等无机绝缘材料形成。源极/漏极金属可以选自钼(Mo)或钼合金等等。
然后在源极/漏极金属层上用第二掩模通过光刻形成光刻胶图案。在这种情况下，采用在薄膜晶体管的沟道部具有衍射曝光部的衍射曝光掩模作为第二掩模，使得沟道部的光刻胶图案具有低于源极/漏极图案部分的降低的高度。
接着用光刻胶图案按湿法蚀刻对源极/漏极金属层构图，形成包括数据线4、源极10、与源极10构成整体的漏极12以及存储电极22的源极/漏极图案。
接着用同一光刻胶图案按干法蚀刻工艺对N+非晶硅层和非晶硅层构图以形成欧姆接触层48和有源层14。
采用灰化工序从沟道部去除高度比较低的光刻胶图案，然后按干法蚀刻工艺蚀刻沟道部的源极/漏极图案和欧姆接触层48。这样就暴露出沟道部的有源层14，将源极10与漏极12断开。
然后用剥离工序去除留在源极/漏极金属图案组上的光刻胶图案。
在图3C中，在设有源极/漏极图案的栅绝缘图案44上形成包括第一到第四接触孔16、24、30和38的钝化膜50。
具体地说，在设有源极/漏极图案的整个栅绝缘膜44上用诸如等离子体增强化学蒸气沉积(PECVD)等沉积技术形成钝化膜50。然后用第三掩模按光刻术和蚀刻工艺对钝化膜50构图，从而限定第一到第四接触孔16、24、30和38。形成的第一接触孔16贯穿钝化膜50暴露出漏极12，形成的第二接触孔24贯穿钝化膜50暴露出上存储电极22。形成的第三接触孔30贯穿钝化膜50和栅绝缘膜44暴露出下栅焊盘电极28。形成的第四接触孔38贯穿钝化膜50暴露出上数据焊盘电极36。
钝化膜50是用与栅绝缘膜44相同的一种无机绝缘材料形成的，或是一种有机绝缘材料，例如是具有小介电常数的丙烯酸有机化合物、BCB(苯并环丁烯)或是PFCB(全氟环丁烷)等等。
在图3D中，在钝化膜50上用第四掩模工艺形成包括象素电极18、上栅焊盘电极32和上数据焊盘电极40的透明导电图案。
在钝化膜50上用溅射等沉积技术形成透明导电层。然后用第四掩模按光刻术和蚀刻工艺对透明导电层构图，形成包括象素电极18、上栅焊盘电极32和上数据焊盘电极40的透明导电图案。象素电极18通过第一接触孔16电连接到漏极12，同时通过第二接触孔24电连接到与前级栅线2重叠的上存储电极22。上栅焊盘电极32通过第三接触孔30电连接到下栅焊盘电极28。上数据焊盘电极40通过第四接触孔38电连接到下数据焊盘电极36。此处的透明导电层是用氧化铟锡(ITO)等等形成的。
如上所述，现有技术的薄膜晶体管基板及其制造方法采用四轮掩模工艺，这样能减少工艺步骤，并随着工艺步骤减少而降低制造成本。
然而，在现有技术的薄膜晶体管基板中，存储电容20的上、下电极是分别用不透明的源极/漏极金属和不透明的栅金属形成的。由此带来的问题是，如果为了增大存储电容20的容量而扩大上存储电极22与栅线2之间的重叠面积，则象素电极18的孔径比就会降低。
发明内容
本发明涉及一种液晶显示器件及其制造方法，能够基本上克服由于现有技术的缺点和局限产生的一个或者多个问题。
本发明的优点是提供了一种薄膜晶体管基板及其制造方法，适合简化工艺并且扩大存储电容的容量而不会降低孔径比。
为了实现本发明的上述及其他优点，按照本发明实施例的薄膜晶体管型液晶显示器件包括：具有第一透明导电层和第二不透明导电层的双层栅线，第二不透明导电层具有阶梯覆层；栅线上的栅绝缘膜；与栅线交叉限定象素区的数据线；连接到栅线和数据线的薄膜晶体管；通过薄膜晶体管上保护膜的接触孔连接到薄膜晶体管的象素电极；与象素电极重叠并具有用第一透明导电层形成的下存储电极的存储电容以及独立形成于相邻栅线之间并与所述数据线重叠的冗余线。
按照本发明的另一实施例，一种制造薄膜晶体管型液晶显示器件的方法包括：用第一掩膜在基板上形成包括栅线、栅极和下存储电极的栅图案，栅线和栅极按具有透明导电层的双层形成，而下存储电极用透明导电层形成；在栅图案上形成栅绝缘膜；在栅绝缘膜上用第二掩模形成半导体图案和具有数据线及源极和漏极的源极/漏极图案，数据线与栅线限定象素区；用第三掩模在源极和漏极上形成保护膜，并形成暴露出漏极的接触孔；并且用第四掩模在保护膜上形成通过接触孔连接到漏极并与下存储电极重叠的象素电极，其中形成栅图案包括在相邻栅线之间独立形成与所述数据线重叠的冗余线。
应该意识到，以上对本发明的概述和下文的详细说明都是解释性的描述，都是为了进一步解释所要求保护的发明。
附图说明
所包括的用来便于理解本发明并且作为本申请一个组成部分的附图表示了本发明的实施例，连同说明书一起可用来解释本发明的原理。在附图中：
图1的平面图表示现有技术中薄膜晶体管基板的一部分示意图；
图2表示沿图1中的I-I’线提取的薄膜晶体管基板的截面图；
图3A到图3D表示图2所示的薄膜晶体管基板的制造方法截面图；
图4表示按照本发明一实施方式的薄膜晶体管基板的局部平面图；
图5表示沿图4中的II-II’，III-III’和IV-IV’线提取的薄膜晶体管基板的截面图；
图6A和6B是用来解释按照本发明实施例的薄膜晶体管基板的第一掩模工艺的平面图和截面图；
图7A到7E是用来解释第一掩模工艺的截面图；
图8A和8B分别表示的平面和截面图说明按照本发明实施例的薄膜晶体管基板的第二掩模工艺；
图9A到9E是用来解释第二掩模工艺的截面图；
图10A到10C是用来解释按照本发明实施例的薄膜晶体管基板的第三掩模工艺的平面图和截面图；
图11A和11B是用来解释按照本发明实施例的薄膜晶体管基板的第四掩模工艺的平面图和截面图；
图12的截面图表示按照本发明第二实施例的薄膜晶体管基板中的栅极图案；
图13的平面图表示按照本发明第三实施例的薄膜晶体管基板的一部分示意图；
图14表示沿图13中的II-II’，III-III’，IV-IV’和V-V’线提取的薄膜晶体管基板的截面图；
图15的平面图表示按照本发明第四实施例的薄膜晶体管基板的一部分示意图；
图16表示沿图15中的III-III’，IV-IV’和VI-VI’线提取的薄膜晶体管基板的截面图；
图17的平面图表示按照本发明第五实施例的薄膜晶体管基板的一部分示意图；
图18表示沿图17中的III-III’，IV-IV’和VII-VII’线提取的薄膜晶体管基板的截面图；
图19的平面图表示按照本发明第六实施例的薄膜晶体管基板的一部分示意图；
图20表示沿图19中的III-III’，IV-IV’和VIII-VIII’线提取的薄膜晶体管基板的截面图。
具体实施方式
以下要具体描述在附图中例举的本发明的实施例。
图4的平面图表示按照本发明实施例的薄膜晶体管基板的一部分示意图，而图5是沿图4中的II-II’，III-III’和IV-IV’线提取的薄膜晶体管基板的截面图。
在图4和图5中，薄膜晶体管基板包括按照彼此交叉的方式设置在下基板142上的栅线102和数据线104，数据线104与栅线102之间具有栅绝缘膜144，毗邻各交叉点的薄膜晶体管106，以及设在交叉结构所限定的象素区上的象素电极118。薄膜晶体管基板还包括设在象素电极118与连接到前级栅线102的下存储电极122之间重叠部位上的存储电容120，连接到栅线102的栅焊盘126，以及连接到数据线104的数据焊盘134。
薄膜晶体管106响应提供给栅线102的扫描信号允许提供给数据线104的象素信号充入象素电极118并且保持。为此，薄膜晶体管106包括连接到栅线102的栅极108，连接到数据线104的源极110，与源极110位置相对并且连接到象素电极118的漏极112，以及与栅极108重叠且中间有栅绝缘膜144的有源层114，在源极110和漏极112之间限定一沟道，以及形成在除沟道部位之外的有源层114上的欧姆接触层146，与源极110和漏极112形成欧姆接触。
栅线102和栅极108具有双层结构，其中第一导电层101用透明导电层形成，而上面的第二导电层103用金属层形成。
半导体图案148还包括同样与数据线104重叠的有源层114和欧姆接触层146。
由栅线102和数据线104之间的交叉点限定的象素区上设有象素电极118。象素电极118通过贯穿钝化膜150的第一接触孔116连接到漏极112。象素电极118充入由薄膜晶体管106提供的象素信号，相对于设在滤色片基板(未示出)上的公共电极产生一电位差。该电位差根据介电各向异性使位于薄膜晶体管基板和滤色片基板之间的液晶旋转，并通过象素电极118将来自光源(未示出)的光朝向滤色片基板发射。
存储电容120是这样形成的，从第一导电层101朝向象素区伸出的下存储电极122与象素电极118重叠，中间是栅绝缘膜144和保护膜150。下存储电极122是用第一导电层101即透明导电层形成的，这样就能扩大其与象素区之间的重叠区域而不会降低孔径比。因此就能提高存储电容120的容量又不会降低孔径比，能够更加稳定地保持充入象素电极18的信号。
栅线102通过栅焊盘126连接到栅驱动器(未示出)。栅焊盘126包括从栅线102伸出的下栅焊盘电极128和通过贯穿栅绝缘膜144和钝化膜150的第二接触孔130连接到下栅焊盘电极128的上栅焊盘电极132。下栅焊盘电极128具有双层结构，与栅线102一样形成第一和第二导电层101和103。
数据线104通过数据焊盘134连接到数据驱动器(未示出)。数据焊盘134由从数据线104伸出的下数据焊盘电极136及通过贯穿钝化膜150的第三接触孔138连接到下数据焊盘电极136的上数据焊盘电极140构成。在下数据焊盘电极136的下方按与其重叠的方式形成包括欧姆接触层146和有源层114的半导体层148。
如上所述，按照本发明实施例的薄膜晶体管基板，用透明导电层形成与象素电极118重叠的下存储电极122，这样能增大存储电容120的容量，又不会降低孔径比。因此可以缩小栅线102的线宽度，而与栅线102和象素电极118之间的重叠面积无关，具有提高分辨率的优点。
按照本发明的实施例具有上述结构的薄膜晶体管基板是按以下四轮掩模工艺形成的。
图6A和6B分别是用来解释按照本发明实施例的薄膜晶体管基板的第一掩模工艺的平面图和截面图，而图7A到7E是用来解释第一掩模工艺的截面图。
用第一掩模工艺在下基板142上形成包括栅线102、连接到栅线102的栅极108、下栅焊盘电极128和下存储电极122的栅图案。栅线102、栅极108和下栅焊盘电极128具有双层结构，在其中形成第一和第二导电层101和103，而下存储电极122具有由栅线102的第一导电层101延伸的单层结构。具有上述双层和单层结构的栅图案是用半色调掩模160按一轮掩模工艺形成的。
具体如图7A所示，用诸如溅射等沉积技术在下基板142上形成第一和第二导电层101和103，并在上面形成光刻胶167。第一导电层101是用透明导电材料形成的，例如氧化铟锡(ITO)、锡氧化物(TO)或氧化铟锌(IZO)等等。第二导电层103是用金属材料形成的，例如Mo、Cu、Al、Ti、Cr、MoW或AlNd等等。
接着用半色调掩模160将光刻胶167曝光并且用光刻术显影形成如图7B所示具有阶梯覆层的光刻胶图案168。
半色调掩模160包括透明石英(SiO2)衬底166和屏蔽层162，以及在上面形成的局部透射层164。屏蔽层162处在要形成栅图案的区域以遮挡紫外线(UV)，在显影之后留下第一光刻胶图案168A。局部透射层164处在要形成下存储电极的区域以局部透射UV，留下比第一光刻胶图案168A薄的第二光刻胶图案168B。为此，采用诸如Cr和CrOx等金属形成屏蔽层162，而局部透射层164是用MoSix形成的。除了半色调掩模之外还可以采用衍射曝光掩模。
接着用具有阶梯覆层的光刻胶图案168按蚀刻工艺对第一和第二导电层101和103构图，形成如图7C所示的双层结构的栅图案。
采用氧(O2)等离子体按照灰化工艺使光刻胶图案168灰化，如图7D所示削薄第一光刻胶图案168A并且去除第二光刻胶图案168B。进而用灰化的第一光刻胶图案168A按蚀刻工艺去除下存储电极122上的第二导电层103。这样就能仅仅用第一导电层101形成下存储电极122而不会与栅线102中包括的第二导电层103错位。此时，再次蚀刻沿灰化的第一光刻胶图案168A构图的第二导电层103的各侧，使得栅图案的第一和第二导电层101和103具有一定阶梯形状的阶梯覆层。因此，如果第一和第二导电层101和103的侧面具有很陡峭的斜率，可以防止要在上面形成的源极/漏极金属层发生断裂。
同时，第一和第二导电层101和103的蚀刻工艺可以选择采用湿法蚀刻或干法蚀刻。例如，如果第一和第二导电层101和103都要蚀刻，第一和第二导电层101和103的蚀刻工艺就如图7C所示；而光刻胶图案的灰化工艺和曝光的第二导电层103的蚀刻工艺如图7D所示在同一个腔室内连续执行，这样就能获得工艺简化的优点。
曝光的第二导电层103的蚀刻工艺也可以采用湿法蚀刻。按照另一实施例，第一和第二导电层101和103可以如图7C所示采用湿法蚀刻，而曝光的第二导电层103的灰化工艺和蚀刻工艺都可以采用干法蚀刻，或是如图7D所示对曝光的第二导电层103的蚀刻工艺仅仅采用湿法蚀刻。否则，第二导电层103执行湿法蚀刻，而第一导电层101执行干法蚀刻，或是第二导电层103执行干法蚀刻，而第一导电层101执行湿法蚀刻；然后对曝光的第二导电层103的灰化工艺和蚀刻工艺均采用干法蚀刻，或是仅仅对曝光的第二导电层103的蚀刻工艺采用湿法蚀刻。
如果应用于高分辨率模型，干法蚀刻是有益的，而若是应用于大尺寸模型，湿法蚀刻是有益的。另外，若第二导电层103是用Mo形成的，干法蚀刻是有益的，如果第二导电层103是用Cu或Al形成的，湿法蚀刻是有益的。
接着如图7E所示，用剥离工艺去除留在栅图案上的光刻胶图案168A。
图8A和8B分别表示的平面和截面图说明按照本发明实施例的薄膜晶体管基板的第二掩模工艺，图9A到9E用来详细解释第二掩模工艺的截面图。
首先，在具有栅图案的下基板142上形成栅绝缘膜144。用第二掩模工艺形成包括数据线104、源极110、漏极112和下数据焊盘电极136的源极/漏极图案和半导体图案148，后者包括沿源极/漏极图案的背面彼此重叠的有源层114和欧姆接触层146。半导体图案148和源极/漏极图案是采用衍射曝光掩模按单一掩模工序形成的。
具体如图9A所示，在设有栅图案的下基板142上依次形成栅绝缘膜144、非晶硅层115、掺杂n+或p+杂质的非晶硅层145和源极/漏极金属层105。例如，栅绝缘膜144、非晶硅层115和掺杂杂质的非晶硅层145可以用PECVD形成，而源极/漏极金属层105按溅射形成。栅绝缘膜144用诸如氮化硅(SiNx)或氧化硅(SiOx)等无机绝缘材料形成，而源极/漏极金属层105用Cr、MoW、Al/Cr、Cu、Al(Nd)、Al/Mo、Al(Nd)/Al、Al(Nd)/Cr、Mo/Al(Nd)/Mo、Cu/Mo或Ti/Al(Nd)/Ti等等形成。例如，双层Al/Cr意味着应首先形成Cr，并随后形成Al。
进而在源极/漏极金属层105上形成光刻胶219，随后用衍射曝光掩模210按光刻术曝光并且显影，形成如图9B所示具有阶梯覆层的光刻胶图案220。
衍射曝光掩模210包括透明石英衬底212，用Cr，CrOx等等金属层形成的屏蔽层214，以及衍射曝光狭缝216。屏蔽层214处在要形成半导体图案和源极/漏极图案的区域以遮挡紫外线(UV)，在显影之后留下第一光刻胶图案220A。衍射曝光狭缝216处在要形成薄膜晶体管的沟道的区域以衍射UV，留下比第一光刻胶图案220A薄的第二光刻胶图案220B。
接着用具有阶梯覆层的光刻胶图案220按蚀刻工艺对源极/漏极金属层105构图，形成如图9C所示的源极/漏极图案和其下面的半导体图案148。在这种情况下，源极/漏极图案的源极110和漏极112具有整体结构。
然后采用氧(O2)等离子体按照灰化工艺使光刻胶图案220灰化，如图9D所示，削薄第一光刻胶图案220A并且去除第二光刻胶图案220B。进而用灰化的第一光刻胶图案220A按蚀刻工艺去除第二光刻胶图案220B及其下面的欧姆接触层以暴露出源极/漏极图案，使源极110与漏极112断开并暴露出有源层114。由此在源极110与漏极112之间形成由有源层114构成的沟道。在此时沿灰化的第一光刻胶图案220A再次蚀刻源极/漏极图案的各侧，使得源极/漏极图案和半导体图案148具有一定阶梯形状的阶梯覆层。
接着如图9E所示用剥离工艺去除留在源极/漏极图案上的光刻胶图案220A。
图10A到10C是用来解释按照本发明实施例的薄膜晶体管基板的第三掩模工序的平面图和截面图。
按照第三掩模工序用设有源极/漏极图案的栅绝缘膜144形成具有多个接触孔116、130和138的钝化膜150。
用PECVD和旋涂等技术在设有源极/漏极图案的栅绝缘膜144上形成钝化膜150。钝化膜150是用与栅绝缘膜144相同的无机绝缘材料形成，或是有机绝缘材料，例如是具有小介电常数的丙烯酸有机化合物，BCB(苯并环丁烯)，或是PFCB(全氟环丁烷)等等。然后用光刻术和蚀刻工艺对钝化膜150构图，形成暴露出漏极112的第一接触孔、暴露出下栅极焊盘电极128的第二接触孔130以及暴露出下数据焊盘电极136的第三接触孔138。
同时，如果源极/漏极金属是选自Mo，第一和第三接触孔116和138就按图10C所示贯穿有源层114的方式形成。
图11A和11B是用来解释按照本发明实施例的薄膜晶体管基板的第四掩模工艺的平面图和截面图。
在钝化膜150上用第四掩模工艺形成包括象素电极118、上栅焊盘电极132和上数据焊盘电极140的透明导电图案。
用溅射等沉积技术制备透明导电层来形成透明导电图案，并且用光刻术和蚀刻工艺对其构图。透明导电层是用ITO、TO或IZO等形成的，类似于上述栅图案的第一导电层101。象素电极118通过第一接触孔116连接到漏极112；上栅焊盘电极132通过第二接触孔130连接到下栅焊盘电极128；上数据焊盘电极140通过第三接触孔138连接到下数据焊盘电极136。
如上所述，按照本发明实施例的薄膜晶体管基板制造方法，用半色调掩模形成具有双层结构的栅图案和具有单层结构的下存储电极122，从而按四轮掩模工艺简化工序。另外，按照本发明实施例的薄膜晶体管基板的制造方法在希望对应于下存储电极122等较宽面积薄薄地形成光刻胶图案时采用半色调掩模，同时在希望对应于薄膜晶体管106的沟道等较窄面积薄薄地形成光刻胶图案时采用衍射曝光掩模，这样能提高工艺效率。
图12的截面图仅仅表示按照本发明第二实施例的薄膜晶体管基板中用第一掩模工艺形成的栅图案。
图12所示的栅图案包括具有三层结构的栅线202、栅极208和下栅焊盘电极228，其中设有第一到第三导电层201、203和205，并且设有下存储电极222，使栅线202的第一导电层201延伸进入象素区。用半色调掩模按单一掩模工艺形成具有上述三层和单层结构的栅图案。具有三层结构的栅图案的线电阻会降低，使其可以适用于大尺寸或高分辨率面板。第一导电层201是用诸如氧化铟锡(ITO)、氧化锡(TO)、氧化铟锌(IZO)等透明导电材料形成的。第二导电层203是用诸如Mo、Ti、Cu或Al(Nd)族等金属材料形成的。第三导电层205是用诸如Cu、Al、Ti、Mo或Al(Nd)族等金属材料形成的，而第二和第三导电层203和205可以用这些族的组合形成。例如可以用Mo/ITO、Al(Nd)/ITO、Cu/ITO、Cu/Ti/ITO、Cu/Mo/ITO、Cu/Mo/IZO、Cu/Mo+Ti/ITO或Al(Nd)/Mo/ITO等等形成。双层以上的Mo/ITO意味着要首先形成ITO然后形成Mo。
图13的平面图表示按照本发明第三实施例的薄膜晶体管基板的一部分示意图，而图14表示沿图13中的II-II’，III-III’，IV-IV’和V-V’线提取的薄膜晶体管基板的截面图。
图13和图14所示的薄膜晶体管基板与图4和5所示的薄膜晶体管基板具有相同的元件，唯一不同是还包括与数据线104重叠的冗余线。因此省略了对相同元件的解释。
在数据线104出现断裂或缺陷时用激光等焊接技术将冗余线170连接到数据线104，从而修复断裂的数据线104。采用半色调掩模工艺可以按类似下存储电极122的单层结构或是按栅线102那样的双层(或三层)结构形成冗余线170，连同包括栅线102、栅极108、下栅焊盘电极128和下存储电极122的栅图案。冗余线170还独立形成在栅线102之间并且是浮动的，不会与设在同一层上的栅线102发生短路。
图15的平面图表示按照本发明第四实施例的薄膜晶体管基板的一部分示意图，而图16表示沿图15中的III-III’，IV-IV’和VI-VI’线提取的薄膜晶体管基板的截面图。
图15和16所示的薄膜晶体管基板与图4和5所示的薄膜晶体管基板具有相同的元件，唯一不同是还包括与象素电极118的各侧重叠的遮光图案172。因此省略了对相同元件的解释。
形成的遮光图案172使得第二导电层103从栅线102伸出并与象素电极118的各侧重叠，为了在一轮工艺中形成，下存储电极122也是按相同方式形成并与遮光图案172重叠。如果为了降低寄生电容而希望扩大数据线104和象素电极118之间的距离，遮光图案172能防止数据线104和象素电极118之间漏光。遮光图案172是按半色调掩模工艺用第二导电层102连同包括栅线102、栅极108、下栅焊盘电极128和下存储电极122的栅图案一起形成的。遮光图案172的下部与属于第一导电层101的下存储电极122重叠。
图17的平面图表示按照本发明第五实施例的薄膜晶体管基板的一部分示意图，而图18表示图17沿中的III-III’，IV-IV’和VII-VII’线提取的薄膜晶体管基板的截面图。
图17和18所示的薄膜晶体管基板与图4和5所示的薄膜晶体管基板具有相同的元件，唯一不同是用公共线182和象素电极118之间的重叠形成存储电容180。因此省略了对相同元件的解释。
形成存储电容180使得公共线182与象素电极118重叠，中间具有栅绝缘膜144和钝化膜150。与象素电极118和数据线104交叉的公共线182与栅线102基本上平行。用半色调掩模工艺连同包括栅线102、栅极198和下栅焊盘电极128的栅图案一起形成公共线182。此时，利用半色调掩模的局部透明部分仅仅用不同于双层(或三层)结构栅图案的透明导电层即第一导电层101形成公共线182。用透明导电层形成分别作为存储电容180的上、下电极的象素电极118和公共线182，这样就能扩大两电极118和182之间的重叠面积而不会缩小孔径比，从而增大存储电容180的电容值。
图19的平面图表示按照本发明第六实施例的薄膜晶体管基板的一部分示意图，而图20表示沿图19中的III-III’，IV-IV’和VIII-VIII’线提取的薄膜晶体管基板的截面图。
图19和20所示的薄膜晶体管基板与图4和5所示的薄膜晶体管基板具有相同的元件，唯一不同是用公共线192、与其连接的下存储电极194和象素电极118的重叠形成存储电容190。因此省略了对相同元件的解释。
形成的存储电容190使得公共线192和下存储电极194与象素电极118重叠，中间是栅绝缘膜144和钝化膜150。用双层(或三层)结构形成的与象素电极118和数据线104交叉的公共线192与栅线102基本上平行。用第一导电层101的一个突起即各象素区的公共线192的透明导电层形成下存储电极194。用半色调掩模工艺连同包括栅线102、栅极108和下栅焊盘电极128的栅图案一起形成公共线192和下存储电极194。此时，利用半色调掩模的局部透明部分仅仅用不同于双层(或三层)结构栅图案的透明导电层即第一导电层101形成下存储电极194和公共线192。这样就能扩大下存储电极194和象素电极118之间的重叠面积而不会缩小孔径比，从而增大存储电容190的电容值。另外，公共线192采用类似于栅图案的双层(或三层)结构来降低线电阻，以便缩小公共线192的线宽度来降低公共线192和数据线104之间的交叉造成的寄生电容。
如上所述，按照本发明，存储电容的上、下电极都是用透明导电层形成的，这样就能扩大两电极之间的重叠面积而不会缩小孔径比，从而增大存储电容的电容值。
本发明的特点是利用半色调掩模连同双层(或三层)结构的栅图案一起形成单层结构的下存储电极(或公共线)，从而简化工艺。另外，按照本发明，利用半色调掩模工艺形成的双层(或三层)结构的栅图案的第一和第二导电层具有阶梯形状的固定阶梯覆层，这样就能防止因第一和第二导电层倾斜造成源极/漏极图案发生断裂。
另外，按照本发明，在希望比较薄地限定宽光刻胶图案时采用半色调掩模，而在希望比较薄地限定窄光刻胶图案时采用衍射曝光掩模。这样就能提高工艺效率。
尽管本发明是按照上述附图所示的实施例来解释的，但是对本发明所属领域的普通技术人员并不仅限于这些实施例，无需脱离本发明的原理还能做出各种各样的修改或变更。因此，本发明的意图是要覆盖属于权利要求书及其等效物范围内的修改和变更。

Claims (29)

1.一种薄膜晶体管型液晶显示器件，包括：
具有第一透明导电层和第二不透明导电层的双层栅线，第二不透明导电层具有阶梯覆层；
栅线上的栅绝缘膜；
与栅线交叉限定象素区的数据线；
连接到栅线和数据线的薄膜晶体管；
通过薄膜晶体管上保护膜的接触孔连接到薄膜晶体管的象素电极；
与象素电极重叠并具有用所述第一透明导电层形成的下存储电极的存储电容；以及
独立形成于相邻栅线之间并与所述数据线重叠的冗余线。
2.按照权利要求1所述的器件，其特征在于，所述下存储电极从所述栅线的第一透明导电层朝向象素区伸出。
3.按照权利要求1所述的器件，其特征在于，还包括与所述象素电极和数据线交叉的公共线。
4.按照权利要求3所述的器件，其特征在于，所述公共线用所述下存储电极的第一透明导电层形成。
5.按照权利要求3所述的器件，其特征在于，所述公共线以类似于双层的栅线的方式形成。
6.按照权利要求5所述的器件，其特征在于，所述下存储电极从所述栅线的第一透明导电层朝向象素区伸出。
7.按照权利要求1所述的器件，其特征在于，所述冗余线用第一透明导电层或者栅线的双层形成。
8.按照权利要求1所述的器件，其特征在于，还包括从所述栅线的第二导电层伸出并与所述象素电极的两侧重叠的遮光图案。
9.按照权利要求8所述的器件，其特征在于，所述遮光图案与下存储电极重叠。
10.按照权利要求1所述的器件，其特征在于，还包括栅焊盘，该栅焊盘包括具有双层结构的下栅焊盘电极和通过栅绝缘膜及保护膜的接触孔连接到下栅焊盘电极的上栅焊盘电极，其中下栅焊盘电极连接到栅线。
11.按照权利要求1所述的器件，其特征在于，还包括数据焊盘，该数据焊盘包括连接到数据线的下数据焊盘电极，以及通过保护膜的接触孔连接到下数据焊盘电极的上数据焊盘电极。
12.按照权利要求1所述的器件，其特征在于，所述栅线还包括第二不透明导电层上的第三导电层。
13.按照权利要求1的器件，其特征在于，所述薄膜晶体管的栅极连接到栅线，该栅极具有双层。
14.一种制作薄膜晶体管型液晶显示器件的方法，包括：
用第一掩模在基板上形成包括栅线、栅极和下存储电极的栅图案，栅线和栅极由具有透明导电层的双层形成，而下存储电极由透明导电层形成；
在栅图案上形成栅绝缘膜；
在栅绝缘膜上用第二掩模形成半导体图案和具有数据线及源极和漏极的源极/漏极图案，数据线与栅线限定象素区；
用第三掩模在源极/漏极图案上形成保护膜，并形成暴露出漏极的接触孔；并且
用第四掩模在保护膜上形成通过所述接触孔连接到漏极并与下存储电极重叠的象素电极，
其中形成栅图案包括在相邻栅线之间独立形成与所述数据线重叠的冗余线。
15.按照权利要求14所述的方法，其特征在于，所述形成栅图案包括：
在基板上形成第二导电层以及作为透明导电层的第一导电层；
在第二导电层上用第一掩模按光刻术形成具有不同厚度的第一和第二光刻胶图案；
用第一和第二光刻胶图案进行蚀刻，对第一和第二导电层构图，形成栅线、栅极和下存储电极；
用第一光刻胶图案进行蚀刻，去除下存储电极上的第二导电层；并且去除第一光刻胶图案。
16.按照权利要求15所述的方法，其特征在于，还包括在形成栅线、栅极和下存储电极之后利用灰化削薄第一光刻胶图案并且去除第二光刻胶图案。
17.按照权利要求14所述的方法，其特征在于，所述下存储电极从栅线的透明导电层朝向象素区伸出。
18.按照权利要求15所述的方法，其特征在于，所述形成栅图案还包括形成与象素电极和数据线交叉的公共线，该公共线用具有下存储电极的透明导电层形成。
19.按照权利要求14所述的方法，其特征在于，所述形成栅图案包括形成与象素电极和数据线交叉的公共线，该公共线具有双层，
其中下存储电极从所述公共线的第一导电层朝向象素区伸出。
20.按照权利要求14所述的方法，其特征在于，所述冗余线用第一导电层或者双层结构形成。
21.按照权利要求14所述的方法，其特征在于，所述形成栅图案包括形成从所述栅线的第二导电层伸出的遮光图案，以与所述象素电极的两侧重叠。
22.按照权利要求21所述的方法，其特征在于，所述遮光图案与下存储电极重叠。
23.按照权利要求14所述的方法，其特征在于，还包括：
形成具有双层结构的下栅焊盘电极，该下栅焊盘电极连接到所述栅线；
形成贯穿所述栅绝缘膜和保护膜的第二接触孔；并且
形成通过所述第二接触孔连接到下栅焊盘电极的上栅焊盘电极。
24.按照权利要求23所述的方法，其特征在于，还包括：
形成连接到所述数据线的下数据焊盘电极；
形成贯穿所述保护膜的第三接触孔；并且
形成通过第三接触孔连接到下数据焊盘电极的上数据焊盘电极。
25.按照权利要求14所述的方法，其特征在于，所述形成栅图案还包括连同第二导电层形成第三导电层。
26.按照权利要求14所述的方法，其特征在于，所述双层结构的第一和第二导电层具有固定的除梯覆层。
27.按照权利要求14所述的方法，其特征在于，所述第一掩模是半色调掩模。
28.按照权利要求14所述的方法，其特征在于，所述第二掩模是衍射曝光掩模。
29.按照权利要求14所述的方法，其特征在于，所述半导体图案与数据线重叠。
CNB2005100722761A 2004-05-27 2005-05-27 液晶显示器件及其制造方法 Expired - Fee Related CN100397211C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040037770A KR101086477B1 (ko) 2004-05-27 2004-05-27 표시 소자용 박막 트랜지스터 기판 제조 방법
KR1020040037770 2004-05-27

Publications (2)

Publication Number Publication Date
CN1702530A CN1702530A (zh) 2005-11-30
CN100397211C true CN100397211C (zh) 2008-06-25

Family

ID=35424198

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100722761A Expired - Fee Related CN100397211C (zh) 2004-05-27 2005-05-27 液晶显示器件及其制造方法

Country Status (4)

Country Link
US (2) US7351623B2 (zh)
JP (1) JP4754877B2 (zh)
KR (1) KR101086477B1 (zh)
CN (1) CN100397211C (zh)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
US8018390B2 (en) * 2003-06-16 2011-09-13 Andrew Llc Cellular antenna and systems and methods therefor
KR101086478B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR20060131071A (ko) * 2005-06-15 2006-12-20 삼성전자주식회사 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR101141534B1 (ko) * 2005-06-29 2012-05-04 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US7541253B1 (en) * 2005-10-05 2009-06-02 National Semiconductor Corporation Method of forming an integrated resistor
US7601566B2 (en) * 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7615495B2 (en) * 2005-11-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
US7452782B2 (en) * 2005-11-21 2008-11-18 Hannstar Display Corp. Image TFT array of a direct X-ray image sensor and method of fabricating the same
US7554619B2 (en) 2005-12-05 2009-06-30 Tpo Displays Corp. Stacked storage capacitor structure for a LTPS TFT-LCD
KR20070071324A (ko) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
US20090061941A1 (en) * 2006-03-17 2009-03-05 Steve Clark Telecommunications antenna monitoring system
KR101192626B1 (ko) * 2006-05-12 2012-10-18 삼성디스플레이 주식회사 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
KR101277218B1 (ko) * 2006-06-29 2013-06-24 엘지디스플레이 주식회사 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법
KR100983716B1 (ko) * 2006-06-30 2010-09-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101258129B1 (ko) * 2006-07-28 2013-04-25 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법과 그 리페어 방법
KR20080028640A (ko) 2006-09-27 2008-04-01 삼성전자주식회사 박막 트랜지스터 제조용 마스크, 이에 의해 제조된 박막트랜지스터 기판 및 이를 이용한 박막 트랜지스터 기판의제조방법
KR101346861B1 (ko) * 2006-11-30 2014-01-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101353269B1 (ko) * 2006-12-11 2014-01-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
TWI333279B (en) * 2007-01-02 2010-11-11 Au Optronics Corp Method for manufacturing an array substrate
JP5090745B2 (ja) * 2007-01-17 2012-12-05 株式会社ジャパンディスプレイイースト 表示装置および表示装置の製造方法
US8421944B2 (en) * 2007-04-24 2013-04-16 Sharp Kabushiki Kaisha Display device substrate, display device, and wiring substrate
TWI346391B (en) * 2007-08-20 2011-08-01 Au Optronics Corp Liquid crystal display device and the manufacturing method thereof
JP4524699B2 (ja) * 2007-10-17 2010-08-18 ソニー株式会社 表示装置
TWI339757B (en) 2007-10-22 2011-04-01 Au Optronics Corp Display device and method of manufacturing the same
KR101446249B1 (ko) 2007-12-03 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
KR101414043B1 (ko) * 2007-12-04 2014-07-21 삼성디스플레이 주식회사 박막 트랜지스터 기판
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR20160063402A (ko) * 2008-09-12 2016-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
KR102150275B1 (ko) 2008-09-19 2020-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR20220110330A (ko) 2008-09-19 2022-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101579050B1 (ko) 2008-10-03 2015-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
CN101728398A (zh) * 2008-10-28 2010-06-09 奇美电子股份有限公司 薄膜晶体管基板、显示面板、显示装置及其制造方法
JP5122654B2 (ja) * 2008-11-19 2013-01-16 シャープ株式会社 アクティブマトリクス基板、液晶表示パネル、液晶表示装置、アクティブマトリクス基板の製造方法、液晶表示パネルの製造方法、及び、液晶表示パネルの駆動方法
TWI405017B (zh) * 2008-12-18 2013-08-11 Lg Display Co Ltd 顯示裝置之陣列基板及其製造方法
TWI383232B (zh) * 2009-03-19 2013-01-21 Au Optronics Corp 薄膜電晶體陣列基板
KR101857405B1 (ko) 2009-07-10 2018-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
EP2455802A4 (en) * 2009-07-15 2013-01-16 Sharp Kk LIQUID CRYSTAL DISPLAY DEVICE
TWI650848B (zh) * 2009-08-07 2019-02-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5683179B2 (ja) * 2009-09-24 2015-03-11 株式会社半導体エネルギー研究所 表示装置の作製方法
CN102034751B (zh) * 2009-09-24 2013-09-04 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102034749B (zh) * 2009-09-25 2013-09-04 北京京东方光电科技有限公司 阵列基板及其制造方法
KR20120093864A (ko) * 2009-10-09 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5771365B2 (ja) * 2009-11-23 2015-08-26 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 中小型液晶表示装置
WO2011114404A1 (ja) * 2010-03-19 2011-09-22 シャープ株式会社 アクティブマトリクス基板
KR101749265B1 (ko) * 2010-04-30 2017-06-21 삼성디스플레이 주식회사 어레이 기판 및 그 제조 방법
WO2011142064A1 (ja) * 2010-05-11 2011-11-17 シャープ株式会社 アクティブマトリクス基板及び表示パネル
TWI472039B (zh) * 2010-06-01 2015-02-01 Chunghwa Picture Tubes Ltd 薄膜電晶體及其製作方法
CN102270604B (zh) 2010-06-03 2013-11-20 北京京东方光电科技有限公司 阵列基板的结构及其制造方法
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101808527B1 (ko) * 2011-03-08 2017-12-13 엘지디스플레이 주식회사 박막트랜지스터의 제조방법
CN102650783A (zh) * 2011-12-29 2012-08-29 京东方科技集团股份有限公司 一种显示装置、tft-lcd像素结构及其制作方法
US20130207111A1 (en) 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
CN103137815A (zh) * 2013-02-28 2013-06-05 合肥彩虹蓝光科技有限公司 新型pss基版结构及其制作方法
CN103219284B (zh) * 2013-03-19 2015-04-08 北京京东方光电科技有限公司 Tft阵列基板、tft阵列基板的制作方法及显示装置
CN103915431B (zh) * 2013-06-17 2017-10-20 上海天马微电子有限公司 一种tft阵列基板、显示装置及阵列基板制作方法
KR102054000B1 (ko) * 2013-09-11 2019-12-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법
US9530808B2 (en) * 2013-09-12 2016-12-27 Boe Technology Group Co., Ltd. TFT array substrate, manufacturing method thereof, and display device
KR102210524B1 (ko) 2013-11-13 2021-02-03 삼성디스플레이 주식회사 표시패널
TWI553379B (zh) 2014-06-25 2016-10-11 群創光電股份有限公司 顯示面板和應用其之顯示裝置
CN105223748B (zh) * 2014-06-25 2018-07-13 群创光电股份有限公司 显示面板和应用其显示面板的显示装置
CN104505392A (zh) * 2014-12-29 2015-04-08 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、阵列基板的修复方法、显示装置
CN104752344A (zh) * 2015-04-27 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
CN105280552B (zh) * 2015-09-23 2019-03-19 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板和显示装置
KR20170040863A (ko) * 2015-10-05 2017-04-14 삼성디스플레이 주식회사 투광성 도전막 및 이를 포함하는 액정 표시 장치
JP6597192B2 (ja) * 2015-10-30 2019-10-30 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の駆動方法
KR102454383B1 (ko) * 2015-12-28 2022-10-17 엘지디스플레이 주식회사 프린지 필드 스위칭 방식의 액정 표시장치
US10263114B2 (en) 2016-03-04 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
CN105931995B (zh) * 2016-04-29 2018-11-23 京东方科技集团股份有限公司 阵列基板及其制作方法
CN106154666A (zh) * 2016-08-23 2016-11-23 京东方科技集团股份有限公司 一种阵列基板、其驱动方法、液晶显示面板及显示装置
CN109791746B (zh) * 2016-09-29 2021-06-08 夏普株式会社 有源矩阵基板、显示面板以及具备显示面板的显示装置
US20220037449A1 (en) * 2018-09-21 2022-02-03 Sharp Kabushiki Kaisha Display device
CN109254431A (zh) * 2018-11-12 2019-01-22 成都中电熊猫显示科技有限公司 阵列基板和阵列基板的断线修复方法
CN109300841B (zh) * 2018-11-16 2019-10-01 成都中电熊猫显示科技有限公司 阵列基板的制造方法
CN109671723A (zh) * 2018-12-20 2019-04-23 深圳市华星光电半导体显示技术有限公司 一种tft阵列基板
CN111338142B (zh) * 2020-04-10 2022-09-06 成都京东方光电科技有限公司 阵列基板及其制作方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1196803A (zh) * 1995-07-31 1998-10-21 图象探索技术公司 改进的薄膜晶体管,其制作方法及装有此薄膜晶体管的矩阵显示器
US20020018175A1 (en) * 2000-08-11 2002-02-14 Hong-Jye Hong Process and structure for repairing defect of liquid crystal display
JP2002090779A (ja) * 2000-09-20 2002-03-27 Hitachi Ltd 液晶表示装置
CN1388405A (zh) * 2001-05-29 2003-01-01 Lg.菲利浦Lcd株式会社 用喷墨系统形成液晶层的方法
US20030007108A1 (en) * 2001-07-07 2003-01-09 Hwang Kwang Jo Array substrate of liquid crystal display and fabricating method thereof

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2639980B2 (ja) 1988-09-19 1997-08-13 三洋電機株式会社 液晶表示装置
US5162933A (en) 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JP2999858B2 (ja) 1991-07-09 2000-01-17 三洋電機株式会社 容量素子の製造方法
KR940004322B1 (ko) 1991-09-05 1994-05-19 삼성전자 주식회사 액정표시장치 및 그 제조방법
US5317433A (en) 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
JPH05323375A (ja) 1992-05-25 1993-12-07 Sanyo Electric Co Ltd 液晶表示装置
JPH06208131A (ja) 1993-01-11 1994-07-26 Hitachi Ltd 液晶表示装置
DE4339721C1 (de) 1993-11-22 1995-02-02 Lueder Ernst Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren
TW321731B (zh) 1994-07-27 1997-12-01 Hitachi Ltd
JP3866783B2 (ja) 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
KR0156202B1 (ko) 1995-08-22 1998-11-16 구자홍 액정표시장치 및 그 제조방법
JPH0974203A (ja) 1995-09-06 1997-03-18 Matsushita Electric Ind Co Ltd 薄膜素子アレイおよびその製造方法
JPH09113931A (ja) 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3205501B2 (ja) 1996-03-12 2001-09-04 シャープ株式会社 アクティブマトリクス表示装置およびその修正方法
KR100213969B1 (ko) * 1996-03-15 1999-08-02 구자홍 액티브 매트릭스의 제조방법 및 구조
JPH10319438A (ja) 1997-05-23 1998-12-04 Sharp Corp アクティブマトリクス基板、その製造方法およびその欠陥修正方法
JP4217287B2 (ja) 1997-11-28 2009-01-28 三菱電機株式会社 Ｔｆｔアレイ基板およびこれを用いた液晶表示装置
KR100351439B1 (ko) * 1999-10-04 2002-09-09 엘지.필립스 엘시디 주식회사 액정표시장치
JP2001339072A (ja) 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
KR20020002089A (ko) * 2000-06-29 2002-01-09 주식회사 현대 디스플레이 테크놀로지 고개구율 액정 표시 소자의 제조방법
JP2002141512A (ja) 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
KR100750872B1 (ko) 2001-01-18 2007-08-22 엘지.필립스 엘시디 주식회사 액정표장치용 어레이기판과 그 제조방법
KR100379684B1 (ko) * 2001-04-20 2003-04-10 엘지.필립스 엘시디 주식회사 박막 트랜지스터 액정표시소자 제조방법
KR100797374B1 (ko) * 2001-06-05 2008-01-22 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
KR100796795B1 (ko) * 2001-10-22 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
KR100480333B1 (ko) 2002-04-08 2005-04-06 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100436181B1 (ko) 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
US7569153B2 (en) 2002-05-23 2009-08-04 Lg Display Co., Ltd. Fabrication method of liquid crystal display device
JP3605100B2 (ja) 2002-07-15 2004-12-22 松下電器産業株式会社 液晶表示装置
KR100886241B1 (ko) * 2002-09-10 2009-02-27 엘지디스플레이 주식회사 액정표시소자의 제조방법
KR100968560B1 (ko) * 2003-01-07 2010-07-08 삼성전자주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의금속배선 형성방법
KR101030545B1 (ko) * 2004-03-30 2011-04-21 엘지디스플레이 주식회사 액정표시소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1196803A (zh) * 1995-07-31 1998-10-21 图象探索技术公司 改进的薄膜晶体管,其制作方法及装有此薄膜晶体管的矩阵显示器
US20020018175A1 (en) * 2000-08-11 2002-02-14 Hong-Jye Hong Process and structure for repairing defect of liquid crystal display
JP2002090779A (ja) * 2000-09-20 2002-03-27 Hitachi Ltd 液晶表示装置
CN1388405A (zh) * 2001-05-29 2003-01-01 Lg.菲利浦Lcd株式会社 用喷墨系统形成液晶层的方法
US20030007108A1 (en) * 2001-07-07 2003-01-09 Hwang Kwang Jo Array substrate of liquid crystal display and fabricating method thereof

Also Published As

Publication number Publication date
US20080143903A1 (en) 2008-06-19
US7351623B2 (en) 2008-04-01
JP2005338855A (ja) 2005-12-08
KR101086477B1 (ko) 2011-11-25
JP4754877B2 (ja) 2011-08-24
CN1702530A (zh) 2005-11-30
KR20050112644A (ko) 2005-12-01
US8045072B2 (en) 2011-10-25
US20050263769A1 (en) 2005-12-01

Similar Documents

Publication Publication Date Title
CN100397211C (zh) 液晶显示器件及其制造方法
CN100421020C (zh) 液晶显示器件及其制造方法
CN100529932C (zh) 液晶显示器件及其制造方法
CN100407035C (zh) 液晶显示器件及其制造方法
CN100514169C (zh) 液晶显示器件及其制造方法
CN100435015C (zh) 液晶显示器件及其制造方法
CN100407036C (zh) 液晶显示装置及其制造方法
CN100557492C (zh) 液晶显示器件及其制造方法
CN100397224C (zh) 水平电场施加型薄膜晶体管基板及其制造方法
CN100428037C (zh) 液晶显示器件及其制造方法
CN1312524C (zh) 显示器件的薄膜晶体管基板及其制造方法
CN101762923B (zh) 电泳显示设备及其制造方法
CN100397223C (zh) 液晶显示器件及其制作方法
JP5379824B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
CN100428034C (zh) 液晶显示器件及其制造方法
CN100529933C (zh) 透反射式液晶显示器件及其制造方法
US7403245B2 (en) Liquid crystal display device and method for fabricating the same
JP2000164584A (ja) 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法
KR20040062013A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
TW200409967A (en) Manufacturing method of array substrate having color filter on thin film transistor structure
CN100407027C (zh) 液晶显示器件及其制造方法
KR100376348B1 (ko) 화소 에러가 적은 액정표시장치 및 그 제조방법
CN1605916B (zh) 具有薄膜晶体管阵列基板的液晶显示板及它们的制造方法
CN100354736C (zh) 液晶显示面板器件及其制造方法
US10274799B2 (en) Array substrate including a test pattern and fabrication method thereof, test method and display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: LG DISPLAY CO., LTD.

Free format text: FORMER NAME OR ADDRESS: LG. PHILIP LCD CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Seoul, South Kerean

Patentee after: LG Display Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG Philips LCD Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080625

Termination date: 20210527