KR101669997B1 - 평판 표시 장치 및 그의 제조 방법 - Google Patents

평판 표시 장치 및 그의 제조 방법

Info

Publication number
KR101669997B1
KR101669997B1 KR1020100028567A KR20100028567A KR101669997B1 KR 101669997 B1 KR101669997 B1 KR 101669997B1 KR 1020100028567 A KR1020100028567 A KR 1020100028567A KR 20100028567 A KR20100028567 A KR 20100028567A KR 101669997 B1 KR101669997 B1 KR 101669997B1
Authority
KR
South Korea
Prior art keywords
gate
pad electrode
data
signal line
electrode
Prior art date
Application number
KR1020100028567A
Other languages
English (en)
Other versions
KR20110109027A (ko
Inventor
이준엽
박성일
김병구
황인호
안정은
이태근
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100028567A priority Critical patent/KR101669997B1/ko
Publication of KR20110109027A publication Critical patent/KR20110109027A/ko
Application granted granted Critical
Publication of KR101669997B1 publication Critical patent/KR101669997B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 실시예는 패드 전극에 전기적으로 접속된 도전볼의 눌림 흔적에 대한 검사를 가능하게 할 수 있는 평판 표시 장치 및 그의 제조 방법에 관한 것이다. 본 발명의 실시예에 따른 평판 표시 장치는 하부 패드 전극, 하부 패드 전극의 상면에 배치되는 전도층, 전도층을 덮는 보호층, 보호층의 소정 영역에 배치되는 컨택 홀 및 하부 패드 전극에 전기적으로 접속된 상부 패드 전극을 포함한다.

Description

평판 표시 장치 및 그의 제조 방법{FLAT PANEL DISPLAY DEVICE AND MANUFACTURING METHOD THE SAME}
본 발명은 평판 표시 장치에 관한 것으로, 보다 구체적으로, 패드 전극에 전기적으로 접속된 도전볼의 눌림 흔적에 대한 검사를 가능하게 할 수 있는 평판 표시 장치 및 그의 제조 방법에 관한 것이다.
최근, 이동통신 단말기, 노트북 컴퓨터 등과 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 표시 장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판 표시 장치로는 액정 표시 장치(Liquid Crystal Display Device), 플라즈마 디스플레이 패널(Plasma Display Panel), 전계 방출 표시 장치(Field Emission Display Device), 발광 다이오드 표시 장치(Light Emitting Diode Display Device) 등이 활발히 연구되고 있지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 장점에서 액정 표시 장치가 각광을 받고 있다.
최근에는, 액정 표시장치의 저가격, 경량화, 저전력화 및 고신뢰성을 확보하기 위하여, 복수의 게이트 드라이버 집적회로 및 복수의 데이터 드라이버 집적회로를 표시 패널에 본딩하는 칩 온 글라스(Chip On Glass) 타입의 액정 표시 장치가 개발 및 양산되고 있다.
도 1은 일반적인 칩 온 글라스 타입의 액정 표시 장치의 패드부를 개략적으로 설명하기 위한 도면이다.
도 1을 참조하면, 일반적인 칩 온 글라스 타입의 액정 표시 장치의 패드부는 기판(10) 상에 형성된 게이트 패드부(20)와 데이터 패드부(30), 및 액정 표시 장치를 구동하기 위한 구동 신호를 생성하여 게이트 패드부(20)와 데이터 패드부(30)에 공급하는 구동 집적회로(40)를 구비한다.
게이트 패드부(20)는 하부 게이트 패드 전극(21), 절연층(23), 보호층(25), 게이트 컨택 홀(27), 및 상부 게이트 패드 전극(29)을 구비한다.
하부 게이트 패드 전극(21)은 게이트 신호가 공급되는 게이트 신호 라인(미도시)에 전기적으로 접속된다. 이때, 하부 게이트 패드 전극(21)은 게이트 신호 라인에 전기적으로 접속되도록 기판(10)에 형성된 게이트 링크 라인(미도시)을 통해 게이트 신호 라인에 전기적으로 접속된다.
절연층(23)은 하부 게이트 패드 전극(21)을 덮도록 형성된다.
보호층(25)은 절연층(23)을 덮도록 형성된다.
게이트 컨택 홀(27)은 보호층(25), 절연층(23), 및 하부 게이트 패드 전극(21)의 일부 영역이 제거되어 형성된다. 이때, 게이트 컨택 홀(27)은 하부 게이트 패드 전극(21)과 중첩되는 기판(10)의 소정 영역이 노출되도록 보호층(25), 절연층(23), 및 하부 게이트 패드 전극(21)의 소정 영역을 관통하도록 형성된다.
상부 게이트 패드 전극(29)은 투명한 재질로 게이트 컨택 홀(27) 및 보호층(25) 상에 형성되어 하부 게이트 패드 전극(21)에 전기적으로 접속된다. 이때, 상부 게이트 패드 전극(29)은 보호층(25)의 상면 및 게이트 컨택 홀(27)의 내측벽에 형성되어 하부 게이트 패드 전극(21)의 측면에 전기적으로 접속된다.
데이터 패드부(20)는 하부 데이터 패드 전극(31), 데이터 컨택 홀(37), 및 상부 데이터 패드 전극(39)을 구비한다.
하부 데이터 패드 전극(31)은 하부 게이트 패드 전극(21)과 동일한 물질로 기판(10) 상에 형성되어 데이터 신호가 공급되는 데이터 신호 라인(미도시)에 전기적으로 접속된다. 이때, 하부 데이터 패드 전극(31)은 게이트 신호 라인에 전기적으로 접속되도록 형성된 게이트 링크 라인(미도시)을 통해 데이터 신호 라인에 전기적으로 접속되며, 게이트 링크 라인은 1개의 점핑부(미도시)를 통해 데이터 신호 라인에 전기적으로 접속된다.
데이터 컨택 홀(37)은 보호층(25), 절연층(23), 및 하부 데이터 패드 전극(31)의 일부 영역이 제거되어 형성된다. 이때, 데이터 컨택 홀(37)은 하부 데이터 패드 전극(31)과 중첩되는 기판(10)의 소정 영역이 노출되도록 보호층(25), 절연층(23), 및 하부 데이터 패드 전극(31)의 소정 영역을 관통하도록 형성된다.
상부 데이터 패드 전극(39)은 투명한 재질로 데이터 컨택 홀(37) 및 보호층(25) 상에 형성되어 데이터 패드 하부전극(31)에 전기적으로 접속된다. 이때, 상부 데이터 패드 전극(39)는 보호층(25)의 상면 및 데이터 컨택 홀(37)의 내측벽에 형성되어 하부 데이터 패드 전극(31)의 측면에 전기적으로 접속된다.
구동 집적회로(40)는 게이트 신호를 생성하여 게이트 신호 라인에 공급함과 아울러 게이트 신호에 동기되는 데이터 신호를 생성하여 데이터 신호 라인에 공급한다. 이를 위해, 구동 집적회로(40)의 게이트 단자(또는 범프)(42) 및 데이터 단자(44)는 TAB((Tape Automated Bonding) 방식에 따른 ACF(Anisotropic Conductive Film)(50)를 매개로 하여 게이트 패드부(20) 및 데이터 패드부(30) 각각에 전기적으로 접속된다.
이때, 게이트 패드부(20)의 상부 게이트 패드 전극(29)은 ACF(50)의 도전볼(52)을 통해 구동 집적회로(40)의 게이트 단자(또는 범프)(42)에 전기적으로 접속된다.
또한, 데이터 패드부(30)의 상부 데이터 패드 전극(39) 역시 ACF(50)의 도전볼(52)을 통해 구동 집적회로(40)의 데이터 단자(또는 범프)(44)에 전기적으로 접속된다.
이와 같은, 일반적인 칩 온 글라스 타입의 액정 표시 장치는 ACF(50)의 도전볼(52)을 매개로 하여 패드부(20, 30)에 전기적으로 접속된 구동 집적회로(40)로부터 게이트 및 데이터 신호 라인에 공급되는 게이트 신호 및 데이터 신호에 따라 소정의 화상을 표시하게 된다.
상술한 일반적인 패드부의 구조에서는 패드 전극(29, 39)과 단자(42, 44)간에 전기적으로 접속되는 도전볼(52)의 접속 상태에 따라 패드부(20, 30)와 단자(42, 44) 사이에 단선이 발생될 수 있다는 문제점이 있다. 이러한 문제점을 검사하기 위하여, 광 조사를 통해 패드부(20, 30)에서 반사되는 광의 정도에 따른 패드 이미지를 통해 도전볼(52)의 눌림 흔적을 확인함으로써 도전볼(52)의 접속 상태를 검사하게 된다.
그러나, 일반적인 칩 온 글라스 타입의 액정 표시 장치는 하부 게이트 패드 전극(21) 및 하부 데이터 패드 전극(31)의 소정 영역이 제거되어 형성되는 컨택 홀(27, 37)에 의해서 상술한 패드부(20, 30)의 패드 이미지를 정확하게 얻을 수 없기 때문에 도전볼(52)의 눌림 흔적을 확인할 수 없다는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 패드 전극에 전기적으로 접속된 도전볼의 눌림 흔적에 대한 검사를 가능하게 할 수 있는 평판 표시 장치 및 그의 제조 방법을 제공하는 것을 기술적 과제로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 평판 표시 장치는 표시 패널의 신호 라인에 접속된 하부 패드 전극, 하부 패드 전극의 상면에 형성된 전도층, 전도층을 덮도록 형성된 보호층, 보호층의 소정 영역에 형성된 컨택 홀 및 전도층에 전기적으로 접속되도록 컨택 홀에 형성되어 전도층을 통해 하부 패드 전극에 전기적으로 접속된 상부 패드 전극을 포함하여 구성되는 것을 특징으로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 평판 표시 장치의 제조 방법은 표시 패널의 신호 라인과 상기 신호 라인에 접속되는 하부 패드 전극을 형성하는 단계, 하부 패드 전극의 상면에 전도층을 형성하는 단계, 전도층을 덮도록 보호층을 형성하는 단계, 전도층의 소정 영역이 노출되도록 보호층의 소정 영역을 에칭하여 컨택 홀을 형성하는 단계 및 전도층을 통해 하부 패드 전극에 전기적으로 접속되도록 컨택 홀에 상부 패드 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
상술한 바와 같이 본 발명에 따른 평판 표시 장치 및 그의 제조 방법은 다음과 같은 효과가 있다.
첫째, 소스/드레인 물질로 이루어진 하부 패드 전극, 투명 재질로 이루어진 전도층과 상부 패드 전극을 포함하도록 패드부를 형성함으로써 구동 집적회로의 본딩시 전도층과 하부 패드 전극 상에 도전볼의 눌림에 의한 흔적이 형성되도록 할 수 있다.
둘째, 하부 패드 전극에 형성되는 도전볼의 눌림 흔적을 통해 구동 집적회로의 본딩 이후에 광학적인 방법을 통해 수행되는 도전볼의 접속 상태에 대한 검사를 가능하게 하여 도전볼에 의해 접속 불량을 검출할 수 있도록 할 수 있다.
도 1은 일반적인 칩 온 글라스 타입의 액정 표시 장치의 패드부를 개략적으로 설명하기 위한 도면이다.
도 2는 본 발명의 제 1 실시 예에 따른 평판 표시 장치를 개략적으로 설명하기 위한 도면이다.
도 3은 도 2에 도시된 본 발명의 실시 예에 따른 집적회로 본딩부를 개략적으로 설명하기 위한 도면이다.
도 4는 도 3에 도시된 A-A선의 단면을 나타내는 단면도이다.
도 5는 도 3에 도시된 B-B선의 단면을 나타내는 단면도이다.
도 6은 본 발명의 제 2 실시 예에 따른 평판 표시 장치를 개략적으로 설명하기 위한 도면이다.
도 7은 본 발명의 제 3 실시 예에 따른 평판 표시 장치를 개략적으로 설명하기 위한 도면이다.
도 8a 내지 도 8h는 본 발명의 실시 예에 따른 평판 표시 장치의 제조 방법을 단계적으로 나타내는 도면이다.
이하 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다.
도 2는 본 발명의 제 1 실시 예에 따른 평판 표시 장치를 개략적으로 설명하기 위한 도면이다.
도 2를 참조하면, 본 발명의 제 1 실시 예에 따른 평판 표시장치는 표시 패널(100), 구동 집적회로(110); 및 가요성 인쇄회로(120)를 포함하여 구성된다.
표시 패널(100)은 화상을 표시하는 표시영역(102), 및 표시영역(102)을 제외한 나머지 영역에 대응되는 비표시영역(104)을 포함하여 구성된다.
표시영역(102)은 서로 교차하도록 일정한 간격으로 형성된 복수의 게이트 신호 라인(GL1 내지 GLm)과 복수의 데이터 신호 라인(DL1 내지 DLn), 복수의 게이트 신호 라인(GL1 내지 GLm)과 복수의 데이터 신호 라인(DL1 내지 DLn)의 교차에 의해 정의되는 영역마다 형성된 복수의 화소(P)를 포함하여 구성된다.
화소(P)는 하나의 게이트 신호 라인(GL)과 하나의 데이터 신호 라인(DL)에 접속된 박막 트랜지스터(T)를 포함하여 구성된다. 이러한, 화소(P)는 박막 트랜지스터(T)를 통해 데이터 신호 라인(DL)으로부터 공급되는 데이터 신호에 대응되는 화상을 표시하게 된다. 예를 들어, 화소(P)는 박막 트랜지스터(T)를 통해 데이터 신호 라인(DL)으로부터 공급되는 데이터 신호에 따라 액정의 광투과율을 조절하여 화상을 표시하는 액정셀이 될 수 있다. 다른 예로, 화소(P)는 박막 트랜지스터(T)를 통해 데이터 신호 라인(DL)으로부터 공급되는 데이터 신호에 대응되는 전류에 따라 발광하여 화상을 표시하는 발광셀이 될 수도 있다.
비표시영역(104)은 게이트 신호를 게이트 신호 라인(GL1 내지 GLm)에 공급함과 아울러 게이트 신호에 동기되는 데이터 신호를 데이터 신호 라인(DL1 내지 DLn)에 공급하기 위한 구동 집적회로(110)가 본딩되는 집적회로 본딩부(120)를 포함하여 구성된다.
집적회로 본딩부(120)는, 도 3에 도시된 바와 같이, 출력 패드부(OPP), 및 입력 패드부(IPP)를 포함하여 구성된다.
출력 패드부(OPP)는 제 1 및 제 2 게이트 출력 패드부(GOP1, GOP2)와, 데이터 출력 패드부(DOP)를 포함하여 구성된다.
제 1 및 제 2 게이트 출력 패드부(GOP1, GOP2)는 데이터 출력 패드부(DOP)를 사이에 두고 형성되며, 게이트 신호 라인(GL1 내지 GLm)에 전기적으로 접속되는 복수의 게이트 패드(GP) 및 복수의 게이트 접속부(GCP)를 포함하여 구성된다.
복수의 게이트 패드(GP) 각각은, 도 4에 도시된 바와 같이, 하부 게이트 패드 전극(DGPE), 게이트 전도층(GCL), 보호층(214), 복수의 게이트 컨택 홀(GCH), 및 상부 게이트 패드 전극(UGPE)을 포함하여 구성된다.
하부 게이트 패드 전극(DGPE)은 기판(210) 상에 형성된 절연층(212) 상에 형성된다. 이때, 하부 게이트 패드 전극(DGPE)은 표시 패널(100)에 형성되는 데이터 신호 라인(DL1 내지 DLn) 및 박막 트랜지스터(T)의 소스/드레인 전극과 동시에 형성되는 것으로, 박막 트랜지스터(T)의 소스/드레인 물질로 형성된다.
게이트 전도층(GCL)은 하부 게이트 패드 전극(DGPE) 상에 형성되는 것으로, 투명 재질로 형성된다. 이때, 게이트 전도층(GCL)은 ZnO, ZnO:B, ZnO:Al, SnO2, SnO2:F, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), ZTO(Zinc Tin Oxide), 및 ATO(Antimony Tin Oxide) 중 어느 하나의 투명한 재질로 형성될 수 있다.
보호층(214)은 게이트 전도층(GCL)을 덮도록 기판(210)의 전면에 형성된다.
복수의 게이트 컨택 홀(GCH) 각각은 보호층(214)의 소정 영역이 제거되도록 일정한 간격으로 형성되어 게이트 전도층(GCL)의 소정 영역을 노출시킨다. 이때, 게이트 전도층(GCL)은 복수의 게이트 컨택 홀(GCH)의 형성시 하부 게이트 패드 전극(DGPE)이 에칭되지 않도록 하는 에칭 스토퍼(Etching Stopper) 역할을 하게 된다.
상부 게이트 패드 전극(UGPE)은 복수의 게이트 컨택 홀(GCH) 각각과 보호층(214) 상에 형성되어 복수의 게이트 컨택 홀(GCH) 각각을 통해 게이트 전도층(GCL)에 전기적으로 접속된다. 여기서, 상부 게이트 패드 전극(UGPE)은 게이트 전도층(GCL)과 동일한 투명한 재질로 형성될 수 있다. 이러한, 상부 게이트 패드 전극(UGPE)은 복수의 게이트 컨택 홀(GCH) 및 게이트 전도층(GCL)을 통해 하부 게이트 패드 전극(DGPE)에 전기적으로 접속된다.
복수의 게이트 접속부(GCP) 각각은, 도 4에 도시된 바와 같이, 게이트 링크 라인(GLL), 하부 게이트 접속 전극(DGCE), 게이트 비아 홀(GVH), 및 상부 게이트 접속 전극(UGCE)을 포함하여 구성된다.
게이트 링크 라인(GLL)은 표시 패널(100)에 형성되는 게이트 신호 라인(GL1 내지 GLm) 및 박막 트랜지스터(T)의 게이트 전극과 동시에 형성되는 것으로, 박막 트랜지스터(T)의 게이트 물질로 형성된다. 이러한, 게이트 링크 라인(GLL)은 절연층(212)에 의해 덮여진다.
하부 게이트 접속 전극(DGCE)은 게이트 링크 라인(GLL)과 중첩되도록 게이트 패드(GP)의 하부 게이트 패드 전극(DGPE)으로부터 연장되어 절연층(212) 상에 형성된다.
게이트 비아 홀(GVH)은 기판(210) 상에 형성된 보호층(214), 하부 게이트 접속 전극(DGCE), 절연층(212), 및 게이트 링크 라인(GLL)의 소정 영역이 제거되도록 형성되어 기판(210)의 소정 영역 및 게이트 링크 라인(GLL)의 측면을 노출시킨다.
상부 게이트 접속 전극(UGCE)은 게이트 비아 홀(GVH)과 보호층(214) 상에 형성되어 게이트 비아 홀(GVH)을 통해 게이트 링크 라인(GLL)에 전기적으로 접속된다. 여기서, 상부 게이트 접속 전극(UGCE)은 상술한 게이트 전도층(GCL)과 동일한 투명한 재질로 형성될 수 있다. 이러한, 상부 게이트 접속 전극(UGCE)은 게이트 비아 홀(GVH)을 통해 하부 게이트 접속 전극(DGCE)과 게이트 링크 라인(GLL)을 전기적으로 접속시킴으로써 게이트 링크 라인(GLL)이 하부 게이트 접속 전극(DGCE)을 통해 게이트 패드(GP)의 하부 게이트 패드 전극(DGPE)에 전기적으로 접속되도록 한다.
도 3에서, 데이터 출력 패드부(DOP)는 데이터 신호 라인(DL1 내지 DLn)에 전기적으로 접속되는 복수의 데이터 패드(DP)를 포함하여 구성된다.
복수의 데이터 패드(DP) 각각은, 도 5에 도시된 바와 같이, 하부 데이터 패드 전극(DDPE), 데이터 전도층(DCL), 보호층(214), 복수의 데이터 컨택 홀(DCH), 상부 데이터 패드 전극(UDPE)을 포함하여 구성된다.
하부 데이터 패드 전극(DDPE)은 기판(210) 상에 형성된 절연층(212) 상에 형성된다. 이때, 하부 데이터 패드 전극(DDPE)은 표시 패널(100)에 형성되는 데이터 신호 라인(DL1 내지 DLn) 및 박막 트랜지스터(T)의 소스/드레인 전극과 동시에 형성되는 것으로, 박막 트랜지스터(T)의 소스/드레인 물질로 형성된다. 이러한, 하부 데이터 패드 전극(DDPE)는 도 3에 도시된 데이터 링크 라인(DLL)을 통해 표시 패널(100)의 데이터 신호 라인(DL1 내지 DLn)에 전기적으로 접속된다.
데이터 전도층(DCL)은 하부 데이터 패드 전극(DDPE) 상에 형성되는 것으로, 투명 재질로 형성된다. 이때, 데이터 전도층(DCL)은 ZnO, ZnO:B, ZnO:Al, SnO2, SnO2:F, ITO, IZO, ITZO, ZTO, 및 ATO 중 어느 하나의 투명한 재질로 형성될 수 있다.
보호층(214)은 데이터 전도층(DCL)을 덮도록 기판(210)의 전면에 형성된다.
복수의 데이터 컨택 홀(DCH) 각각은 보호층(214)의 소정 영역이 제거되도록 일정한 간격으로 형성되어 데이터 전도층(DCL)의 소정 영역을 노출시킨다. 이때, 데이터 전도층(DCL)은 복수의 데이터 컨택 홀(DCH)의 형성시 하부 데이터 패드 전극(DDPE)이 에칭되지 않도록 하는 에칭 스토퍼 역할을 하게 된다.
상부 데이터 패드 전극(UDPE)은 복수의 데이터 컨택 홀(DCH) 각각과 보호층(214) 상에 형성되어 복수의 데이터 컨택 홀(DCH) 각각을 통해 데이터 전도층(DCL)에 전기적으로 접속된다. 여기서, 상부 데이터 패드 전극(UDPE)은 데이터 전도층(DCL)과 동일한 투명한 재질로 형성될 수 있다. 이러한, 상부 데이터 패드 전극(UDPE)은 복수의 데이터 컨택 홀(DCH) 및 데이터 전도층(DCL)을 통해 하부 데이터 패드 전극(DDPE)에 전기적으로 접속된다.
한편, 상술한 데이터 출력 패드부(DOP)에서 하부 데이터 패드 전극(UDPE)은 데이터 링크 라인(DLL)을 통해 데이터 신호 라인(DL1 내지 DLn)에 전기적으로 접속된 것으로 설명하였으나, 이에 한정되지 않고, 게이트 링크 라인(GLL)과 동시에 게이트 물질로 형성된 데이터 링크 라인(미도시) 및 2개의 데이터 접속부(미도시)를 통해 데이터 신호 라인(DL1 내지 DLn)에 전기적으로 접속될 수도 있다. 여기서, 2개의 데이터 접속부는 상술한 게이트 접속부(GCP)와 동일한 구조를 가지도록 형성될 수 있다.
다른 한편, 상술한 출력 패드부(OPP)에서, 하부 게이트 패드 전극(DGPE)과 하부 데이터 패드 전극(DDPE)은 동일한 공정에 의해 동일한 재질로 동시에 형성되는 것으로, 게이트 출력 패드부(GOP1, GOP2)와 데이터 출력 패드부(DOP)로 구분하여 별도의 도면부호를 부여하여 설명하였을 뿐, 하부 게이트 패드 전극(DGPE)과 하부 데이터 패드 전극(DDPE)은 하부 패드 전극으로 정의할 수 있다.
마찬가지로, 게이트 전도층(GCL)과 데이터 전도층(DCL) 역시 전도층으로 정의할 수 있으며, 복수의 게이트 컨택 홀(GCH)과 데이터 컨택 홀(DCH) 역시 컨택 홀로 정의할 수 있고, 또한, 상부 게이트 패드 전극(UGPE)과 상부 데이터 패드 전극(UDPE) 역시도 상부 패드 전극으로 정의할 수 있다.
도 3에서, 입력 패드부(IPP)는 입력 링크 라인(ILL)을 통해 표시 패널(100)에 본딩되는 가요성 인쇄회로(130)에 전기적으로 접속되어 가요성 인쇄회로(130)로부터 구동 전원, 타이밍 동기신호, 및 화상 데이터가 공급되는 복수의 입력 패드(IP)를 포함하여 구성된다.
복수의 입력 패드(IP) 각각은 상술한 데이터 패드(DP)와 동일한 구조를 가지도록 형성되는 것으로, 이에 대한 상세한 설명은 상술한 데이터 패드(DP)에 대한 설명으로 대신하기로 한다.
도 2에서, 구동 집적회로(110)는 TAB((Tape Automated Bonding) 방식에 따른 ACF(Anisotropic Conductive Film)(140; 도 4 및 도 5 참조)에 의해 표시 패널(100)의 집적회로 본딩부(120)에 본딩됨으로써 입력 패드부(IPP) 및 출력 패드부(OPP)에 전기적으로 접속된다.
이를 위해, 구동 집적회로(100)는 복수의 게이트 출력 단자(또는 범프)(112; 도 4 참조), 복수의 데이터 출력 단자(114; 도 5 참조), 및 복수의 입력 단자(미도시)를 포함하여 구성된다.
복수의 게이트 출력 단자(112) 각각은, 도 4에 도시된 바와 같이, ACF(140)의 도전볼(142)을 매개로 하여 복수의 게이트 패드(GP)의 상부 게이트 패드 전극(UGPE)에 전기적으로 접속된다. 이때, ACF(140)의 도전볼(142)은 TAB 방식에 따른 열가압에 의해 게이트 컨택 홀(GCH) 및 상부 게이트 패드 전극(UGPE)에 산포되어 게이트 출력 단자(112)와 상부 게이트 패드 전극(UGPE)을 상호 전기적으로 접속시키게 된다. 이에 따라, 복수의 게이트 패드(GP) 각각에 형성된 상부 게이트 패드 전극(UGPE), 게이트 전도층(GCL), 및 하부 게이트 패드 전극(DGPE) 상에는 열가압에 따른 도전볼(142)의 눌림에 의한 흔적(PM)이 형성되게 된다. 이렇게 하부 게이트 패드 전극(DGPE) 상에 형성되는 도전볼(142)의 눌림 흔적(PM)은 구동 집적회로(110)의 본딩 이후에 광학적인 방법을 통해 수행되는 도전볼(142)과 하부 게이트 패드 전극(DGPE)간의 접속 상태에 대한 검사를 가능하게 한다.
복수의 데이터 출력 단자(114) 각각은, 도 5에 도시된 바와 같이, ACF(140)의 도전볼(142)을 매개로 하여 복수의 데이터 패드(DP)의 상부 데이터 패드 전극(UDPE)에 전기적으로 접속된다. 이때, ACF(140)의 도전볼(142)은 TAB 방식에 따른 열가압에 의해 데이터 컨택 홀(DCH) 및 상부 데이터 패드 전극(UDPE)에 산포되어 데이터 출력 단자(114)와 상부 데이터 패드 전극(UDPE)을 상호 전기적으로 접속시키게 된다. 이에 따라, 복수의 데이터 패드(DP) 각각에 형성된 상부 데이터 패드 전극(UDPE), 데이터 전도층(DCL), 및 하부 데이터 패드 전극(DDPE) 상에는 열가압에 따른 도전볼(142)의 눌림에 의한 흔적(PM)이 형성되게 된다. 이렇게 하부 데이터 패드 전극(DDPE) 상에 형성되는 도전볼(142)의 눌림 흔적(PM)은 구동 집적회로(110)의 본딩 이후에 광학적인 방법을 통해 수행되는 도전볼(142)과 하부 데이터 패드 전극(DDPE)간의 접속 상태에 대한 검사를 가능하게 한다.
복수의 입력 단자 각각은 ACF(140)의 도전볼(142)을 매개로 하여 복수의 입력 패드(IP)에 전기적으로 접속된다. 이때, 복수의 입력 단자와 복수의 입력 패드(IP)를 전기적으로 접속시키는 ACF(140)의 도전볼(142)은 상술한 게이트 및 데이터 패드(GP, DP)와 동일하게 하부 패드 전극(미도시) 상에 눌림 흔적(PM)을 형성함으로써 구동 집적회로(110)의 본딩 이후에 광학적인 방법을 통해 수행되는 도전볼(142)의 접속 상태에 대한 검사를 가능하게 한다.
이러한, 구동 집적회로(100)는 가요성 인쇄회로(130)로부터 복수의 입력 패드(IP)를 통해 복수의 입력 단자로 입력되는 구동 전원, 타이밍 동기신호, 및 화상 데이터에 기초하여 표시 패널(100)에 화상을 표시하기 위한 게이트 신호 및 데이터 신호를 생성한다. 또한, 구동 집적회로(100)는 복수의 게이트 출력 단자(112)를 통해 생성된 게이트 신호를 복수의 게이트 패드(GP)에 순차적으로 공급하여 표시 패널(100)의 게이트 신호 라인(GL1 내지 GLm)을 구동함과 아울러, 상기의 게이트 신호에 동기되도록 복수의 데이터 출력 단자(114)를 통해 수평 구간마다 생성된 데이터 신호를 복수의 데이터 패드(DP)에 동시에 공급한다.
한편, 상술한 본 발명의 제 1 실시 예에 따른 평판 표시 장치에서 가요성 인쇄회로(130)가 본딩되도록 표시 패널(100)에 형성된 인쇄회로 본딩 패드(132) 역시 상술한 데이터 패드(DP)와 동일한 구조를 가지도록 형성된다.
상술한 본 발명의 제 1 실시 예에 따른 평판 표시 장치는 소스/드레인 물질로 이루어진 하부 패드 전극(DGPE, DDPE), 투명 재질로 이루어진 전도층(GCL, DCL)과 상부 패드 전극(UGPE, UDPE)을 포함하도록 입력 패드부(IPP)와 출력 패드부(OPP) 각각을 형성함으로써, 도 4 및 도 5에 도시된 바와 같이, 구동 집적회로(110)의 본딩시 상부 패드 전극(UGPE, UDPE), 전도층(GCL, DCL), 및 하부 패드 전극(DGPE, DDPE) 상에 도전볼(142)의 눌림에 의한 흔적(PM)이 형성되도록 한다.
따라서, 본 발명의 제 1 실시 예에 따른 평판 표시 장치는 하부 패드 전극(DGPE, DDPE) 상에 형성되는 도전볼(142)의 눌림 흔적(PM)을 통해 구동 집적회로(110)의 본딩 이후에 광학적인 방법을 통해 수행되는 도전볼(142)의 접속 상태에 대한 검사를 가능하게 하여 도전볼(142)에 의해 접속 불량을 검출할 수 있도록 할 수 있다.
도 6은 본 발명의 제 2 실시 예에 따른 평판 표시 장치를 개략적으로 설명하기 위한 도면이다.
도 6을 참조하면, 본 발명의 제 2 실시 예에 따른 평판 표시 장치는 표시 패널(300), 적어도 하나의 게이트 구동 집적회로(310), 복수의 데이터 구동 집적회로(320), 및 가요성 인쇄회로(330)를 포함하여 구성된다.
표시 패널(300)은 화상을 표시하는 표시영역(302), 및 표시영역(302)을 제외한 나머지 영역에 대응되는 비표시영역(304)을 포함하여 구성된다.
표시영역(302)은 서로 교차하도록 일정한 간격으로 형성된 복수의 게이트 신호 라인(GL)과 복수의 데이터 신호 라인(DL), 복수의 게이트 신호 라인(GL)과 복수의 데이터 신호 라인(DL)의 교차에 의해 정의되는 영역마다 형성된 복수의 화소(P)를 포함하여 구성된다.
화소(P)는, 도 2에 도시된 바와 같이, 하나의 게이트 신호 라인(GL)과 하나의 데이터 신호 라인(DL)에 접속된 박막 트랜지스터(T)를 포함하여 구성된다.
비표시영역(304)에는 게이트 신호를 게이트 신호 라인(GL)에 공급하기 위한 적어도 하나의 게이트 구동 집적회로(310)가 본딩됨과 아울러 게이트 신호에 동기되는 데이터 신호를 데이터 신호 라인(DL)에 공급하기 위한 복수의 데이터 구동 집적회로(320)가 본딩된다.
적어도 하나의 게이트 구동 집적회로(310)는 게이트 신호 라인(GL)의 일측에 대응되는 표시 패널(300)의 일측 비표시영역(304)에 본딩되어 게이트 신호 라인(GL)에 게이트 신호를 순차적으로 공급한다. 이를 위해, 표시 패널(300)의 일측 비표시영역(304)에는 적어도 하나의 게이트 집적회로 본딩부(미도시)가 마련되고, 적어도 하나의 게이트 집적회로 본딩부는 게이트 입력 패드부(미도시), 및 게이트 출력 패드부(미도시)를 포함하여 구성된다.
게이트 입력 패드부는 표시 패널(300)의 일측 비표시영역(304)에 형성된 게이트 신호 입력 라인(미도시)을 통해 가요성 인쇄회로(330)에 전기적으로 접속되는 복수의 게이트 입력 패드(미도시)를 포함하여 구성된다.
게이트 출력 패드부는 게이트 신호 라인(GL)에 전기적으로 접속되는 복수의 게이트 출력 패드(미도시)를 포함하여 구성된다.
게이트 입력 패드와 게이트 출력 패드는 도 3 및 도 4에 도시된 입력 패드(IP)와 게이트 패드(GP)와 동일한 구조를 가지도록 형성되므로 이에 대한 상세한 설명은 상술한 설명으로 대신하기로 한다.
이러한, 적어도 하나의 게이트 집적회로 본딩부 각각에는 TAB 방식에 따른 ACF(미도시)의 도전볼에 의해 게이트 구동 집적회로(310)의 단자들이 본딩된다.
복수의 데이터 구동 집적회로(320)는 데이터 신호 라인(DL)의 일측에 대응되는 표시 패널(300)의 상측 비표시영역(304)에 본딩되어 데이터 신호 라인(DL)에 데이터 신호를 공급한다. 이를 위해, 표시 패널(300)의 일측 비표시영역(304)에는 복수의 데이터 집적회로 본딩부(미도시)가 마련되고, 복수의 데이터 집적회로 본딩부 각각은 데이터 입력 패드부(미도시), 및 데이터 출력 패드부(미도시)를 포함하여 구성된다.
데이터 입력 패드부는 표시 패널(300)의 상측 비표시영역(304)에 형성된 데이터 신호 입력 라인(미도시)을 통해 가요성 인쇄회로(330)에 전기적으로 접속되는 복수의 데이터 입력 패드(미도시)를 포함하여 구성된다.
데이터 출력 패드부는 데이터 신호 라인(DL)에 전기적으로 접속되는 복수의 데이터 출력 패드(미도시)를 포함하여 구성된다.
데이터 입력 패드와 데이터 출력 패드는 도 3 및 도 5에 도시된 입력 패드(IP)와 데이터 패드(DP)와 동일한 구조를 가지도록 형성되므로 이에 대한 상세한 설명은 상술한 설명으로 대신하기로 한다.
이러한, 복수의 데이터 집적회로 본딩부 각각에는 TAB 방식에 따른 ACF의 도전볼에 의해 데이터 구동 집적회로(320)의 단자들이 본딩된다.
가요성 인쇄회로(330)는 TAB 방식에 따른 ACF의 도전볼에 의해 표시 패널(300)의 상측 비표시영역(304)에 마련된 복수의 인쇄회로 본딩 패드(미도시)에 본딩된다.
복수의 인쇄회로 본딩 패드는 표시 패널(300)의 상측 비표시영역(304)에 형성된 데이터 신호 입력 라인(미도시)을 통해 복수의 데이터 집적회로 본딩부 각각의 데이터 입력 패드부에 전기적으로 접속됨과 아울러 게이트 신호 입력 라인에 전기적으로 접속된다. 이때, 복수의 인쇄회로 본딩 패드 각각은 도 3 및 도 5에 도시된 데이터 패드(DP)와 동일한 구조를 가지도록 형성된다.
상술한 본 발명의 제 2 실시 예에 따른 평판 표시 장치는 본 발명의 제 1 실시 예와 동일하게 도전볼의 눌림 흔적을 통해 구동 집적회로(310, 320)의 본딩 이후에 광학적인 방법을 통해 수행되는 도전볼의 접속 상태에 대한 검사를 가능하게 하여 도전볼에 의해 접속 불량을 검출할 수 있도록 할 수 있다.
도 7은 본 발명의 제 3 실시 예에 따른 평판 표시 장치를 개략적으로 설명하기 위한 도면이다.
도 7을 참조하면, 본 발명의 제 3 실시 예에 따른 평판 표시 장치는 표시 패널(300), 게이트 구동 집적회로(310)가 실장된 적어도 하나의 게이트 회로필름(410), 데이터 구동 집적회로(320)가 실장된 복수의 데이터 회로필름(420), 인쇄회로기판(500), 및 타이밍 제어부(510)를 포함하여 구성된다.
표시 패널(300)은 화상을 표시하는 표시영역(302), 및 표시영역(302)을 제외한 나머지 영역에 대응되는 비표시영역(304)을 포함하여 구성된다.
표시영역(302)은 서로 교차하도록 일정한 간격으로 형성된 복수의 게이트 신호 라인(GL)과 복수의 데이터 신호 라인(DL), 복수의 게이트 신호 라인(GL)과 복수의 데이터 신호 라인(DL)의 교차에 의해 정의되는 영역마다 형성된 복수의 화소(P)를 포함하여 구성된다.
화소(P)는, 도 2에 도시된 바와 같이, 하나의 게이트 신호 라인(GL)과 하나의 데이터 신호 라인(DL)에 접속된 박막 트랜지스터(T)를 포함하여 구성된다.
비표시영역(304)에는 게이트 신호를 게이트 신호 라인(GL)에 공급하기 위한 적어도 하나의 게이트 구동 집적회로(310)가 본딩됨과 아울러 게이트 신호에 동기되는 데이터 신호를 데이터 신호 라인(DL)에 공급하기 위한 복수의 데이터 구동 집적회로(320)가 본딩된다.
게이트 구동 집적회로(310)는 게이트 회로필름(410) 상에 실장되어 타이밍 제어부(510)의 제어에 따라 게이트 신호 라인(GL)을 구동하기 위한 게이트 신호를 생성하여 출력한다.
적어도 하나의 게이트 회로필름(410)은 게이트 신호 라인(GL)의 일측에 대응되는 표시 패널(300)의 일측 비표시영역(304)에 형성된 게이트 패드부(미도시)에 본딩되어 게이트 구동 집적회로(310)로부터 출력되는 게이트 신호를 게이트 신호 라인(GL)에 공급한다. 이때, 적어도 하나의 게이트 회로필름(410)의 단자는 TAB 방식에 따른 ACF의 도전볼에 의해 게이트 패드부에 본딩된다. 여기서, 게이트 회로필름(410)은 TCP(Tape Carrier Package) 또는 COF(Chip On Film)이 될 수 있다.
게이트 패드부는 도 3 및 도 4에 도시된 게이트 패드(GP)와 동일한 구조를 가지도록 형성되어 게이트 신호 라인(GL)에 전기적으로 접속되는 복수의 게이트 패드(미도시)를 포함하여 구성된다.
데이터 구동 집적회로(320)는 데이터 회로필름(420) 상에 실장되어 타이밍 제어부(510)의 제어에 따라 데이터 신호 라인(DL)을 구동하기 위한 데이터 신호를 생성하여 출력한다.
복수의 데이터 회로필름(420) 각각은 데이터 신호 라인(DL)의 일측에 대응되는 표시 패널(300)의 일측 비표시영역(304)에 형성된 데이터 패드부(미도시)에 본딩되어 데이터 구동 집적회로(320)로부터 출력되는 데이터 신호를 데이터 신호 라인(GL)에 공급한다. 이때, 복수의 데이터 회로필름(410) 각각의 단자는 TAB 방식에 따른 ACF의 도전볼에 의해 데이터 패드부에 본딩된다. 여기서, 데이터 회로필름(420)은 TCP 또는 COF가 될 수 있다.
데이터 패드부는 도 3 및 도 5에 도시된 데이터 패드(DP)와 동일한 구조를 가지도록 형성되어 데이터 신호 라인(DL)에 전기적으로 접속되는 복수의 데이터 패드(미도시)를 포함하여 구성된다.
인쇄회로기판(500)은 TAB 방식에 따른 ACF의 도전볼에 의해 복수의 데이터 회로필름(420)에 전기적으로 접속된다.
타이밍 제어부(510)는 인쇄회로기판(500)에 실장되어 외부로부터 공급되는 입력 영상에 대응되는 화상 데이터를 생성하고, 생성된 화상 데이터를 인쇄회로기판(500) 및 데이터 회로필름(420)을 통해 해당 데이터 구동 집적회로(320)에 공급한다.
또한, 타이밍 제어부(510)는 외부로부터 공급되는 타이밍 동기신호에 기초하여 게이트 구동 집적회로(310) 및 데이터 구동 집적회로(320)의 구동을 제어한다.
상술한 본 발명의 제 3 실시 예에 따른 평판 표시 장치는 본 발명의 제 1 실시 예와 동일하게 도전볼의 눌림 흔적을 통해 회로필름(410, 420)의 본딩 이후에 광학적인 방법을 통해 수행되는 도전볼의 접속 상태에 대한 검사를 가능하게 하여 도전볼에 의해 접속 불량을 검출할 수 있도록 할 수 있다.
도 8a 내지 도 8h는 본 발명의 실시 예에 따른 평판 표시 장치의 제조 방법을 단계적으로 나타내는 도면이다.
도 8a 내지 도 8h를 참조하여 본 발명의 실시 예에 따른 평판 표시 장치의 제조 방법을 단계적으로 설명하면 다음과 같다.
먼저, 도 8a에 도시된 바와 같이, 기판(210)의 비표시영역에 게이트 물질로 이루어진 게이트 링크 라인(GLL)을 형성한다. 이와 동시에, 기판(210)의 표시 영역에는 게이트 물질로 이루어진 게이트 신호 라인(미도시)과, 각 화소마다 게이트 신호 라인으로부터 돌출된 게이트 전극(미도시)이 형성된다.
그런 다음, 도 8b에 도시된 바와 같이, 기판(210)의 전면에 절연층(212)을 형성한다.
그런 다음, 도 8c에 도시된 바와 같이, 절연층(212)의 전면에 소스/드레인 물질을 형성한 후, 기판(210)의 비표시영역에 형성된 소스/드레인 물질을 선택적으로 제거하여 하부 게이트 접속 전극(DGCE), 하부 게이트 패드 전극(DGPE) 및 하부 데이터 패드 전극(DDPE)로 구분되는 하부 패드 전극을 형성한다. 여기서, 하부 게이트 접속 전극(DGCE)은 게이트 링크 라인(GLL)에 중첩되도록 하부 게이트 패드 전극(DGPE)으로부터 연장된다. 이와 동시에, 기판(210)의 표시 영역에 형성된 소스/드레인 물질을 선택적으로 제거하여 데이터 신호 라인(미도시)과 데이터 링크 라인(미도시), 및 각 화소마다 데이터 신호 라인으로부터 돌출된 소스 전극(미도시)과 소스 전극과 소정 간격 이격되는 드레인 전극이 형성된다.
한편, 기판(210) 상에 형성된 절연층(212)과 소스/드레인 물질 사이에는 반도체층(미도시)이 형성된다. 이에 따라, 각 화소에는 게이트 전극, 반도체층, 소스 전극 및 드레인 전극으로 이루어지는 박막 트랜지스터가 형성된다.
그런 다음, 도 8d에 도시된 바와 같이, 소스/드레인 물질 상에 투명한 재질의 전도물질을 형성한 후, 소스/드레인 물질 상에 형성된 전도물질을 선택적으로 제거하여 하부 게이트 패드 전극(DGPE) 및 하부 데이터 패드 전극(DDPE) 각각에 전기적으로 접속되는 게이트 전도층(GCL) 및 데이터 전도층(DCL)을 형성한다.
그런 다음, 도 8e에 도시된 바와 같이, 기판(210)의 전면에 보호층(214)을 형성한다.
그런 다음, 도 8f에 도시된 바와 같이, 보호층(214), 하부 게이트 접속 전극(DGCE), 및 게이트 링크 라인(GLL)의 소정 영역을 에칭하여 게이트 비아홀(GVH)을 형성함과 동시에, 보호층(214)의 소정 영역을 에칭하여 게이트 전도층(GCL)의 소정 영역을 노출시키기 위한 복수의 게이트 컨택 홀(GCH) 및 데이터 전도층(DCL)의 소정 영역을 노출시키기 위한 복수의 데이터 컨택 홀(DCH)을 형성한다. 여기서, 게이트 전도층(GCL)은 에칭시 하부 게이트 패드 전극(DGPE)의 에칭을 방지하는 에칭 스토퍼의 역할을 수행하고, 데이터 전도층(DCL)은 에칭시 하부 데이터 패드 전극(DDPE)의 에칭을 방지하는 에칭 스토퍼의 역할을 수행한다. 이와 동시에, 표시 영역에는 각 박막 트랜지스터의 소스/드레인 전극의 소정 영역을 노출시키기 위한 화소 컨택 홀(미도시)이 형성된다.
그런 다음, 도 8g에 도시된 바와 같이, 게이트 비아 홀(GCH), 게이트 및 데이터 컨택 홀(GCH, DCH)을 포함하는 보호층(214) 상에 투명 재질로 이루어진 전도물질을 형성한 후, 전도물질을 선택적으로 에칭하여 게이트 비아 홀(GCH)을 통해 게이트 링크 라인(GLL)에 전기적으로 접속되는 상부 게이트 접속 전극(UGCE), 게이트 컨택 홀(GCH)을 통해 게이트 전도층(GCL)에 전기적으로 접속되는 상부 게이트 패드 전극(UGPE), 및 데이터 컨택 홀(DCH)을 통해 데이터 전도층(DCL)에 전기적으로 접속되는 상부 데이터 패드 전극(UDPE)을 형성함으로써 게이트 접속부(GCP), 게이트 패드(GP), 및 데이터 패드(DP)를 형성한다. 이와 동시에, 표시 영역에는 화소 컨택 홀(미도시)을 통해 각 박막 트랜지스터의 소스/드레인 전극에 전기적으로 접속되는 화소 전극(미도시)이 형성된다.
그런 다음, 도 8h에 도시된 바와 같이, 상부 게이트 접속 전극(UGCE)과 상부 데이터 패드 전극(UDPE) 상에 도전볼(142)이 산포된 ACF(140)을 부착한 후, 열압착하는 TAB 방식에 따라 구동 집적회로(100)의 게이트 및 데이터 단자 각각을 상부 게이트 패드 전극(UGPE) 및 상부 데이터 패드 전극(UDPE) 각각에 전기적으로 접속시킨다. 이에 따라, 구동 집적회로(100)의 게이트 단자는 상부 게이트 패드 전극(UGPE), 게이트 전도층(GCL), 하부 게이트 패드 전극(DGPE), 하부 게이트 접속 전극(DGCE), 상부 게이트 접속 전극(UGCE), 및 게이트 링크 라인(GLL)을 통해 게이트 신호 라인에 전기적으로 접속된다. 또한, 구동 집적회로(100)의 데이터 단자는 상부 데이터 패드 전극(UDPE), 데이터 전도층(DCL), 하부 데이터 패드 전극(DDPE), 및 데이터 링크 라인(미도시)을 통해 데이터 신호 라인에 전기적으로 접속된다.
상술한 본 발명의 실시 예에 따른 평판 표시 장치의 제조 방법은 소스/드레인 물질로 이루어진 하부 패드 전극(DGPE, DDPE), 투명 재질로 이루어진 전도층(GCL, DCL)과 상부 패드 전극(UGPE, UDPE)을 포함하도록 게이트 및 데이터 패드(GP, DP) 각각을 형성함으로써, 도 8h에 도시된 바와 같이, ACF(140)를 매개로 하여 구동 집적회로(110)의 본딩시 상부 패드 전극(UGPE, UDPE), 전도층(GCL, DCL) 및 하부 패드 전극(DGPE, DDPE) 상에 도전볼(142)의 눌림에 의한 흔적(PM)이 형성되도록 한다.
따라서, 본 발명의 실시 예에 따른 평판 표시 장치의 제조 방법은 도전볼(142)의 눌림 흔적을 통해 구동 집적회로(110)의 본딩 이후에 광학적인 방법을 통해 수행되는 도전볼(142)의 접속 상태에 대한 검사를 가능하게 하여 도전볼에 의해 접속 불량을 검출할 수 있도록 할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100, 300: 표시 패널 110: 구동 집적회로
120: 집적회로 본딩부 140: ACF
142: 도전볼 210: 기판
212: 절연층 214: 보호층

Claims (14)

  1. 표시 패널의 신호 라인에 접속된 하부 패드 전극;
    상기 하부 패드 전극의 상면에 배치되는 전도층;
    상기 전도층을 덮는 보호층;
    상기 보호층의 소정 영역에 배치되는 컨택 홀;
    상기 전도층에 전기적으로 접속되도록 상기 컨택 홀에 배치되어 상기 전도층을 통해 상기 하부 패드 전극에 전기적으로 접속된 상부 패드 전극; 및
    상기 신호 라인에 소정의 신호를 공급하며, 복수의 도전볼을 포함하여 이루어진 접착부재에 의해 상기 상부 패드 전극과 전기적으로 접속된 구동 집적회로를포함하며,
    상기 전도층은 상기 컨택 홀의 형성 시 상기 하부 패드 전극의 에칭을 방지하는 에칭 스토퍼 역할을 수행하며,
    상기 하부 패드 전극은 상기 컨택 홀이 배치된 영역에 형성되어 상기 구동 집적회로의 본딩 이후에 광학적인 방법을 통해 수행되는 상기 복수의 도전볼과 상기 하부 패드 전극간의 접속 상태에 대한 검사를 위한, 상기 복수의 도전볼에 의한 눌림 흔적을 구비하며,
    상기 전도층 및 상기 상부 패드 전극은 투명 재질로 이루어지는 평판 표시 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 신호 라인은 상기 표시 패널에 형성되어 데이터 신호가 공급되는 데이터 신호 라인 및 상기 데이터 신호 라인에 교차하도록 상기 표시 패널에 배치되어 게이트 신호가 공급되는 게이트 신호 라인 중 적어도 하나에 전기적으로 접속되는 평판 표시 장치.
  6. 제 5 항에 있어서,
    상기 하부 패드 전극은 상기 데이터 신호 라인과 동일한 재질인 평판 표시 장치.
  7. 제 5 항에 있어서,
    상기 게이트 신호 라인에 전기적으로 접속되도록 기판 상에 배치되는 게이트 링크 라인;
    상기 게이트 링크 라인을 덮는 절연층 상에 배치되며, 상기 게이트 링크 라인과 중첩되도록 상기 하부 패드 전극으로부터 연장된 하부 게이트 접속 전극;
    상기 보호층, 상기 하부 게이트 접속 전극, 상기 절연층, 및 상기 게이트 링크 라인의 소정 영역에 배치되는 비아 홀; 및
    상기 비아 홀에 배치되어 상기 하부 게이트 접속 전극을 상기 게이트 링크 라인에 전기적으로 접속시키는 상부 게이트 접속 전극을 더 포함하는 평판 표시 장치.
  8. 표시 패널의 신호 라인과 상기 신호 라인에 접속되는 하부 패드 전극을 형성하는 단계;
    상기 하부 패드 전극의 상면에 전도층을 형성하는 단계;
    상기 전도층을 덮도록 보호층을 형성하는 단계;
    상기 전도층의 소정 영역이 노출되도록 상기 보호층의 소정 영역을 에칭하여 컨택 홀을 형성하는 단계;
    상기 전도층을 통해 상기 하부 패드 전극에 전기적으로 접속되도록 상기 컨택 홀에 상부 패드 전극을 형성하는 단계;
    상기 상부 패드 전극 상에 복수의 도전볼이 산포된 이방성 도전 필름을 부착하는 단계;
    상기 신호 라인에 소정의 신호를 공급하는 구동 집적회로의 단자 각각을 상기 이방성 도전 필름을 이용하여 상기 상부 패드 전극 각각에 전기적으로 접속시키는 단계;
    상기 구동 집적회로를 열압착함으로써, 상기 하부 패드 전극 중 상기 컨택 홀이 형성된 영역에 상기 복수의 도전볼과 상기 하부 패드 전극간의 접속 상태에 대한 검사를 위한, 상기 복수의 도전볼에 의한 눌림 흔적을 형성하는 단계; 및
    상기 구동 집적회로의 본딩 이후에, 상기 복수의 도전볼과 상기 하부 패드 전극간의 접속 상태에 대한 검사를 광학적인 방법을 통해 수행하는 단계를 포함하며,
    상기 전도층은 상기 컨택 홀의 형성시 상기 하부 패드 전극의 에칭을 방지하고, 상기 전도층 및 상기 상부 패드 전극은 투명 재질로 이루어지는 평판 표시 장치의 제조 방법.
  9. 삭제
  10. 삭제
  11. 제 8 항에 있어서,
    상기 신호 라인은 상기 표시 패널에 형성되어 데이터 신호가 공급되는 데이터 신호 라인 및 상기 데이터 신호 라인에 교차하도록 상기 표시 패널에 형성되어 게이트 신호가 공급되는 게이트 신호 라인 중 적어도 어느 하나인 평판 표시 장치의 제조 방법.
  12. 제 11 항에 있어서,
    상기 하부 패드 전극은 상기 데이터 신호 라인과 동일한 재질인 평판 표시 장치의 제조 방법.
  13. 제 11 항에 있어서,
    상기 하부 패드 전극을 형성하기 이전에, 상기 게이트 신호 라인에 전기적으로 접속되는 게이트 링크 라인을 기판 상에 형성한 후, 상기 게이트 링크 라인을 덮도록 절연층을 형성하는 단계;
    상기 하부 패드 전극의 형성과 동시에, 상기 게이트 링크 라인과 중첩되는 상기 절연층 상에 상기 하부 패드 전극으로부터 연장되는 하부 게이트 접속 전극을 형성하는 단계;
    상기 컨택 홀의 형성과 동시에, 상기 보호층, 상기 하부 게이트 접속 전극, 상기 절연층, 및 상기 게이트 링크 라인의 소정 영역을 에칭하여 비아 홀을 형성하는 단계; 및
    상기 상부 패드 전극의 형성과 동시에, 상기 하부 게이트 접속 전극과 상기 게이트 링크 라인이 서로 전기적으로 접속되도록 상기 비아 홀에 상부 게이트 접속 전극을 형성하는 단계를 더 포함하는 평판 표시 장치의 제조 방법.
  14. 삭제
KR1020100028567A 2010-03-30 2010-03-30 평판 표시 장치 및 그의 제조 방법 KR101669997B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100028567A KR101669997B1 (ko) 2010-03-30 2010-03-30 평판 표시 장치 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100028567A KR101669997B1 (ko) 2010-03-30 2010-03-30 평판 표시 장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110109027A KR20110109027A (ko) 2011-10-06
KR101669997B1 true KR101669997B1 (ko) 2016-10-28

Family

ID=45026393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100028567A KR101669997B1 (ko) 2010-03-30 2010-03-30 평판 표시 장치 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101669997B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020045819A1 (ko) * 2018-08-27 2020-03-05 삼성디스플레이 주식회사 표시 패널, 및 이를 포함하는 표시 장치
US10615245B2 (en) 2018-01-25 2020-04-07 Samsung Display Co., Ltd. Display device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102212456B1 (ko) * 2013-12-31 2021-02-05 엘지디스플레이 주식회사 씨오지 방식의 표시장치 및 그 제조방법
CN113078200B (zh) * 2021-03-29 2024-09-03 京东方科技集团股份有限公司 显示基板及显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003269934A (ja) 2002-03-15 2003-09-25 Matsushita Electric Ind Co Ltd 電子素子の実装状態検査方法及び実装状態検査システム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655276B1 (ko) * 1999-08-30 2006-12-08 삼성전자주식회사 박막트랜지스터 액정표시장치 및 그 제조 방법
KR101001988B1 (ko) * 2003-11-05 2010-12-16 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조방법
KR20070017625A (ko) * 2005-08-08 2007-02-13 삼성전자주식회사 액정 표시 장치와 이의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003269934A (ja) 2002-03-15 2003-09-25 Matsushita Electric Ind Co Ltd 電子素子の実装状態検査方法及び実装状態検査システム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615245B2 (en) 2018-01-25 2020-04-07 Samsung Display Co., Ltd. Display device
US10937853B2 (en) 2018-01-25 2021-03-02 Samsung Display Co., Ltd. Display device
WO2020045819A1 (ko) * 2018-08-27 2020-03-05 삼성디스플레이 주식회사 표시 패널, 및 이를 포함하는 표시 장치
US11917760B2 (en) 2018-08-27 2024-02-27 Samsung Display Co., Ltd. Display panel and display device comprising same

Also Published As

Publication number Publication date
KR20110109027A (ko) 2011-10-06

Similar Documents

Publication Publication Date Title
US9198291B2 (en) Plastic panel and flat panel display device using the same
KR101871773B1 (ko) 플라스틱패널 및 이를 이용한 평판표시장치
KR101973780B1 (ko) 표시 장치
US9112176B2 (en) Organic light emitting display device and reworking method thereof
US8008584B2 (en) Panel circuit structure
WO2013145692A1 (ja) 表示装置、電子機器及びタッチパネル
JP2012226058A (ja) 表示装置
US20070052344A1 (en) Flat panel display device and method of correcting bonding misalignment of driver IC and flat panel display
US7919782B2 (en) Bonding structure of circuit substrate and instant circuit inspection method thereof
CN110416264A (zh) 显示装置的绑定方法及显示装置
KR101741820B1 (ko) 터치방식 영상 표시장치 및 그 제조 방법
CN105742261A (zh) 焊盘结构以及具有该焊盘结构的显示装置
KR101351404B1 (ko) 액정표시장치의 리페어 방법
KR101669997B1 (ko) 평판 표시 장치 및 그의 제조 방법
KR102600528B1 (ko) 표시 장치
KR101127960B1 (ko) 타일링 기술을 이용한 대화면 표시장치와 그 제조 방법
KR101682363B1 (ko) 평판 표시장치 및 그의 제조 방법
KR20140098935A (ko) 액정표시장치 및 그의 검사방법
WO2022252112A1 (zh) 显示基板及显示装置
KR101879300B1 (ko) 액정표시장치
KR102196180B1 (ko) 표시장치
KR20170038301A (ko) 디스플레이 장치
KR101712204B1 (ko) 표시장치 및 그 제조방법
KR100766895B1 (ko) 표시 장치
KR101034683B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 4