KR20140098935A - 액정표시장치 및 그의 검사방법 - Google Patents

액정표시장치 및 그의 검사방법 Download PDF

Info

Publication number
KR20140098935A
KR20140098935A KR1020130011193A KR20130011193A KR20140098935A KR 20140098935 A KR20140098935 A KR 20140098935A KR 1020130011193 A KR1020130011193 A KR 1020130011193A KR 20130011193 A KR20130011193 A KR 20130011193A KR 20140098935 A KR20140098935 A KR 20140098935A
Authority
KR
South Korea
Prior art keywords
pad
pads
inspection
liquid crystal
driver
Prior art date
Application number
KR1020130011193A
Other languages
English (en)
Other versions
KR102028978B1 (ko
Inventor
문소영
곽희영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130011193A priority Critical patent/KR102028978B1/ko
Publication of KR20140098935A publication Critical patent/KR20140098935A/ko
Application granted granted Critical
Publication of KR102028978B1 publication Critical patent/KR102028978B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본원은 COG 방식의 액정표시장치에 있어서, 표시영역에 대응하여 복수의 화소영역을 정의하도록 상호 교차하는 방향으로 형성되는 게이트라인과 데이터라인; 상기 게이트라인과 데이터라인 중 어느 하나를 구동하는 드라이버 IC와 접속되는 칩 실장용 패드부; 및 상기 게이트라인과 데이터라인 중 어느 하나의 불량을 검사하기 위한 적어도 두 개의 검사용 패드를 포함하고, 상기 칩 실장용 패드부는 상기 게이트라인과 데이터라인 중 어느 하나와 연결되어, 상기 드라이버 IC의 신호를 출력하는 출력패드; 외부 회로와 연결되어, 상기 외부 회로의 신호를 입력 받는 입력패드; 및 상기 드라이버 IC를 통해 상호 연결되는 적어도 두 개의 더미패드를 포함하며, 상기 적어도 두 개의 검사용 패드는 상기 적어도 두 개의 더미패드와 일대일로 연결되는 액정표시장치를 제공한다.

Description

액정표시장치 및 그의 검사방법{LIQUID CRYSTAL DISPLAY DEVICE and METHOD FOR TESTING THE SAME}
본원은 액정표시장치 및 그의 검사방법에 관한 것으로, 특히 COG(Chip On Glass) 방식의 액정표시장치, 및 그의 패드부를 검사하는 방법에 관한 것이다.
본격적인 정보화 시대로 접어듦에 따라, 전기적 정보신호를 시각적으로 표시하는 디스플레이(display) 분야가 급속도로 발전하고 있다. 이에, 여러가지 다양한 평판표시장치(Flat Display Device)에 대해 박형화, 경량화 및 저소비전력화 등의 성능을 개발시키기 위한 연구가 계속되고 있다.
이 같은 평판표시장치의 대표적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 플라즈마표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기발광표시장치(Electro Luminescence Display device: ELD), 전기습윤표시장치(Electro-Wetting Display device: EWD) 및 유기발광표시장치(Organic Light Emitting Display device: OLED) 등을 들 수 있다. 이와 같은 평판표시장치들은 공통적으로, 영상을 구현하기 위한 평판표시패널을 필수적으로 포함한다. 평판표시패널은 고유의 발광물질 또는 편광물질을 사이에 둔 한 쌍의 기판이 대면합착된 구조이다.
이 중 액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여, 영상을 표시하는 장치이다. 즉, 액정표시장치는 가늘고 긴 형태의 액정을 소정의 초기 방향으로 배향한 상태에서, 화소영역 별로 액정의 배열 방향을 변형시키기 위한 전계를 형성하여, 각 화소영역의 광 투과율을 조절함으로써, 영상을 표시한다.
한편, 액정표시장치가 능동 매트릭스 구동 방식(Active Matrix Driving Mode)인 경우, 대면 합착된 한 쌍의 기판 중 어느 하나로서, 박막트랜지스터 어레이 기판을 포함한다. 여기서, 박막트랜지스터 어레이 기판은 화상을 표시하기 위한 광을 방출하는 표시영역에 대응하여 복수의 화소영역을 정의하고, 각 화소영역의 광 방출량을 독립적으로 제어하기 위한 것이다.
일반적인 박막트랜지스터 어레이 기판은 표시영역에 대응하여 복수의 화소영역을 정의하도록 상호 교차하는 방향으로 형성되는 게이트라인과 데이터라인을 포함하고, 게이트라인과 데이터라인 각각을 구동하는 드라이버 IC와 연결된다.
이때, 드라이버 IC의 연결 방법으로는 TCP(Tape Carrier Package) 방식과 COG(Chip On Glass) 방식이 있다.
TCP 방식은 드라이버 IC 칩을 실장한 가요성 필름을 게이트라인과 데이터라인 각각의 일단에 접속단자로 형성된 패드와 연결시키는 방식이다.
COG 방식은 박막트랜지스터 어레이 기판에 직접 칩을 실장하는 방식이다.
한편, 박막트랜지스터 어레이 기판은 외부회로와의 접속 단자, 또는 칩을 실장하기 위한 단자로서, 다수의 패드를 포함한다. 여기서, 패드는 박막트랜지스터 어레이와 같이, 게이트전극층, 소스-드레인전극층, 화소전극층, 이들 사이에 개재되는 게이트절연층 및 층간절연층 중 적어도 하나를 포함하는 구조로 형성된다.
그런데, 소스-드레인전극층과 화소전극층 사이에 개재되는 층간절연층은 임계 이상의 스토리지 커패시터를 확보하기 위해 비교적 두껍게 형성되는 것이 일반적이므로, 게이트전극층, 소스-드레인전극층 및 이들 사이의 게이트절연층을 포함하는 구조로 형성될 수 있다. 이 경우, 패드는 층간절연층의 단차로 인한 게이트전극층 또는 소스-드레인전극층과 화소전극층 사이의 접촉 불량을 방지할 수 있는 반면, 패드영역에 대응한 층간절연층을 제거하는 공정으로 인해 게이트절연층이 함께 제거되면서, 소스-드레인전극층에 언더컷영역이 발생함으로써, 쉽게 부식되는 문제점이 있다.
이에, 부식 및 접촉불량의 문제점을 모두 해소하기 위하여, 게이트전극층, 소스-드레인전극층, 화소전극층, 이들 사이에 개재되는 게이트절연층 및 층간절연층을 모두 포함하는 구조의 패드에서 층간절연층의 두께를 부분적으로 조절하는 방안이 제기되었다.
다만, 층간절연층은 그 두께에 따라 견딜 수 있는 임계전류가 달라지므로, 패드의 임계전류를 파악해야 할 필요가 있다.
본원은 패드의 임계전류를 측정할 수 있는 액정표시장치 및 그의 검사방법을 제공하기 위한 것이다.
이와 같은 과제를 해결하기 위하여, 본원은 COG 방식의 액정표시장치에 있어서, 표시영역에 대응하여 복수의 화소영역을 정의하도록 상호 교차하는 방향으로 형성되는 게이트라인과 데이터라인; 상기 게이트라인과 데이터라인 중 어느 하나를 구동하는 드라이버 IC와 접속되는 칩 실장용 패드부; 및 상기 게이트라인과 데이터라인 중 어느 하나의 불량을 검사하기 위한 적어도 두 개의 검사용 패드를 포함하고, 상기 칩 실장용 패드부는 상기 게이트라인과 데이터라인 중 어느 하나와 연결되어, 상기 드라이버 IC의 신호를 출력하는 출력패드; 외부 회로와 연결되어, 상기 외부 회로의 신호를 입력 받는 입력패드; 및 상기 드라이버 IC를 통해 상호 연결되는 적어도 두 개의 더미패드를 포함하며, 상기 적어도 두 개의 검사용 패드는 상기 적어도 두 개의 더미패드와 일대일로 연결되는 액정표시장치를 제공한다.
그리고, 본원은 상기와 같은 액정표시장치를 검사하는 방법에 있어서, 상기 칩 실장용 패드부에 드라이버 IC를 접속하여, 상기 두 개의 더미패드를 상호 연결시키고, 상기 두 개의 검사용 패드 사이에 검사장치를 연결하여, 폐회로를 형성하는 단계; 상기 검사장치를 이용하여, 상기 폐회로의 전류를 점진적으로 상승시키는 단계; 및 상기 폐회로를 파괴시키는 임계전류를 검출하는 단계를 포함하는 액정표시장치의 검사방법을 더 제공한다.
본원의 일 실시예에 따른 액정표시장치는 칩 실장용 패드부 중 적어도 두 개의 더미패드와, 일대일로 연결되는 적어도 두 개의 검사용 패드를 포함한다.
이에, 드라이브 IC를 통해 두 개의 더미패드를 상호 연결하고, 두 개의 검사용 패드 사이에 적어도 하나의 검사장치를 연결하면, 폐회로가 형성되므로, 더미패드와 검사용패드의 임계전류를 측정할 수 있다.
도 1은 본원의 일 실시예에 따른 액정표시장치의 박막트랜지스터 어레이 기판을 나타낸 개요도이다.
도 2는 도 1의 I 부분에 대한 도면이다.
도 3은 도 1의 박막트랜지스터를 나타낸 단면도이다.
도 4는 도 1의 패드를 나타낸 단면도이다.
도 5는 본원의 일 실시예에 따른 액정표시장치의 검사방법을 나타낸 순서도이다.
도 6a 및 도 6b는 도 5의 각 단계를 나타낸 공정도이다.
이하, 본원의 일 실시예에 따른 COG 방식의 액정표시장치 및 그의 검사방법에 대해 첨부한 도면을 참고로 하여 상세히 설명하기로 한다.
도 1은 본원의 일 실시예에 따른 액정표시장치의 박막트랜지스터 어레이 기판을 나타낸 개요도이고, 도 2는 도 1의 I 부분에 대한 도면이다. 그리고, 도 3은 도 1의 박막트랜지스터를 나타낸 단면도이며, 도 4는 도 1의 패드를 나타낸 단면도이다.
도 1에 도시한 바와 같이, 본원의 일 실시예에 따른 액정표시장치는 표시영역(AA)에 대응하여 복수의 화소영역(PA)을 정의하도록, 박막트랜지스터 어레이 기판(미도시) 상의 표시영역(AA)에 상호 교차하는 방향으로 형성되는 게이트라인(GL)과 데이터라인(DL), 게이트라인(GL)과 데이터라인(DL) 사이의 교차영역에 복수의 화소영역(PA)과 대응하도록 형성되는 복수의 박막트랜지스터(TFT), 및 복수의 화소영역(PA)과 대응하여 형성되고 복수의 박막트랜지스터(TFT)와 연결되는 복수의 화소전극(PE)을 포함한다.
여기서, 게이트라인(GL) 및 데이터라인(DL) 각각의 일단은 표시영역(AA) 외곽으로 연장되어, 각각의 패드(PAD)와 연결된다. 이에, 박막트랜지스터 어레이 기판 상의 비표시영역에 실장되는 적어도 하나의 드라이버 IC 칩(IC)는 패드(PAD)를 통해 게이트라인(GL) 및 데이터라인(DL) 각각과 연결되어, 게이트라인(GL) 및 데이터라인(DL)에 각각의 구동신호를 인가한다.
도 2에 도시한 바와 같이, 드라이버 IC 칩(IC)과 접속되는 칩 실장용 패드부(10)는 게이트라인(GL) 및 데이터라인(DL) 중 어느 하나와 연결되어, 드라이버 IC의 신호를 출력하는 출력패드(11), 외부 회로(미도시)와 연결되어, 외부 회로의 신호를 입력 받는 입력패드(12), 및 드라이버 IC를 통해 상호 연결되는 적어도 두 개의 더미패드(13)을 포함한다.
여기서, 적어도 두 개의 더미패드(13)은 게이트라인(GL) 및 데이터라인(DL) 중 어느 하나, 및 외부 회로와 연결되지 않는다. 그리고, 적어도 두 개의 더미패드(13)은 칩 실장용 패드부(10)에 드라이버 IC가 설치되면, 설치된 드라이버 IC에 의해 상호 연결된다. 즉, 드라이버 IC는 더미패드(13) 사이를 연결하는 배선을 포함한다.
더불어, 액정표시장치는, 액정표시장치를 제조하기 위한 각 공정에서, 불량 유무를 검출하기 위한 둘 이상의 검사용패드(20)를 더 포함한다.
이때, 둘 이상의 검사용 패드(20)는 동일 색상을 발광하는 화소영역에 대응하도록 구비될 수 있다. 일 예로, 둘 이상의 검사용 패드(20)는 적색을 발광하는 화소영역에 대응한 제 1 검사용패드(21), 녹색을 발광하는 화소영역에 대응한 제 2 검사용패드(22) 및 청색을 발광하는 화소영역에 대응한 제 3 검사용패드(23)를 포함할 수 있다.
다만, 이는 단지 예시일 뿐이며, 검사용 패드(20)를 두 개 이상 포함하는 조건을 만족하는 범위 내에서, 각 검사용 패드(21, 22, 23)는 서로 다른 라인의 패드(11)와 연결되도록 형성될 수 있다.
그리고, 둘 이상의 검사용 패드(20)는 제조 공정 시 불량 검사를 위한 것이므로, 액정표시장치의 제조 공정이 완료되면, 레이저 컷팅라인(Cut_L)에 의해, 각 라인의 패드(11)로부터 분리된다.
더불어, 액정표시장치는, 칩 실장용 패드부(10)의 입력패드(12)와 연결되고, 외부 회로의 접속 단자인 외부 회로용 패드(30)를 더 포함한다.
도 3에 도시한 바와 같이, 각 화소영역(도 1의 PA)의 박막트랜지스터(TFT)는 기판(101) 상에 형성된 게이트전극(GE), 게이트전극(GE)을 덮는 게이트절연막(102) 상에 게이트전극(GE)의 적어도 일부와 오버랩하도록 형성되는 액티브층(ACT), 및 액티브층(ACT)의 양측 상에 상호 이격하여 형성되는 소스전극(SE)과 드레인전극(DE)을 포함한다.
이러한 박막트랜지스터(TFT)는 게이트절연막(102) 상의 전면에 순차 형성되는 제 1 및 제 2 층간절연층(103, 104)으로 덮인다. 여기서, 제 1 층간절연층(103)은 SiN계열의 절연물질이고, 제 2 층간절연층(104)은 포토아크릴(Photo acryl)일 수 있다.
그리고, 제 2 층간절연층(104) 상에 화소전극(PE) 및 공통전극(CE)이 형성된다. 여기서, 화소전극(PE)은 제 1 및 제 2 층간절연층(103, 104)을 관통하는 콘택홀(CT_PE)을 통해 드레인전극(DE)과 연결된다. 그리고, 공통전극(CE)은 공통전압을 공급하는 공통라인(미도시)과 연결된다.
도 4에 도시한 바와 같이, 패드(PAD)는 기판(101) 상에 형성되는 제 1 패드층(PAD1), 제 1 패드층(PAD1)을 덮는 게이트절연막(102) 상에 형성되는 제 2 패드층(PAD2), 및 제 2 패드층(PAD2)을 덮는 제 1 및 제 2 층간절연막(103, 104') 상에 형성되는 제 3 패드층(PAD3)을 포함한다. 여기서 제 2 패드층(PAD2)은 게이트절연막(102)을 관통하는 콘택홀을 통해 제 1 패드층(PAD1)과 연결되고, 제 3 패드층(PAD3)은 제 1 및 제 2 층간절연막(103, 104')을 관통하는 콘택홀을 통해 제 2 패드층(PAD2)과 연결된다.
이때, 패드(PAD)의 제 2 층간절연막(104')은 게이트절연막(102)이 제거되어 제 1 또는 제 2 패드층(PAD1, PAD2)이 부식되는 것을 방지하면서도, 단차에 의한 패드층(PAD1, PAD2, PAD3) 간의 접촉 불량을 방지하기 위하여, 박막트랜지스터(TFT)를 덮는 층간절연막(도 3의 104)보다 얇은 두께로 형성된다.
참고로, 도 4에 도시된 패드(PAD)는 단지 예시이며, 칩 실장용 패드부(10)에 포함된 출력패드(11), 입력패드(12), 및 더미패드(13), 검사용 패드(20) 및 외부 회로용 패드(30) 각각은 제 1 및 제 2 패드층(PAD1, PAD2) 중 어느 하나와, 제 3 패드층(PAD)을 포함하는 구조로 형성될 수 있다.
이상과 같이, 본원의 일 실시예에 따른 패드(PAD)는 박막트랜지스터(TFT)보다 얇은 두께의 제 2 층간절연막(104')을 포함함에 따라, 얇아진 제 2 층간절연막(104')에 대응한 임계전류를 측정할 필요가 있다.
이에, 본원의 일 실시예에 따르면, 적어도 두 개의 더미패드(13) 및 적어도 두 개의 검사용 패드(20)는 일대일로 연결되어, 이후, 칩 실장용 패드부에 접속된 드라이브 IC 및 검사장치와 함께 폐회로를 구성할 수 있다. 이러한 폐회로를 이용하여, 패드(PAD)의 임계전류를 측정한다.
도 5는 본원의 일 실시예에 따른 액정표시장치의 검사방법을 나타낸 순서도이고, 도 6a 및 도 6b는 도 5의 각 단계를 나타낸 공정도이다.
도 5에 도시한 바와 같이, 본원의 일 실시예에 따른 액정표시장치의 검사방법은 칩 실장용 패드부에 드라이버 IC를 접속하여 두 개의 더미패드를 상호 연결시키고, 두 개의 검사용 패드 사이에 검사장치를 연결하여 폐회로를 형성하는 단계(S110), 검사장치를 이용하여 폐회로의 전류를 점진적으로 상승시키는 단계(S120), 폐회로가 파괴되어 전류가 0이 되는지 여부를 확인하는 단계(S130), 측정된 전류가 0이 아니면 다시 폐회로의 전류를 점진적으로 상승시키는 단계(S120), 측정된 전류가 0이면, 설정한 전류를 임계전류로 선택하여, 임계전류를 검출하는 단계(S140)를 포함한다.
도 6a에 도시한 바와 같이, 박막트랜지스터 어레이 기판(SUB)에서, 제 1 검사용 패드(21)와 제 1 더미패드(13a)는 상호 연결되도록 형성되고, 제 2 검사용 패드(22)와 제 2 더미패드(13b)는 상호 연결되도록 형성된다. 그리고, 칩 실장용 패드부(도 1의 IC)에 드라이브 IC(200)가 실장되면, 제 1 및 제 2 더미패드(13a, 12b)는 드라이브 IC(200)에 의해 상호 연결된다. 그리고, 제 1 및 제 2 검사용 패드(21, 22) 사이에 검사장치(300)를 연결하면, 제 1 검사용 패드(21), 제 1 및 제 2 더미패드(13a, 13b), IC(200), 검사장치(300) 및 제 2 검사용 패드(22)를 포함한 폐회로(CLOSED CIRCUIT)이 형성된다. (S110)
여기서 검사장치(300)는 전원공급장치(POWER SUPPLY) 및 전자부하장치(ELECTRONIC LOAD)를 포함할 수 있다.
그리고, 검사장치(300)를 이용하여, 폐회로(CLOSED CIRCUIT)의 전류를 점진적으로 상승시키면서, 폐회로(CLOSED CIRCUIT)의 전류를 측정한다. (S120)
이때, 폐회로(CLOSED CIRCUIT)의 전류가 0으로 측정되면 (S130), 이때 인가한 전류값을 임계전류로 검출한다. (S140)
즉, 도 6b에 도시한 바와 같이, 전류가 0으로 측정되면 (S130), 패드(PAD)의 제 2 층간절연막(도 4의 104')이 파손되어, 검사용 패드와 더미패드 사이를 단선시킨 것으로 간주한다. 즉, 임계전류는 검사용 패드와 더미패드 사이를 단선시키는 값으로서, 패드(PAD)의 제 2 층간절연막(104')이 버틸 수 있는 임계치이다.
이상과 같이, 본원의 일 실시예에 따른 액정표시장치는 폐회로를 형성하도록 일대일로 연결되는 두 개의 더미패드(13)와 두 개의 검사용 패드(20)를 포함함으로써, 패드(PAD)의 임계전류를 측정할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
AA: 표시영역 PA: 화소영역
GL: 게이트라인 DL: 데이터라인
TFT: 박막트랜지스터 PE: 화소전극
IC: 드라이브 IC PAD: 패드
10: 칩 실장용 패드부 11: 출력패드
12: 입력패드 13: 더미패드
20: 검사용 패드 Cut_L: 컷팅라인
200: 드라이브 IC 300: 검사장치

Claims (6)

  1. COG 방식의 액정표시장치에 있어서,
    표시영역에 대응하여 복수의 화소영역을 정의하도록 상호 교차하는 방향으로 형성되는 게이트라인과 데이터라인;
    상기 게이트라인과 데이터라인 중 어느 하나를 구동하는 드라이버 IC와 접속되는 칩 실장용 패드부; 및
    상기 게이트라인과 데이터라인 중 어느 하나의 불량을 검사하기 위한 적어도 두 개의 검사용 패드를 포함하고,
    상기 칩 실장용 패드부는
    상기 게이트라인과 데이터라인 중 어느 하나와 연결되어, 상기 드라이버 IC의 신호를 출력하는 출력패드;
    외부 회로와 연결되어, 상기 외부 회로의 신호를 입력 받는 입력패드; 및
    상기 드라이버 IC를 통해 상호 연결되는 적어도 두 개의 더미패드를 포함하며,
    상기 적어도 두 개의 검사용 패드는 상기 적어도 두 개의 더미패드와 일대일로 연결되는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 적어도 두 개의 검사용 패드 및 상기 적어도 두 개의 더미패드 각각은,
    제 1 도전층;
    상기 제 1 도전성 패턴을 덮도록 형성되는 적어도 하나의 절연층; 및
    상기 절연층 상에 형성되고, 상기 절연층을 관통하는 콘택홀을 통해 상기 제 1 도전층과 접하는 제 2 도전층을 포함하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 적어도 하나의 절연층 중 어느 하나는 포토아크릴(Photo acryl)로 형성되는 액정표시장치.
  4. 제 2 항에 있어서,
    상기 제 1 도전층은 상기 게이트라인과 데이터라인 중 어느 하나와 동일하게 형성되고,
    상기 제 2 도전층은 화소전극과 동일하게 형성되는 액정표시장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 따른 액정표시장치를 검사하는 방법에 있어서,
    상기 칩 실장용 패드부에 드라이버 IC를 접속하여, 상기 두 개의 더미패드를 상호 연결시키고, 상기 두 개의 검사용 패드 사이에 검사장치를 연결하여, 폐회로를 형성하는 단계;
    상기 검사장치를 이용하여, 상기 폐회로의 전류를 점진적으로 상승시키는 단계; 및
    상기 폐회로를 파괴시키는 임계전류를 검출하는 단계를 포함하는 액정표시장치의 검사방법.
  6. 제 5 항에 있어서,
    상기 임계전류는 상기 검사용 패드와 상기 더미패드 사이를 단선시키는 것인 액정표시장치의 검사방법.
KR1020130011193A 2013-01-31 2013-01-31 액정표시장치의 검사장치 및 그의 검사방법 KR102028978B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130011193A KR102028978B1 (ko) 2013-01-31 2013-01-31 액정표시장치의 검사장치 및 그의 검사방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130011193A KR102028978B1 (ko) 2013-01-31 2013-01-31 액정표시장치의 검사장치 및 그의 검사방법

Publications (2)

Publication Number Publication Date
KR20140098935A true KR20140098935A (ko) 2014-08-11
KR102028978B1 KR102028978B1 (ko) 2019-10-07

Family

ID=51745488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130011193A KR102028978B1 (ko) 2013-01-31 2013-01-31 액정표시장치의 검사장치 및 그의 검사방법

Country Status (1)

Country Link
KR (1) KR102028978B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935166A (zh) * 2015-12-31 2017-07-07 乐金显示有限公司 显示面板及其检查方法
CN115033446A (zh) * 2022-04-20 2022-09-09 江苏汤谷智能科技有限公司 一种数字芯片结构的智能化质量检测系统及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080099411A (ko) * 2007-05-09 2008-11-13 엘지디스플레이 주식회사 테스트 패드, 그 제조 방법, 이를 갖는 액정 표시 장치 및그 제조 방법
KR20120071971A (ko) * 2010-12-23 2012-07-03 삼성모바일디스플레이주식회사 구동 집적회로 및 이를 포함하는 표시장치
KR20120073765A (ko) * 2010-12-27 2012-07-05 삼성모바일디스플레이주식회사 표시 장치 및 그 검사 방법
KR20120075095A (ko) * 2010-12-28 2012-07-06 엘지디스플레이 주식회사 액정표시장치 및 그의 검사방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080099411A (ko) * 2007-05-09 2008-11-13 엘지디스플레이 주식회사 테스트 패드, 그 제조 방법, 이를 갖는 액정 표시 장치 및그 제조 방법
KR20120071971A (ko) * 2010-12-23 2012-07-03 삼성모바일디스플레이주식회사 구동 집적회로 및 이를 포함하는 표시장치
KR20120073765A (ko) * 2010-12-27 2012-07-05 삼성모바일디스플레이주식회사 표시 장치 및 그 검사 방법
KR20120075095A (ko) * 2010-12-28 2012-07-06 엘지디스플레이 주식회사 액정표시장치 및 그의 검사방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935166A (zh) * 2015-12-31 2017-07-07 乐金显示有限公司 显示面板及其检查方法
CN115033446A (zh) * 2022-04-20 2022-09-09 江苏汤谷智能科技有限公司 一种数字芯片结构的智能化质量检测系统及方法
CN115033446B (zh) * 2022-04-20 2023-10-31 江苏汤谷智能科技有限公司 一种数字芯片结构的智能化质量检测系统及方法

Also Published As

Publication number Publication date
KR102028978B1 (ko) 2019-10-07

Similar Documents

Publication Publication Date Title
US9214105B2 (en) Display panel and testing method thereof
JP4982609B2 (ja) アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法
US9112176B2 (en) Organic light emitting display device and reworking method thereof
KR101871773B1 (ko) 플라스틱패널 및 이를 이용한 평판표시장치
US10455693B2 (en) Display device comprising remaining portion of inspection line with cut edge
US9097921B2 (en) Active matrix display device
WO2014176905A1 (zh) 阵列基板及显示装置
US20160103378A1 (en) Array substrate and liquid crystal display panel including the same
US8502766B2 (en) Flat display panel and active device array substrate and light-on testing method thereof
TW200515070A (en) Thin film transistor substrate, flat panel display including the same, and manufacturing method thereof
KR20090123525A (ko) 액정표시장치의 리페어 방법
KR102241720B1 (ko) 표시패널 및 이를 포함하는 표시장치
US11930672B2 (en) Display device
KR102028978B1 (ko) 액정표시장치의 검사장치 및 그의 검사방법
KR101174156B1 (ko) 평판 표시장치
KR20070099986A (ko) 필름형 패키지 및 이를 포함하는 표시 장치
US10126343B2 (en) ESD detection method for array substrate
KR20070120385A (ko) 어레이 기판, 이를 이용한 액정표시장치 및 어레이 기판의제조방법
KR102166953B1 (ko) 어레이 기판과 이를 포함한 액정표시장치
JP2011013626A (ja) 表示装置の製造方法
KR20120013684A (ko) 평판 표시장치 및 그의 제조 방법
KR20110109027A (ko) 평판 표시 장치 및 그의 제조 방법
KR20150078983A (ko) 칩 온 필름 패키지
KR20060012164A (ko) 표시장치 및 이의 검사 방법
KR101927192B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant