CN105070687A - 薄膜晶体管、阵列基板及其制作方法、显示装置 - Google Patents
薄膜晶体管、阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN105070687A CN105070687A CN201510600417.6A CN201510600417A CN105070687A CN 105070687 A CN105070687 A CN 105070687A CN 201510600417 A CN201510600417 A CN 201510600417A CN 105070687 A CN105070687 A CN 105070687A
- Authority
- CN
- China
- Prior art keywords
- layer
- via hole
- electrode
- photoresist
- transparency electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000010409 thin film Substances 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 title abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 52
- 239000000463 material Substances 0.000 claims abstract description 47
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000004380 ashing Methods 0.000 claims abstract description 5
- 238000002161 passivation Methods 0.000 claims description 61
- 239000010408 film Substances 0.000 claims description 43
- 238000004519 manufacturing process Methods 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 13
- 229910052733 gallium Inorganic materials 0.000 claims description 12
- 229910003437 indium oxide Inorganic materials 0.000 claims description 12
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000012212 insulator Substances 0.000 claims description 9
- 239000007769 metal material Substances 0.000 claims description 7
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 6
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 6
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 claims description 6
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052725 zinc Inorganic materials 0.000 claims description 6
- 239000011701 zinc Substances 0.000 claims description 6
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 6
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 claims description 6
- 230000008569 process Effects 0.000 abstract description 24
- 238000000059 patterning Methods 0.000 abstract description 23
- 239000010949 copper Substances 0.000 description 12
- 238000005530 etching Methods 0.000 description 10
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- 239000011733 molybdenum Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 4
- 229910001182 Mo alloy Inorganic materials 0.000 description 4
- 229910001257 Nb alloy Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- PEQFPKIXNHTCSJ-UHFFFAOYSA-N alumane;niobium Chemical compound [AlH3].[Nb] PEQFPKIXNHTCSJ-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000004925 denaturation Methods 0.000 description 1
- 230000036425 denaturation Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管、阵列基板及其制作方法、显示装置。所述阵列基板的制作方法，包括：依次形成半导体材料层、源漏材料层和光刻胶层；对光刻胶层进行曝光并显影，以去除第一区域的光刻胶，保留第二区域和第三区域的光刻胶，且第二区域的光刻胶的厚度小于第三区域的光刻胶的厚度；将半导体材料层和源漏材料层位于第一区域的部分去除，半导体材料层的剩余部分形成为有源层，源漏材料层的剩余部分形成为中间电极；对第二区域和第三区域的光刻胶层进行灰化，以去除第二区域的光刻胶；将中间电极位于第二区域的部分去除，以形成源极和漏极。本发明的制作方法可以减少构图工艺的次数。
Description
技术领域
本发明涉及显示技术领域，具体涉及一种薄膜晶体管、一种包括该薄膜晶体管的阵列基板及其制作方法、一种包括该阵列基板的显示装置。
背景技术
薄膜晶体管液晶显示器具有体积小，功耗低，无辐射等优点，今年来得到快速发展。其中，高级超维场开关型(AdvancedSuperDimensionSwitch，ADS)显示装置可以提高产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率等优点，从而得到了广泛应用。
在制作阵列基板时，需要多次进行构图工艺，以高级超维场开关型阵列基板(如图1所示)为例，在制作阵列基板时，需要分别形成：包括栅极101的图形、有源层102、包括源极103和漏极104的图形、形成有过孔的第一钝化层105、形成过孔的平坦化层106、第一透明电极107、并联电极108(与第一透明电极107并联，以减小第一透明电极的电阻)、形成有过孔的第二钝化层109、第二透明电极110；每一步需要一次构图工艺，共需要9次构图工艺，从而使得工艺较复杂，使用的掩膜板数量较多。
发明内容
本发明的目的在于提供一种薄膜晶体管、一种包括该薄膜晶体管的阵列基板及其制作方法、一种包括该阵列基板的显示装置，以简化阵列基板的制作工艺。
为了实现上述目的，本发明提供一种阵列基板的制作方法，包括：
依次形成半导体材料层、源漏材料层和光刻胶层；
对光刻胶层进行曝光并显影，以去除第一区域的光刻胶，保留第二区域和第三区域的光刻胶，且第二区域的光刻胶的厚度小于第三区域的光刻胶的厚度；
将半导体材料层和源漏材料层位于第一区域的部分去除，半导体材料层的剩余部分形成为有源层，源漏材料层的剩余部分形成为中间电极；
对第二区域和第三区域的光刻胶层进行灰化，以去除第二区域的光刻胶；
将中间电极位于第二区域的部分去除，以形成源极和漏极。
优选地，所述制作方法还包括在将中间电极位于第二区域的部分去除的步骤之后进行的：
形成第一钝化层；
形成包括第一透明电极的图形；
形成第二钝化层；
形成第一过孔，所述第一过孔同时贯穿第一钝化层和第二钝化层，以将漏极的一部分露出；
形成包括第二透明电极的图形，所述第二透明电极通过第一过孔与所述漏极相连。
优选地，所述制作方法还包括在形成第一钝化层的步骤之前进行的：
形成包括栅极和并联电极的图形；
形成栅极绝缘层；
所述制作方法还包括和形成第一过孔的步骤同步进行的：
形成第二过孔和第三过孔，所述第二过孔贯穿第一钝化层，以将第一透明电极的一部分露出，所述第三过孔同时贯穿第一钝化层、第二钝化层和栅极绝缘层，以将所述并联电极的一部分露出；
形成包括第二透明电极的图形的步骤中形成的图形包括第二透明电极和与该第二透明电极间隔设置的第三透明电极，所述第三透明电极通过第二过孔与第一透明电极相连，并通过第三过孔与并联电极相连。
优选地，所述制作方法还包括在形成第一钝化层的步骤和形成包括第一透明电极的图形的步骤之间进行的：
形成平坦化层；
在所述平坦化层的对应于第二过孔的位置形成第四过孔、对应于第三过孔的位置形成第五过孔。
优选地，所述源漏材料层包括多层导电膜层，所述多层导电膜层包括至少一层透明导电氧化物膜层和至少一层金属材料膜层，位于最上方的一层导电膜层为透明导电氧化物膜层。
优选地，透明导电氧化物膜层的材料包括氧化铟锌、氧化铟锡、氧化铟镓锌、氧化铟锡锌、氧化锡锌、氧化锌镓、氧化铟镓中的任意一种。
相应地，本发明还提供一种薄膜晶体管，包括有源层和与该有源层电连接的源极、漏极，所述源极和漏极所在区域均不超出所述有源层所在区域。
优选地，所述源极和漏极均包括多层导电膜层，所述多层导电膜层包括至少一层透明导电氧化物膜层和至少一层金属材料膜层，位于最上方的一层导电膜层为透明导电氧化物膜层。
优选地，所述透明导电氧化物膜层的材料包括氧化铟锌、氧化铟锡、氧化铟镓锌、氧化铟锡锌、氧化锡锌、氧化锌镓、氧化铟镓中的任意一种。
相应地，本发明还提供一种阵列基板，包括本发明提供的上述薄膜晶体管，所述阵列基板还包括设置在薄膜晶体管上方的第一钝化层、位于该第一钝化层上的平坦化层、位于该平坦化层上的第一透明电极和位于该第一透明电极上的第二钝化层，所述阵列基板还包括与所述薄膜晶体管的栅极同层设置的并联电极和与第二透明电极同层设置的连接电极，所述连接电极通过过孔将所述第一透明电极和所述并联电极电连接。
相应地，本发明还提供一种显示装置，包括本发明提供的上述阵列基板。
在本发明中，制作有源层和源极、漏极时，只需要利用一个掩膜板进行一次构图工艺即可，简化了工艺步骤。并且，在形成第二钝化层之后再形成同时穿过第一钝化层和第二钝化层的过孔，和现有技术相比，又减小了一次构图工艺；另外，并联电极和栅极同步形成，用于连接第一透明电极和并联电极的第三透明电极是和第二透明电极同步形成的，从而再次减少了一次构图工艺，因此，和现有技术相比，本发明提供的阵列基板的制作方法可以使用较少的构图工艺。并且，源漏极的材料包括一层透明导电氧化物膜层，该透明导电氧化物膜层可以防止在对第一钝化层刻蚀发生对漏极过刻蚀现象，从而改善了阵列基板的质量。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是现有技术中阵列基板的结构示意图；
图2是本发明的实施例中形成栅极和并联电极的示意图；
图3至图7是本发明的实施例中形成有源层、源极和漏极的过程示意图；
图8是本发明的实施例中形成第一钝化层的示意图；
图9是本发明的实施例中形成有第四过孔和第五过孔的平坦化层的示意图；
图10是本发明的实施例中形成第一透明电极的示意图；
图11是本发明的实施例中形成第二钝化层的示意图；
图12是本发明的实施例中形成第二透明电极和第三透明电极的示意图；
图13是本发明的实施例中阵列基板的制作方法流程图。
其中，附图标记为：
101、201：栅极；108、202：并联电极；203：栅极绝缘层；204：半导体材料层；102、204a：有源层；205：源漏材料层；2051：中间电极；103、205a：源极；104、205b：漏极；206、光刻胶层；105、207：第一钝化层；106、208：平坦化层；208a、第四过孔；208b、第五过孔；107、209：第一透明电极；109、210：第二钝化层；210a：第一过孔；210b：第二过孔；210c：第三过孔；110、211：第二透明电极；212：第三透明电极。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
作为本发明的第一个方面，提供一种阵列基板的制作方法，包括：
依次形成半导体材料层204、源漏材料层205和光刻胶层206，如图3所示；
对光刻胶层206进行曝光并显影，以去除第一区域A1的光刻胶，保留第二区域A2和第三区域A3的光刻胶保留，且第二区域A2的光刻胶的厚度小于位于第三区域A3的光刻胶的厚度，如图4所示，第三区域A3即为待形成源极和漏极的区域，第二区域A2为待形成源极区域和待形成漏极区域之间的区域，第一区域A1为第二区域和第三区域以外的区域；
将半导体材料层和源漏材料层位于第一区域的部分去除，半导体材料层的剩余部分形成为有源层204a，源漏材料层的剩余部分形成为中间电极2051，如图5所示；
对第二区域和第三区域的光刻胶层206进行灰化，以去除第二区域A2的光刻胶，第三区域A3的光刻胶的厚度也会相应减薄，如图6所示；
将中间电极位于第二区域的部分去除，以形成源极205a和漏极205b，并将剩余的光刻胶剥离，如图7所示。
在对光刻胶层进行曝光时所用的掩膜板可以为半曝光掩膜板或灰色调掩膜板，以光刻胶为正性光刻胶为例，掩膜板的透光区对应于第一区域，掩膜板的半透光区对应于第二区域，掩膜板的不透光区对应于第三区域，以使得显影后第一区域的光刻胶完全溶于显影液，第二区域的光刻胶的一部分溶于显影液，第三区域的光刻胶不溶于显影液。因此，在本发明中形成有源层和源极、漏极时，只需要利用一个掩膜板进行一次构图工艺即可，简化了工艺步骤。
所述半导体材料层可以为非晶硅，这种情况下，将第一区域的源漏材料层和半导体材料层去除时，可以先利用湿法刻蚀去除第一区域源漏材料层，再利用干法刻蚀去除非晶硅层。
进一步地，所述制作方法还包括在进行第二次刻蚀的步骤之后进行的：
形成第一钝化层207，如图8所示；
形成包括第一透明电极209的图形，如图10所示；
形成第二钝化层210；
形成第一过孔210a，第一过孔210a同时贯穿第一钝化层207和第二钝化层210，以将漏极205b的一部分露出，如图11所示；
形成包括第二透明电极211的图形，第二透明电极211通过第一过孔与漏极205b相连，如图12所示。
第一过孔是在第二钝化层形成之后，对第一钝化层和第二钝化层同时刻蚀形成的，只需要进行一次构图工艺即可，不需要对第一钝化层和第二钝化层分别进行构图工艺，从而简化了工艺步骤。
进一步地，所述制作方法还包括在形成第一钝化层的步骤之前进行的：
形成包括栅极201和并联电极202的图形，如图2所示；
形成栅极绝缘层203，如图3所示；
所述制作方法还包括和形成第一过孔的步骤同步进行的：
形成第二过孔210b和第三过孔210c，第二过孔210b贯穿第一钝化层207，以将第一透明电极209的一部分露出，第三过孔210c同时贯穿第一钝化层207、第二钝化层210和栅极绝缘层203，以将并联电极202的一部分露出，如图11所示；
形成包括第二透明电极的图形的步骤中形成的图形包括第二透明电极211和与该第二透明电极211间隔设置的第三透明电极212，第三透明电极212通过第二过孔与第一透明电极209相连，并通过第三过孔与并联电极202相连，如图12所示。
本发明中，第一透明电极为公共电极，第二透明电极为像素电极，第三透明电极将第一透明电极和并联电极相连，可以减小第一透明电极的电阻，从而可以减小阵列基板的信号串扰，改善显示面板的显示效果。在现有技术的制作工艺中，并联电极通过单独的构图工艺形成，使得构图工艺的次数较多，而本发明中，并联电极和栅极同步形成，用于连接第二透明电极和并联电极的第三透明电极时和第二透明电极同步形成的，因此，不需要单独通过构图工艺形成并联电极，从而在减小第一透明电极的电阻的同时，减少了工艺步骤。
通常在形成栅极的同时还形成了栅线图形，阵列基板的显示区被划分为多个像素单元，每行像素单元内的薄膜晶体管的栅极均与同一条栅线相连。在本发明中，栅极、栅线和并联电极同步形成，每条栅线对应一个并联电极，并联电极与栅线间隔设置，且所述并联电极位于阵列基板显示区的外围，防止对显示画面产生影响。
进一步地，所述制作方法还包括在形成第一钝化层的步骤和形成包括第一透明电极的图形的步骤之间进行的：
形成平坦化层208；
在平坦化层208的对应于第二过孔的位置的形成第四过孔208a、对应于第三过孔的位置形成第五过孔208b，如图9所示。
所述平坦化层可以由有机材料聚甲基丙烯酸甲酯制成，在平坦化层上形成第四过孔和第五过孔时，可以直接利用掩膜板对平坦化层进行曝光，以使平坦化层对应于第二过孔和第三过孔的部分变性，然后利用显影将变性的部分溶解掉即可形成第四过孔和第五过孔。
在现有技术中，第一钝化层通常由氮化硅形成，源漏材料层通常为金属钼膜层或者为由钼膜层、铝膜层和钼膜层形成的复合膜层，由于这些金属材料与氮化硅的刻蚀选择比较小，因此，在对第一钝化层进行刻蚀形成第一过孔时，容易发生过刻蚀，导致漏极的一部分被刻蚀掉，增加了漏极电阻，从而降低了显示的品质。在本发明中，为了减小过刻蚀的发生，优选地，所述源漏材料层包括多个导电膜层，所述多个导电膜层包括至少一层透明导电氧化物膜层(TCO)和至少一层金属材料膜层，位于最上方的一层导电膜层为透明导电氧化物膜层。所述透明导电氧化物膜层与氮化硅的选择比较高，用于干法刻蚀的刻蚀气体很难刻蚀掉透明氧化物膜层，从而防止漏极被过刻蚀而增加漏极电阻，进而保证率显示的品质。
具体地，所述透明导电氧化物膜层的材料包括氧化铟锌(IZO)、氧化铟锡(ITO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化锡锌(TZO)、氧化锌镓(GZO)、氧化铟镓(IGO)中的任意一种。
具体地，金属导电膜层的材料包括钼(Mo)、钼合金、铝(Al)、铝合金、铜(Cu)、铜合金中的任意一种。
因此，形成源漏极的多层导电膜层可以为下述组合中的任意一种：Mo/TCO；Mo/Al/Mo/TCO；Mo/Al/TCO；Ti/Al/Mo/TCO；Ti/Al/Ti/TCO；Ti/Al/TCO；TCO/Al/TCO；Mo/Cu/TCO；TCO/Cu/TCO。在上述几种组合中，Mo可以为钼膜层或钼合金膜层，如钼铌合金(MoNb)膜层；Al可以为铝膜层或铝合金膜层，如铝铌合金(AlNb)膜层；Cu可以为铜膜层或铜合金膜层。并且上述几种组合中，多个导电膜层均是由靠近衬底的位置向远离衬底的位置依次设置的。
下面结合图2至图13对本发明的一种优选实施方式进行介绍。
S1、通过第一次构图工艺形成包括栅极201和并联电极202的图形，如图2所示；
S2、依次形成栅极绝缘层203、半导体材料层204、源漏材料层205和光刻胶层206，如图3所示；
S3、对光刻胶层206进行曝光并显影，以去除第一区域A1的光刻胶，保留第二区域A2和第三区域A3的光刻胶，且第二区域A2的光刻胶厚度小于第三区域的光刻胶厚度，如图4所示；
S4、将半导体材料层和源漏材料层位于第一区域的部分去除，形成有源层204a和中间电极2051，如图5所示；
S5、对第二区域和第三区域光刻胶层进行灰化，以去除第二区域的光刻胶，如图6所示；
S6、将中间电极41位于第二区域的部分去除，以形成源极205a和漏极205b，并去除剩余的光刻胶，如图7所示；其中，步骤S3至S6为第二次构图工艺；
S7、形成第一钝化层207，如图8所示；
S8、通过第三次构图工艺形成平坦化层208，并在对应于漏极205b的位置形成贯穿平坦化层208的第四过孔208a，在对应于并联电极202的位置形成贯穿平坦化层208的第五过孔208b，如图9所示；
S9、通过第四次构图工艺形成包括第一透明电极209的图形，如图10所示；
S10、形成第二钝化层210，并通过第五次构图工艺在对应于漏极的位置形成贯穿第一钝化层207和第二钝化层210的第一过孔210a，在对应于第一透明电极的位置形成贯穿第二钝化层210的第二过孔210b，在对应于并联电极202的位置形成贯穿第二钝化层210、第一钝化层207和栅极绝缘层203的第三过孔210c，第二过孔与第四过孔连通，第三过孔与第五过孔连通，以将漏极205b和并联电极202露出，如图11所示；
S11、通过第六次构图工艺形成包括第二透明电极210b和第三透明电极212的图形，第二透明电极210b与漏极相连，第三透明电极212分别与第一透明电极210b和并联电极202相连，如图12所示。
可以看出，在本发明中制作阵列基板时，共经过六次构图工艺，和现有技术中的九次构图工艺相比，减少了工艺步骤，提高了生产效率，降低了生产成本。
作为本发明的第二个方面，提供一种薄膜晶体管，包括有源层和与该有源层电连接的源极和漏极，参见图12，所述源极和漏极所在区域均不超出所述薄膜晶体管的有源层204所在区域，即，薄膜晶体管的源极205a和漏极205b在衬底上的正投影均位于有源层在衬底上的正投影范围内，因此，在制作包括该薄膜晶体管的阵列基板时，源极205a和漏极205b可以与有源层204通过同一次构图工艺形成。
进一步地，所述薄膜晶体管的源极和漏极均包括多个导电膜层，所述多个导电膜层包括至少一层透明导电氧化物膜层和至少一层金属材料膜层，位于最上方的一层导电膜层为透明导电氧化物膜层。和现有技术中的金属导电膜层相比，透明导电氧化物膜层不容易被刻蚀，因此在制作包括该薄膜晶体管的阵列基板时，在第一钝化层上刻蚀过孔时，不容易将漏极刻蚀掉，从而提高了薄膜晶体管的导电性能。
具体地，所述透明导电氧化物膜层的材料包括氧化铟锌(IZO)、氧化铟锡(ITO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化锡锌(TZO)、氧化锌镓(GZO)、氧化铟镓(IGO)中的任意一种。金属导电膜层的材料包括钼(Mo)、钼合金、铝(Al)、铝合金、铜(Cu)、铜合金中的任意一种。
因此，形成源漏极的多层导电膜层可以为下述组合中的任意一种：Mo/TCO；Mo/Al/Mo/TCO；Mo/Al/TCO；Ti/Al/Mo/TCO；Ti/Al/Ti/TCO；Ti/Al/TCO；TCO/Al/TCO；Mo/Cu/TCO；TCO/Cu/TCO。在上述几种组合中，Mo可以为钼膜层或钼合金膜层，如钼铌合金(MoNb)膜层；Al可以为铝膜层或铝合金膜层，如铝铌合金(AlNb)膜层；Cu可以为铜膜层或铜合金膜层。并且上述几种组合中，多个导电膜层均是由靠近衬底的位置向远离衬底的位置依次设置的。
作为本发明的第三个方面，提供一种阵列基板，包括上述薄膜晶体管，如图12所示，所述阵列基板还包括设置在薄膜晶体管上方的第一钝化层207、位于第一钝化层207上的平坦化层208、位于平坦化层上的第一透明电极209和位于该第一透明电极上的第二钝化层210，所述阵列基板还包括与所述薄膜晶体管的栅极201同层设置的并联电极202和与第二透明电极211同层设置的连接电极212，连接电极212通过过孔将第一透明电极209和并联电极202电连接。由于所述薄膜晶体管的源极和漏极包括透明导电氧化物膜层，不容易被刻蚀，从而可以提高阵列基板的质量，并且，由于并联电极和薄膜晶体管的栅极同层制作，从而可以以简单的制作工艺减小第一透明电极的电阻，防止出现信号干扰的现象。
作为本发明的第四个方面，提供一种显示装置，包括上述阵列基板。由于阵列基板的制作方法步骤较简单，质量较好，从而使得所述显示装置的制作方法步骤简单，且显示效果得到改善。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (11)
1.一种阵列基板的制作方法，其特征在于，包括：
依次形成半导体材料层、源漏材料层和光刻胶层；
对光刻胶层进行曝光并显影，以去除第一区域的光刻胶，保留第二区域和第三区域的光刻胶，且第二区域的光刻胶的厚度小于第三区域的光刻胶的厚度；
将半导体材料层和源漏材料层位于第一区域的部分去除，半导体材料层的剩余部分形成为有源层，源漏材料层的剩余部分形成为中间电极；
对第二区域和第三区域的光刻胶层进行灰化，以去除第二区域的光刻胶；
将中间电极位于第二区域的部分去除，以形成源极和漏极。
2.根据权利要求1所述的制作方法，其特征在于，所述制作方法还包括在将中间电极位于第二区域的部分去除的步骤之后进行的：
形成第一钝化层；
形成包括第一透明电极的图形；
形成第二钝化层；
形成第一过孔，所述第一过孔同时贯穿第一钝化层和第二钝化层，以将漏极的一部分露出；
形成包括第二透明电极的图形，所述第二透明电极通过第一过孔与所述漏极相连。
3.根据权利要求2所述的制作方法，其特征在于，所述制作方法还包括在形成第一钝化层的步骤之前进行的：
形成包括栅极和并联电极的图形；
形成栅极绝缘层；
所述制作方法还包括和形成第一过孔的步骤同步进行的：
形成第二过孔和第三过孔，所述第二过孔贯穿第一钝化层，以将第一透明电极的一部分露出，所述第三过孔同时贯穿第一钝化层、第二钝化层和栅极绝缘层，以将所述并联电极的一部分露出；
形成包括第二透明电极的图形的步骤中形成的图形包括第二透明电极和与该第二透明电极间隔设置的第三透明电极，所述第三透明电极通过第二过孔与第一透明电极相连，并通过第三过孔与并联电极相连。
4.根据权利要求3所述的制作方法，其特征在于，所述制作方法还包括在形成第一钝化层的步骤和形成包括第一透明电极的图形的步骤之间进行的：
形成平坦化层；
在所述平坦化层的对应于第二过孔的位置形成第四过孔、对应于第三过孔的位置形成第五过孔。
5.根据权利要求1至4中任意一项所述的制作方法，其特征在于，所述源漏材料层包括多层导电膜层，所述多层导电膜层包括至少一层透明导电氧化物膜层和至少一层金属材料膜层，位于最上方的一层导电膜层为透明导电氧化物膜层。
6.根据权利要求5所述的制作方法，其特征在于，透明导电氧化物膜层的材料包括氧化铟锌、氧化铟锡、氧化铟镓锌、氧化铟锡锌、氧化锡锌、氧化锌镓、氧化铟镓中的任意一种。
7.一种薄膜晶体管，包括有源层和与该有源层电连接的源极、漏极，其特征在于，所述源极和漏极所在区域均不超出所述有源层所在区域。
8.根据权利要求7所述的薄膜晶体管，其特征在于，所述源极和漏极均包括多层导电膜层，所述多层导电膜层包括至少一层透明导电氧化物膜层和至少一层金属材料膜层，位于最上方的一层导电膜层为透明导电氧化物膜层。
9.根据权利要求8所述的薄膜晶体管，其特征在于，所述透明导电氧化物膜层的材料包括氧化铟锌、氧化铟锡、氧化铟镓锌、氧化铟锡锌、氧化锡锌、氧化锌镓、氧化铟镓中的任意一种。
10.一种阵列基板，其特征在于，包括权利要求7至9中任意一项所述的薄膜晶体管，所述阵列基板还包括设置在薄膜晶体管上方的第一钝化层、位于该第一钝化层上的平坦化层、位于该平坦化层上的第一透明电极和位于该第一透明电极上的第二钝化层，所述阵列基板还包括与所述薄膜晶体管的栅极同层设置的并联电极和与第二透明电极同层设置的连接电极，所述连接电极通过过孔将所述第一透明电极和所述并联电极电连接。
11.一种显示装置，其特征在于，包括权利要求10所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510600417.6A CN105070687A (zh) | 2015-09-18 | 2015-09-18 | 薄膜晶体管、阵列基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510600417.6A CN105070687A (zh) | 2015-09-18 | 2015-09-18 | 薄膜晶体管、阵列基板及其制作方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105070687A true CN105070687A (zh) | 2015-11-18 |
Family
ID=54500023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510600417.6A Pending CN105070687A (zh) | 2015-09-18 | 2015-09-18 | 薄膜晶体管、阵列基板及其制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105070687A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10644037B2 (en) * | 2017-11-01 | 2020-05-05 | Boe Technology Group Co., Ltd. | Via-hole connection structure and method of manufacturing the same, and array substrate and method of manufacturing the same |
| CN111176011A (zh) * | 2020-02-19 | 2020-05-19 | 合肥鑫晟光电科技有限公司 | 阵列基板制作方法、阵列基板及液晶显示装置 |
| WO2022089066A1 (zh) * | 2020-10-26 | 2022-05-05 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法和显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050253171A1 (en) * | 2004-05-17 | 2005-11-17 | Tae-Wook Kang | Organic light emitting display and method of fabricating the same |
| CN1794077A (zh) * | 2004-12-24 | 2006-06-28 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
| CN101097381A (zh) * | 2006-06-30 | 2008-01-02 | Lg.菲利浦Lcd株式会社 | 液晶显示器件的制造方法 |
| CN101330131A (zh) * | 2007-06-20 | 2008-12-24 | 中国南玻集团股份有限公司 | 有机电致发光显示器件、透明导电膜基板及制作方法 |
| CN102033376A (zh) * | 2009-10-06 | 2011-04-27 | 乐金显示有限公司 | 用于边缘场开关模式液晶显示器件的阵列基板及其制造方法 |
-
2015
- 2015-09-18 CN CN201510600417.6A patent/CN105070687A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050253171A1 (en) * | 2004-05-17 | 2005-11-17 | Tae-Wook Kang | Organic light emitting display and method of fabricating the same |
| CN1794077A (zh) * | 2004-12-24 | 2006-06-28 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
| CN101097381A (zh) * | 2006-06-30 | 2008-01-02 | Lg.菲利浦Lcd株式会社 | 液晶显示器件的制造方法 |
| CN101330131A (zh) * | 2007-06-20 | 2008-12-24 | 中国南玻集团股份有限公司 | 有机电致发光显示器件、透明导电膜基板及制作方法 |
| CN102033376A (zh) * | 2009-10-06 | 2011-04-27 | 乐金显示有限公司 | 用于边缘场开关模式液晶显示器件的阵列基板及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10644037B2 (en) * | 2017-11-01 | 2020-05-05 | Boe Technology Group Co., Ltd. | Via-hole connection structure and method of manufacturing the same, and array substrate and method of manufacturing the same |
| CN111176011A (zh) * | 2020-02-19 | 2020-05-19 | 合肥鑫晟光电科技有限公司 | 阵列基板制作方法、阵列基板及液晶显示装置 |
| WO2022089066A1 (zh) * | 2020-10-26 | 2022-05-05 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105161505B (zh) | 一种阵列基板及其制作方法、显示面板 | |
| US11257810B2 (en) | Electrostatic discharge unit, array substrate and display panel | |
| US9412760B1 (en) | Array substrate and manufacturing method thereof, and display device | |
| US9859304B2 (en) | Manufacturing method of array substrate, array substrate and display device | |
| CN106783737B (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| CN103383945B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| KR101900170B1 (ko) | 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스 | |
| CN104037126A (zh) | 一种阵列基板的制备方法、阵列基板和显示装置 | |
| WO2015100898A1 (zh) | 薄膜晶体管、tft阵列基板及其制造方法和显示装置 | |
| US10566458B2 (en) | Array substrate and method for manufacturing the same | |
| CN101685229A (zh) | 液晶显示器阵列基板的制造方法 | |
| US9276014B2 (en) | Array substrate and method of fabricating the same, and liquid crystal display device | |
| EP2953165A1 (en) | Oxide film transistor array substrate and manufacturing method therefor, and display panel | |
| CN103018977B (zh) | 一种阵列基板及其制造方法 | |
| US9793366B2 (en) | Array substrate, method of fabricating the same, display panel and display device | |
| US10833107B2 (en) | Thin film transistor, manufacturing method therefor, array substrate and display device | |
| CN102931138B (zh) | 阵列基板及其制造方法、显示装置 | |
| KR20140003401A (ko) | Ｔｆｔ 어레이 기판, 그 제조방법 및 디스플레이 장치 | |
| CN102646630B (zh) | 一种制造tft-lcd阵列基板的方法及其产品 | |
| CN105070687A (zh) | 薄膜晶体管、阵列基板及其制作方法、显示装置 | |
| CN104392991A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| US8537327B2 (en) | Array substrate and manufacturing method thereof, liquid crystal display | |
| WO2013185454A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| US10134765B2 (en) | Oxide semiconductor TFT array substrate and method for manufacturing the same | |
| US11114476B2 (en) | Manufacturing method of TFT array substrate, TFT array substrate and display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151118 |