KR101396699B1 - Display device and method of fabricating the same - Google Patents

Display device and method of fabricating the same Download PDF

Info

Publication number
KR101396699B1
KR101396699B1 KR1020070048451A KR20070048451A KR101396699B1 KR 101396699 B1 KR101396699 B1 KR 101396699B1 KR 1020070048451 A KR1020070048451 A KR 1020070048451A KR 20070048451 A KR20070048451 A KR 20070048451A KR 101396699 B1 KR101396699 B1 KR 101396699B1
Authority
KR
South Korea
Prior art keywords
wiring
test terminal
film
display device
contact hole
Prior art date
Application number
KR1020070048451A
Other languages
Korean (ko)
Other versions
KR20080102091A (en
Inventor
김태균
김병훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070048451A priority Critical patent/KR101396699B1/en
Publication of KR20080102091A publication Critical patent/KR20080102091A/en
Application granted granted Critical
Publication of KR101396699B1 publication Critical patent/KR101396699B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

표시장치 및 이의 제조 방법이 개시되어 있다. 표시장치는 기판 상에 형성된 배선, 배선과 일체로 형성되며, 배선으로부터 분기되는 테스트 단자 및 테스트 단자의 일부를 노출하는 콘택홀을 포함하는 막을 포함한다. 표시장치의 제조 방법은 기판 상에 배선 및 배선으로부터 분기된 테스트 단자를 형성하는 단계 및 테스트 단자의 일부를 노출하는 콘택홀을 포함하는 막을 형성하는 단계를 포함한다. 테스트 단자에 측정기기를 접속시켜 배선의 전기적 특성을 측정할 수 있고, 테스트 단자를 배선으로부터 분기하여 형성하였기 때문에, 배선의 성능을 저하시키지 않는다.A display device and a manufacturing method thereof are disclosed. The display device includes a film formed integrally with a wiring and a wiring formed on the substrate, and a film including a test terminal branching from the wiring and a contact hole exposing a part of the test terminal. The manufacturing method of the display device includes forming a test terminal on the substrate, the test terminal being branched from the wiring and the wiring, and forming the film including the contact hole exposing a part of the test terminal. The electrical characteristics of the wiring can be measured by connecting the measuring device to the test terminal, and the test terminal is formed by branching from the wiring, so that the performance of the wiring is not deteriorated.

테스트 단자, 저항 측정, 데이터 배선, 전기 저항, 커패시턴스(capacitance) Test terminals, resistance measurement, data wiring, electrical resistance, capacitance,

Description

표시장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a display device and a method of manufacturing the same,

도 1 은 본 발명의 제 1 실시예에 따른 표시장치의 평면도이다.1 is a plan view of a display device according to a first embodiment of the present invention.

도 2 는 도 1 에서 Ⅰ-Ⅰ`선을 따라 절단한 단면도이다.Fig. 2 is a cross-sectional view taken along the line I-I 'in Fig. 1. Fig.

도 3a 내지 도 3c 는 본 발명의 제 2 실시예에 의한 표시장치의 제조 방법에 따른 공정을 도시한 단면도들이다.3A to 3C are cross-sectional views illustrating a process according to a method of manufacturing a display device according to a second embodiment of the present invention.

도 4 는 본 발명의 제 3 실시예에 따른 표시장치의 평면도이다.4 is a plan view of a display device according to a third embodiment of the present invention.

도 5 는 도 4 에서 Ⅱ-Ⅱ`선을 따라 절단한 단면도이다.5 is a cross-sectional view taken along line II-II 'in FIG.

도 6a 내지 도 6c 는 본 발명의 제 4 실시예에 의한 표시장치의 제조 방법에 따른 공정을 도시한 단면도들이다.6A to 6C are cross-sectional views illustrating steps of a method of manufacturing a display device according to a fourth embodiment of the present invention.

도 7 은 본 발명의 제 5 실시예에 따른 표시장치의 평면도이다.7 is a plan view of a display device according to a fifth embodiment of the present invention.

도 8 은 도 7 에서 Ⅲ-Ⅲ`선을 따라 절단한 단면도이다.8 is a cross-sectional view taken along line III-III 'in FIG.

도 9a 내지 도 9c 는 본 발명의 제 6 실시예에 의한 표시장치의 제조 방법에 따른 공정을 도시한 단면도들이다.9A to 9C are cross-sectional views illustrating a process according to a sixth embodiment of the method of manufacturing a display device according to the present invention.

<도면의 주요 부분의 부호에 대한 설명>DESCRIPTION OF THE RELATED ART [0002]

110 : 기판 120 : 게이트 배선110: substrate 120: gate wiring

130 : 공통 배선 160 : 데이터 배선130: common wiring 160: data wiring

180 : 화소 전극 190 : 테스트 단자180: pixel electrode 190: test terminal

본 발명은 표시장치에 관한 것이다.The present invention relates to a display device.

정보화 사회가 발전함에 따라 표시장치에 대한 요구는 다양한 형태로 증가하고 있다. 이에 대하여 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display) 등 여러 가지의 평판표시 장치가 활용되고 있다.As the information society develops, the demand for display devices is increasing in various forms. Meanwhile, various flat panel display devices such as a liquid crystal display (LCD), a plasma display panel (PDP), and an electro luminescent display (ELD) have been used.

표시장치는 일 방향으로 배치된 게이트 배선, 게이트 배선에 교차하여 배치된 데이터 배선, 게이트 배선과 데이터 배선이 교차하는 영역에 배치되는 박막트랜지스터 및 박막트랜지스터에 전기적으로 접속되는 화소전극을 포함한다. 데이터 배선을 통해서 화소 전극에 데이터 신호가 인가된다.The display device includes a gate wiring arranged in one direction, a data wiring arranged to cross the gate wiring, a thin film transistor arranged in a region where the gate wiring and the data wiring cross each other, and a pixel electrode electrically connected to the thin film transistor. A data signal is applied to the pixel electrode through the data line.

이때, 데이터 배선을 통해 인가되는 신호에 따라서, 표시장치에 영상이 표시되고, 데이터 배선의 전기적 특성이 표시장치의 화질에 영향을 미친다.At this time, an image is displayed on the display device in accordance with a signal applied through the data line, and the electrical characteristics of the data line affect the image quality of the display device.

따라서, 표시장치의 배선의 단선 여부 및 전기 저항 등의 전기적인 특성을 측정해야 한다. 배선의 전기적인 특성을 측정하기 위해서, 배선 상에 측정기기의 단자와 연결되는 단자를 형성한다. 하지만, 배선 상에 단자를 형성할 때, 배선 상에 홈이 형성된다. 배선은 홈에 의해서 저항이 증가되고, 표시장치의 성능이 저하되는 문제점이 있다.Therefore, it is necessary to measure whether or not the wiring of the display device is disconnected and electrical characteristics such as electrical resistance. In order to measure the electrical characteristics of the wiring, a terminal connected to the terminal of the measuring instrument is formed on the wiring. However, when a terminal is formed on the wiring, a groove is formed on the wiring. The resistance of the wiring increases due to the groove, and the performance of the display device deteriorates.

본 발명은 기판 상에 형성된 배선으로부터 분기된 테스트 단자를 형성하여, 배선의 전기적인 특성을 측정할 수 있고, 테스트 단자는 배선으로부터 분기되기 때문에, 표시장치의 성능의 저하를 방지할 수 있다. The present invention can form a test terminal that is branched from a wiring formed on a substrate and can measure the electrical characteristics of the wiring and the test terminal is branched from the wiring so that deterioration of the performance of the display can be prevented.

본 발명에 따른 표시장치는 기판 상에 형성된 배선, 상기 배선에서 분기되고, 상기 배선과 일체로 형성되며, 상기 배선의 전기적 특성을 측정하는 외부 기기와 전기적으로 연결하기 위한 테스트 단자 및 상기 배선 및 상기 테스트 단자를 덮으며, 상기 테스트 단자의 일부를 노출하는 콘택홀을 포함하는 막을 포함한다.A display device according to the present invention includes a wiring formed on a substrate, a test terminal branched from the wiring, formed integrally with the wiring, for electrically connecting to an external device for measuring electrical characteristics of the wiring, And a film covering the test terminal and including a contact hole exposing a part of the test terminal.

본 발명에 따른 표시장치의 제조 방법은 기판 상에 배선 및 배선에서 분기된 테스트 단자를 형성하는 단계 및 상기 테스트 단자의 일부를 노출하는 콘택홀을 포함하며, 상기 배선 및 상기 테스트 단자를 덮는 막을 형성하는 단계를 포함한다.A method of manufacturing a display device according to the present invention includes forming a test terminal that is branched from a wiring and a wiring on a substrate and a contact hole exposing a part of the test terminal and forming a film covering the wiring and the test terminal .

본 발명에 따른 표시장치의 전기적 특성을 조사하는 방법은 기판 상에 형성된 배선, 상기 배선에서 분기되는 테스트 단자 및 상기 배선 및 상기 테스트 단자를 덮으며, 상기 테스트 단자의 일부를 노출하는 콘택홀을 포함하는 막을 포함하는 표시장치에서 상기 테스트 단자에 측정 기기의 단자를 접촉시키는 단계, 상기 테스트 단자를 통해서 상기 배선에 전기적 신호를 인가하는 단계 및 상기 배선을 통과한 전기적 신호를 상기 측정 기기에 의해서 측정하는 단계를 포함한다.A method of irradiating an electrical characteristic of a display device according to the present invention includes a wiring formed on a substrate, a test terminal branched from the wiring, and a contact hole covering the wiring and the test terminal and exposing a part of the test terminal A step of applying an electrical signal to the wiring through the test terminal, and a step of measuring an electrical signal passing through the wiring by the measuring instrument .

이하, 첨부된 도면들을 참조하여 본 발명의 실시예에 따른 표시장치 및 표시장치의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예에 제한 되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.Hereinafter, a method of manufacturing a display device and a display device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the following embodiments, The present invention may be embodied in various other forms without departing from the spirit of the invention.

실시예 1Example 1

도 1 은 본 발명의 제 1 실시예에 따른 표시장치의 평면도이다. 도 2 는 도 1 에서 Ⅰ-Ⅰ`선을 따라 절단한 단면도이다.1 is a plan view of a display device according to a first embodiment of the present invention. Fig. 2 is a cross-sectional view taken along the line I-I 'in Fig. 1. Fig.

도 1 및 도 2 를 참조하면, 표시장치는 기판(110), 게이트 배선(120), 게이트 전극(121), 공통 배선(130), 공통전극(131), 절연막(140), 채널 패턴(150), 데이터 배선(160), 소오스 전극(161), 드레인 전극(162), 보호막(170), 화소 전극(180), 테스트 단자(190) 및 부식방지 도전막(181)을 포함한다.1 and 2, a display device includes a substrate 110, a gate wiring 120, a gate electrode 121, a common wiring 130, a common electrode 131, an insulating film 140, a channel pattern 150 A data line 160, a source electrode 161, a drain electrode 162, a protective layer 170, a pixel electrode 180, a test terminal 190 and a corrosion-preventing conductive layer 181.

기판(110)은 투명한 절연 기판이다. 기판(110)은 예를 들어, 유리 기판(glass substrate) 또는 석영 기판(quarts substrate)일 수 있다.The substrate 110 is a transparent insulating substrate. The substrate 110 may be, for example, a glass substrate or a quarts substrate.

게이트 배선(120)은 기판(110) 상에 제 1 방향으로 배치된다. 도 1 에서는 한 개의 게이트 배선(120)이 표시되어 있지만, 제 1 실시예에 따른 표시장치에서는 복수 개의 게이트 배선(120)들이 기판 상에 배치된다.The gate wiring 120 is disposed on the substrate 110 in the first direction. Although one gate wiring 120 is shown in Fig. 1, in the display device according to the first embodiment, a plurality of gate wirings 120 are disposed on the substrate.

게이트 전극(121)은 게이트 배선(120)으로부터 분기된다. 게이트 전극(121)은 후술될 채널 패턴(150)에 대응한다. 게이트 배선(120) 및 게이트 전극(121)으로 사용될 수 있는 물질의 예로서는 알루미늄(Al), 알루미늄 합금, 구리(Cu), 몰리브덴(Mo) 및 티타늄(Ti) 등을 들 수 있다.The gate electrode 121 is branched from the gate wiring 120. The gate electrode 121 corresponds to the channel pattern 150 to be described later. Examples of the material that can be used for the gate wiring 120 and the gate electrode 121 include aluminum (Al), aluminum alloy, copper (Cu), molybdenum (Mo), and titanium (Ti).

공통 배선(130)은 기판(110) 상에 제 1 방향으로 게이트 배선(120)에 평행하 게 배치된다. 도 1 에서는 한 개의 공통 배선(130)이 표시되어 있지만, 제 1 실시예에 따른 표시장치에서는 복수 개의 공통 배선(130)들이 기판(110) 상에 배치된다.The common wiring 130 is disposed on the substrate 110 in parallel with the gate wiring 120 in the first direction. In FIG. 1, one common wiring 130 is shown, but in the display device according to the first embodiment, a plurality of common wiring lines 130 are disposed on the substrate 110.

공통 전극(131)은 공통 배선(130)으로부터 분기된다. 공통 전극(131)은 후술될 화소 전극(180)과 평면에서 보았을 때, 교대로 배치된다. 공통 전극(131)은 평면에서 보았을 때, 지그 재그 형상으로 배치될 수 있다.The common electrode 131 is branched from the common wiring 130. The common electrodes 131 are arranged alternately with the pixel electrodes 180 to be described later in a plan view. The common electrode 131 can be arranged in a jig shape when viewed in plan.

절연막(140)은 게이트 배선(120) 및 공통 배선(130)을 덮는다. 절연막(140)으로 사용될 수 있는 물질의 예로서는 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx) 등을 들 수 있다.The insulating film 140 covers the gate wiring 120 and the common wiring 130. Examples of the material that can be used for the insulating film 140 include silicon oxide (SiOx) and silicon nitride (SiNx).

채널 패턴(150)은 절연막(140) 상에 배치된다. 채널 패턴(150)은 후술될 데이터 배선(160), 드레인 전극(162) 및 테스트 단자(190)에 대응하여 배치된다. 채널 패턴(150)은 아몰퍼스 실리콘 패턴(151) 및 n+아몰퍼스 실리콘 패턴(152)을 포함한다. 아몰퍼스 실리콘 패턴(151)으로 사용되는 물질은 아몰퍼스 실리콘(amorphous silicon)이다. 아몰퍼스 실리콘 패턴(151)은 절연막(140) 상에 배치된다. n+아몰퍼스 실리콘 패턴(152)으로 사용되는 물질은 불순물이 고농도로 주입된 아몰퍼스 실리콘이다. n+아몰퍼스 실리콘 패턴(152)은 아몰퍼스 실리콘 패턴(151) 상에 섬(island) 형상의 n+아몰퍼스 실리콘 패턴(152a) 및 데이터 배선(160)에 대응하는 형상을 가진 n+아몰퍼스 실리콘 패턴(152b) 서로 소정의 간격으로 이격되어 배치된다.The channel pattern 150 is disposed on the insulating film 140. The channel pattern 150 is disposed corresponding to the data line 160, the drain electrode 162, and the test terminal 190 to be described later. The channel pattern 150 includes an amorphous silicon pattern 151 and an n + amorphous silicon pattern 152. The material used for the amorphous silicon pattern 151 is amorphous silicon. The amorphous silicon pattern 151 is disposed on the insulating film 140. The material used as the n + amorphous silicon pattern 152 is amorphous silicon into which impurities are implanted at a high concentration. The n + amorphous silicon pattern 152 has an island-shaped n + amorphous silicon pattern 152a on the amorphous silicon pattern 151 and an n + amorphous silicon pattern 152b having a shape corresponding to the data line 160 Respectively.

데이터 배선(160)은 채널 패턴(150) 상에, 제 2 방향으로, 게이트 배선(120) 과 교차하며 배치된다. 도 1 에서는 한 개의 데이터 배선(160)이 표시되어 있지만, 제 1 실시예에 따른 표시장치는 복수개의 데이터 배선(160)이 배치된다.The data wiring 160 is arranged on the channel pattern 150 in the second direction so as to intersect with the gate wiring 120. In FIG. 1, one data line 160 is displayed. In the display device according to the first embodiment, a plurality of data lines 160 are arranged.

소오스 전극(161)은 데이터 배선(160)으로부터 분기되며, 소오스 전극(161)은 채널 패턴(150) 상에 배치된다. 데이터 배선(160) 및 소오스 전극(161)으로 사용될 수 있는 물질의 예로서는 몰리브덴 및 티타늄 등을 들 수 있다.The source electrode 161 is branched from the data line 160 and the source electrode 161 is disposed on the channel pattern 150. [ Examples of the material that can be used for the data wiring 160 and the source electrode 161 include molybdenum and titanium.

드레인 전극(162)은 소오스 전극(161)으로부터, 소정의 간격으로, 서로 이격되어 배치된다. 드레인 전극(162)은 섬 형상의 n+아몰퍼스 실리콘 패턴(152a) 상에 형성된다. 드레인 전극(162)으로 사용되는 물질은 데이터 배선(160)으로 사용되는 물질과 동일하다. 드레인 전극(162)은 후술될 화소 전극(180)과 접촉하는 제 1 홈(163)을 포함한다.And the drain electrodes 162 are spaced apart from the source electrode 161 at predetermined intervals. The drain electrode 162 is formed on the island-shaped n + amorphous silicon pattern 152a. The material used for the drain electrode 162 is the same as the material used for the data line 160. The drain electrode 162 includes a first groove 163 in contact with the pixel electrode 180 to be described later.

보호막(170)은 데이터 배선(160), 소오스 전극(161), 테스트 단자(190) 및 드레인 전극(162)을 덮는다. 보호막(170)은 제 2 콘택홀(172) 및 제 4 콘택홀(174)을 포함한다. 제 2 콘택홀(172)은 후술될 테스트 단자(190)의 일부를 노출시키고, 제 4 콘택홀(174)은 드레인 전극(162)의 일부를 노출시킨다. 보호막(170)으로 사용될 수 있는 물질의 예로서는 실리콘 산화물 및 실리콘 질화물을 들 수 있다.The protective film 170 covers the data line 160, the source electrode 161, the test terminal 190, and the drain electrode 162. The protective film 170 includes a second contact hole 172 and a fourth contact hole 174. The second contact hole 172 exposes a part of the test terminal 190 to be described later, and the fourth contact hole 174 exposes a part of the drain electrode 162. Examples of materials that can be used for the protective film 170 include silicon oxide and silicon nitride.

화소 전극(180)은 보호막(170) 상에 배치되며, 드레인 전극(162)과 전기적으로 접속된다. 화소 전극(180)은 평면에서 보았을 때, 빗(comb) 형상을 가지며, 공통 전극(131)과 교대로 배치된다. 화소 전극(180)은 평면에서 보았을 때, 지그 재그 형상을 가질 수 있다. 화소 전극(180)으로 사용될 수 있는 물질의 예로서는 인듐 틴 옥사이드(Induim Tin Oxide;ITO) 및 인듐 징크 옥사이드(Induim Zinc Oxide;IZO) 등을 들 수 있다.The pixel electrode 180 is disposed on the protective film 170 and is electrically connected to the drain electrode 162. The pixel electrode 180 has a comb shape when viewed in a plan view, and is disposed alternately with the common electrode 131. The pixel electrode 180 may have a jig jig shape in plan view. Examples of the material that can be used for the pixel electrode 180 include indium tin oxide (ITO) and indium zinc oxide (IZO).

테스트 단자(190)가 데이터 배선(160) 상에 형성되는 경우에는, 데이터 배선(160) 상에 홈이 형성되고, 데이터 배선(160)의 저항이 증가한다. 반면에, 본 발명의 실시예에 따른 테스트 단자(190)는 데이터 배선(160)으로부터 분기되기 때문에, 테스트 단자(190)는 데이터 배선(160)의 전기적 특성에 영향을 미치지 않는다. 즉, 테스트 단자(190)에 의해서, 표시장치의 성능이 저하되지 않는다. 테스트 단자(190)는 후술될 부식방지 도전막(181)과 전기적으로 접속하기 위한 적어도 하나 이상의 제 2 홈(192a)을 포함할 수 있다.When the test terminal 190 is formed on the data line 160, a groove is formed on the data line 160, and the resistance of the data line 160 is increased. On the other hand, since the test terminal 190 according to the embodiment of the present invention is branched from the data line 160, the test terminal 190 does not affect the electrical characteristics of the data line 160. That is, the performance of the display device is not deteriorated by the test terminal 190. The test terminal 190 may include at least one second groove 192a for electrically connecting to the corrosion-prevention conductive film 181 to be described later.

테스트 단자(190) 및 데이터 배선(160)은 일체로 형성되고, 테스트 단자(190)는 제 2 콘택홀(172)을 통해서 노출된다. 데이터 배선(130)의 양 끝단에, 각각 하나의 테스트 단자(190)가 데이터 배선(160)으로부터 분기되어 배치된다. The test terminal 190 and the data line 160 are integrally formed and the test terminal 190 is exposed through the second contact hole 172. At both ends of the data line 130, one test terminal 190 is branched from the data line 160.

부식방지 도전막(181)은 제 2 콘택홀(172)을 통해 노출된 테스트 단자(190)를 덮고, 테스트 단자(190)와 전기적으로 접속한다. 부식방지 도전막(181)은 테스트 단자(190)의 부식을 막는다. 부식방지 도전막(181)으로 사용될 수 있는 물질의 예로서는 인듐 틴 옥사이드 및 인듐 징크 옥사이드 등을 들 수 있다.The corrosion-resistant conductive film 181 covers the test terminal 190 exposed through the second contact hole 172 and electrically connects with the test terminal 190. The corrosion-resistant conductive film 181 prevents corrosion of the test terminal 190. Examples of materials that can be used as the corrosion-resistant conductive film 181 include indium tin oxide and indium zinc oxide.

측정기기의 단자가 부식방지 도전막(181)에 접촉하고, 데이터 배선(160)의 양 끝단에 배치된 테스트 단자(190)들을 통하여, 측정기기에서 발생한 전기적 신호가 데이터 배선(160)에 인가된다. 데이터 배선(160)을 통과한 전기적 신호는 측정기기에 의하여 분석되고, 데이터 배선(160)의 전기적인 특성이 측정된다. 상기 전기적 특성의 예로서는 데이터 배선(160)의 저항, 단선 여부 및 커패시턴스 등을 들 수 있다. 데이터 배선(160)에 시간에 따라 전압의 세기가 변화하는 전류를 인가하고, 데이터 배선(160)을 통과한 전류의 세기를 시간에 따라서 측정하여, 커패시턴스를 측정할 수 있다. 예를 들어, 다음의 식에 의해서 커패시턴스를 측정할 수 있다.The terminals of the measuring instrument are brought into contact with the corrosion prevention conductive film 181 and electrical signals generated in the measuring instrument are applied to the data wiring 160 through the test terminals 190 disposed at both ends of the data wiring 160 . The electrical signal passing through the data wiring 160 is analyzed by the measuring instrument and the electrical characteristics of the data wiring 160 are measured. Examples of the electrical characteristics include resistance of the data line 160, disconnection, capacitance, and the like. It is possible to measure a capacitance by applying a current whose voltage intensity varies with time to the data line 160 and measuring the intensity of the current passing through the data line 160 with time. For example, the capacitance can be measured by the following equation.

ΔQ=CΔV? Q = C? V

ΔQ=∫Δi dtΔQ = ∫Δi dt

즉, 데이터 배선(160)을 통과한 전류의 세기(Δi)를 시간에 따라서 적분하면 전하량의 변화(ΔQ)를 알 수 있고, 상기 전하량을 변화한 전압의 세기(ΔV)로 나누어 주면, 커패시턴스를 구할 수 있다.That is, by integrating the intensity? I of the current passing through the data line 160 according to time, it is possible to know a change? Q of the amount of charge. If the amount of charge is divided by the intensity? V of the changed voltage, Can be obtained.

이와는 다르게, 데이터 배선(160)에 소정의 진폭(amplitude) 및 소정의 진동수(frequency)를 가지는 전기적 신호를 인가하고, 데이터 배선(160)을 통과한 전기적 신호의 진폭과 진동수의 변화를 분석하여 데이터 배선(160)의 저항 및 커패시턴스를 측정할 수 있다.An electrical signal having a predetermined amplitude and a predetermined frequency is applied to the data line 160 and the variation of the amplitude and the frequency of the electrical signal passing through the data line 160 is analyzed, The resistance and the capacitance of the wiring 160 can be measured.

실시예 2Example 2

도 3a 내지 도 3c 는 본 발명의 제 2 실시예에 의한 표시장치의 제조 방법에 따른 공정을 도시한 단면도들이다.3A to 3C are cross-sectional views illustrating a process according to a method of manufacturing a display device according to a second embodiment of the present invention.

도 3a 를 참조하면, 기판(110) 상에 게이트 배선(120), 게이트 전극(121), 공통 배선(130) 및 공통 전극(131)이 형성된다.Referring to FIG. 3A, a gate wiring 120, a gate electrode 121, a common wiring 130, and a common electrode 131 are formed on a substrate 110.

게이트 배선(120), 게이트 전극(121), 공통 배선(130) 및 공통 전극(131)을 형성하기 위해서, 투명하고, 절연체인 기판(110) 상에 금속막이 전면적에 걸쳐 형성된다. 상기 금속막으로 사용될 수 있는 물질의 예로서는 알루미늄, 알루미늄 합금, 구리, 몰리브덴 및 티타늄 등을 들 수 있다. 상기 금속막은 화학 기상 증착 공정(chemical vapor deposition process;CVD) 또는 스퍼터링 공정(sputtering process)에 의해서 형성될 수 있다.In order to form the gate wiring 120, the gate electrode 121, the common wiring 130, and the common electrode 131, a metal film is formed over the entire surface of the substrate 110 which is transparent and insulator. Examples of the material that can be used as the metal film include aluminum, an aluminum alloy, copper, molybdenum, and titanium. The metal film may be formed by a chemical vapor deposition process (CVD) or a sputtering process.

상기 금속막이 형성된 후, 상기 금속막 상에 전면적에 걸쳐, 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 감광성 물질을 포함하며, 상기 포토레지스트 필름은 스핀 공정(spin process) 또는 슬릿 코팅 공정(slit coating process)을 통하여 형성될 수 있다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통해서 패터닝되고, 상기 금속막 상에는 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 게이트 배선(120) 및 공통 배선(130)에 대응하는 형상을 가진다.After the metal film is formed, a photoresist film is formed over the entire surface of the metal film. The photoresist film may include a photosensitive material, and the photoresist film may be formed through a spin process or a slit coating process. The photoresist film is patterned through a photolithography process including an exposure process and a development process, and a photoresist pattern is formed on the metal film. The photoresist pattern has a shape corresponding to the gate wiring 120 and the common wiring 130.

상기 금속막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 기판(110) 상에 게이트 배선(120), 게이트 전극(121), 공통 배선(130) 및 공통 전극(130)이 형성된다.The metal film is patterned using the photoresist pattern as an etching mask, and a gate wiring 120, a gate electrode 121, a common wiring 130, and a common electrode 130 are formed on a substrate 110.

게이트 전극(121)은 게이트 배선(120)으로부터 분기되고, 공통 전극(131)은 공통 배선(130)으로부터 분기된다. The gate electrode 121 is branched from the gate wiring 120 and the common electrode 131 is branched from the common wiring 130. [

게이트 배선(120), 게이트 전극(121), 공통 배선(130) 및 공통 전극(131)이 형성된 후, 게이트 배선(120), 게이트 전극(121), 공통 배선(130) 및 공통 전 극(131)을 덮는 절연막(140)이 기판(110) 상에, 전면적에 걸쳐 형성된다. 절연막(140)으로 사용될 수 있는 물질의 예로서는 실리콘 질화물 및 실리콘 산화물 등을 들 수 있다.After the gate wiring 120, the gate electrode 121, the common wiring 130 and the common electrode 131 are formed, the gate wiring 120, the gate electrode 121, the common wiring 130 and the common electrode 131 Is formed on the substrate 110 over the entire surface. Examples of the material that can be used for the insulating film 140 include silicon nitride and silicon oxide.

도 3b 를 참조하면, 기판(110) 상에 절연막(140)이 형성된 후, 절연막(140) 상에 채널 패턴(150), 데이터 배선(160), 소오스 전극(161), 드레인 전극(162) 및 테스트 단자(190)가 형성된다.3B, after an insulating layer 140 is formed on a substrate 110, a channel pattern 150, a data line 160, a source electrode 161, a drain electrode 162, A test terminal 190 is formed.

채널 패턴(150), 데이터 배선(160), 소오스 전극(161), 드레인 전극(162) 및 테스트 단자(190)를 형성하기 위해서, 절연막(140) 상에 전면적에 걸쳐 아몰퍼스 실리콘 박막, n+아몰퍼스 실리콘 박막 및 소오스/드레인 금속막이 차례로 형성된다. 상기 아몰퍼스 실리콘 박막으로 사용되는 물질은 아몰퍼스 실리콘이며, 상기 n+아몰퍼스 실리콘 박막으로 사용되는 물질은 불순물이 고농도로 주입된 아몰퍼스 실리콘이다. 상기 소오스/드레인 금속막으로 사용될 수 있는 물질의 예로서는 몰리브덴 및 티타늄 등을 들 수 있다.In order to form the channel pattern 150, the data wiring 160, the source electrode 161, the drain electrode 162 and the test terminal 190, an amorphous silicon thin film, an n + amorphous silicon A thin film and a source / drain metal film are sequentially formed. The material used for the amorphous silicon thin film is amorphous silicon, and the material used for the n + amorphous silicon thin film is amorphous silicon doped with impurities at a high concentration. Examples of the material that can be used as the source / drain metal film include molybdenum and titanium.

상기 아몰퍼스 실리콘 박막, n+아몰퍼스 실리콘 박막 및 소오스/드레인 금속막이 형성된 후, 상기 소오스/드레인 금속막 상에 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통하여 패터닝된다. 이때, 소오스 전극(161) 및 드레인 전극(162)의 사이의 영역에 대응하는 포토레지스트 필름은 일부분이 제거된다.After the amorphous silicon thin film, the n + amorphous silicon thin film, and the source / drain metal film are formed, a photoresist film is formed on the source / drain metal film. The photoresist film is patterned through a photolithography process including an exposure process and a development process. At this time, a part of the photoresist film corresponding to the region between the source electrode 161 and the drain electrode 162 is removed.

이후, 상기 소오스/드레인 금속막 상에 채널 패턴(150), 데이터 배선(160), 소오스 전극(161), 드레인 전극(162) 및 테스트 단자(190)에 대응하는 형상을 가지 는 포토레지스트 필름이 형성된다. 상기 아몰퍼스 실리콘 박막, n+아몰퍼스 실리콘 박막 및 소오스/드레인 금속막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 절연막(140) 상에 채널패턴(150), 데이터 배선(160), 소오스 전극(161) 및 드레인 전극(162)이 형성된다.Thereafter, a photoresist film having a shape corresponding to the channel pattern 150, the data line 160, the source electrode 161, the drain electrode 162, and the test terminal 190 is formed on the source / . The amorphous silicon thin film, the n + amorphous silicon thin film and the source / drain metal film are patterned using the photoresist pattern as an etching mask, and a channel pattern 150, a data line 160, a source electrode 161 And a drain electrode 162 are formed.

채널 패턴(150)은 데이터 배선(160), 소오스 전극(161), 드레인 전극(162) 및 테스트 단자(190)에 대응하여 형성된다. 채널 패턴(150)은 아몰퍼스 실리콘 패턴(151) 및 n+아몰퍼스 실리콘 패턴(152)을 포함한다. 아몰퍼스 실리콘 패턴(151)은 절연막(140) 상에 형성되고, 섬 형상의 n+아몰퍼스 실리콘 패턴(152a) 및 데이터 배선(160)에 대응하는 n+아몰퍼스 실리콘 패턴(152b)이 아몰퍼스 실리콘 패턴(151) 상에 서로 소정의 간격으로 이격되어 형성된다.The channel pattern 150 is formed corresponding to the data line 160, the source electrode 161, the drain electrode 162, and the test terminal 190. The channel pattern 150 includes an amorphous silicon pattern 151 and an n + amorphous silicon pattern 152. The amorphous silicon pattern 151 is formed on the insulating film 140 and the n + amorphous silicon pattern 152a corresponding to the island-shaped n + amorphous silicon pattern 152a and the data wiring 160 is formed on the amorphous silicon pattern 151 As shown in FIG.

데이터 배선(160)은 제 2 방향으로 게이트 배선(120)과 교차하며 형성되고, 소오스 전극(161)은 데이터 배선(160)으로부터 분기된다. 드레인 전극(162)은 소오스 전극(161)과 서로 소정의 간격으로 이격되어 형성된다. 드레인 전극(162)은 섬 형상의 n+아몰퍼스 실리콘 패턴(152) 상에 형성된다. 테스트 단자(190)는 데이터 배선(160)으로부터 분기되며, 데이터 배선(160)과 일체로 형성된다.The data line 160 is formed so as to intersect with the gate line 120 in the second direction and the source electrode 161 is branched from the data line 160. The drain electrode 162 is spaced apart from the source electrode 161 by a predetermined distance. The drain electrode 162 is formed on the island-shaped n + amorphous silicon pattern 152. The test terminal 190 is branched from the data line 160 and is formed integrally with the data line 160.

도 3c 를 참조하면, 데이터 배선(160), 소오스 전극(161), 테스트 단자(190) 및 드레인 전극(162)이 형성된 후, 데이터 배선(160), 소오스 전극(161), 테스트 단자(190) 및 드레인 전극(162)을 덮는 보호막(170)이 기판 상에 형성된다.3C, after the data line 160, the source electrode 161, the test terminal 190, and the drain electrode 162 are formed, the data line 160, the source electrode 161, the test terminal 190, And the drain electrode 162 are formed on the substrate.

보호막(170)을 형성하기 위해서, 기판(110) 상에 전면적에 걸쳐, 데이터 배선(160), 소오스 전극(161), 테스트 단자(190) 및 드레인 전극(162)을 덮는 무기막 이 형성된다. 상기 무기막을 이루는 물질의 예로서는 실리콘 산화물 및 실리콘 질화물 등을 들 수 있다. 상기 무기막이 형성된 후, 상기 무기막 상에, 전면적에 걸쳐, 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통하여 패터닝되고, 상기 무기막 상에 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 테스트 단자(190)의 일부에 대응하는 무기막 및 드레인 전극(162)의 일부에 대응하는 무기막을 노출한다. 상기 무기막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝된다. 이때, 상기 테스트 단자(190)의 일부에 대응하는 무기막 및 테스트 단자(190)의 일부가 함께 건식 식각 공정(dry etching)에 의해서 제거된다. 동시에, 드레인 전극(162)의 일부에 대응하는 무기막 및 드레인 전극(162)의 일부가 건식 식각 공정에 의해서 제거되고, 기판(110) 상에 보호막(170), 테스트 단자(190) 상의 홈(192a) 및 드레인 전극(162) 상의 홈(163)이 형성된다.An inorganic film covering the data line 160, the source electrode 161, the test terminal 190, and the drain electrode 162 is formed over the entire surface of the substrate 110 in order to form the protective film 170. [ Examples of the material constituting the inorganic film include silicon oxide and silicon nitride. After the inorganic film is formed, a photoresist pattern is formed over the entire surface of the inorganic film. The photoresist pattern is patterned through a photolithography process including an exposure process and a development process, and a photoresist pattern is formed on the inorganic film. The photoresist pattern exposes the inorganic film corresponding to a part of the test terminal 190 and the inorganic film corresponding to a part of the drain electrode 162. The inorganic film is patterned using the photoresist pattern as an etching mask. At this time, the inorganic film corresponding to a part of the test terminal 190 and a part of the test terminal 190 are removed together by a dry etching process. At the same time, a part of the inorganic film and the drain electrode 162 corresponding to a part of the drain electrode 162 is removed by a dry etching process and a protective film 170, a groove (not shown) on the test terminal 190 192a and the groove 163 on the drain electrode 162 are formed.

보호막(170)은 제 2 콘택홀(172) 및 제 4 콘택홀(174)을 포함한다. 제 2 콘택홀(172)은 테스트 단자(190)의 일부를 노출하며 형성되고, 제 4 콘택홀(174)은 드레인 전극(162)의 일부를 노출하며 형성된다.The protective film 170 includes a second contact hole 172 and a fourth contact hole 174. The second contact hole 172 is formed to expose a part of the test terminal 190 and the fourth contact hole 174 is formed to expose a part of the drain electrode 162.

보호막(170)이 형성된 후, 보호막(170) 상에 화소 전극(180) 및 부식방지 도전막(181)이 형성된다.After the protective film 170 is formed, the pixel electrode 180 and the corrosion-preventing conductive film 181 are formed on the protective film 170.

화소 전극(180) 및 부식방지 도전막(181)을 형성하기 위해서, 보호막(170) 상에, 전면적에 걸쳐, 투명 도전막이 형성된다. 투명 도전막으로 사용될 수 있는 물질의 예로서는 인듐 틴 옥사이드 및 인듐 징크 옥사이드 등을 들 수 있다. 상기 투명 도전막이 형성된 후, 상기 투명 도전막 상에, 전면적에 걸쳐, 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통해서 패터닝되고, 상기 투명 도전막 상에 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 화소 전극(180) 및 부식방지 도전막(181)에 대응하는 형상을 가진다. 상기 투명 도전막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 보호막(170) 상에 화소 전극(180) 및 부식방지 도전막(181)이 형성된다.In order to form the pixel electrode 180 and the corrosion-prevention conductive film 181, a transparent conductive film is formed over the entire surface of the protective film 170. Examples of materials that can be used as the transparent conductive film include indium tin oxide and indium zinc oxide. After the transparent conductive film is formed, a photoresist film is formed over the entire surface of the transparent conductive film. The photoresist film is patterned through a photolithography process including an exposure process and a development process, and a photoresist pattern is formed on the transparent conductive film. The photoresist pattern has a shape corresponding to the pixel electrode 180 and the corrosion-prevention conductive film 181. The transparent conductive film is patterned using the photoresist pattern as an etching mask, and the pixel electrode 180 and the corrosion-prevention conductive film 181 are formed on the protective film 170.

화소 전극(180)은 평면에서 보았을 때, 빗 형상을 가지며 형성되고, 공통 전극(131)과 교대로 형성된다. 화소 전극(180)은 제 4 콘택홀(174)을 통해 노출된 드레인 전극(162)과 전기적으로 접속된다. 부식방지 도전막(181)은 제 2 콘택홀(172)을 통해 노출된 테스트 단자(190)의 홈(192a)을 덮으며 형성된다.The pixel electrode 180 is formed with a comb shape when seen in a plan view, and is alternately formed with the common electrode 131. The pixel electrode 180 is electrically connected to the drain electrode 162 exposed through the fourth contact hole 174. The corrosion-resistant conductive film 181 is formed to cover the groove 192a of the test terminal 190 exposed through the second contact hole 172. [

실시예 3Example 3

도 4 는 본 발명의 제 3 실시예에 따른 표시장치의 평면도이다. 도 5 는 도 4 에서 Ⅱ-Ⅱ`선을 따라 절단한 단면도이다.4 is a plan view of a display device according to a third embodiment of the present invention. 5 is a cross-sectional view taken along line II-II 'in FIG.

도 4 및 도 5 를 참조하면, 표시장치는 기판(110), 게이트 배선(120), 게이트 전극(121), 공통 배선(130), 공통 전극(131), 절연막(140), 채널 패턴(150), 데이터 배선(160), 소오스 전극(161), 드레인 전극(162), 보호막(170), 화소 전극(180), 테스트 단자(190) 및 부식방지 도전막(181)을 포함한다.4 and 5, the display device includes a substrate 110, a gate wiring 120, a gate electrode 121, a common wiring 130, a common electrode 131, an insulating film 140, a channel pattern 150 A data line 160, a source electrode 161, a drain electrode 162, a protective layer 170, a pixel electrode 180, a test terminal 190 and a corrosion-preventing conductive layer 181.

기판(110)은 투명한 절연 기판이다. 기판(110)은 예를 들어, 유리 기판(glass substrate) 또는 석영 기판(quarts substrate)일 수 있다.The substrate 110 is a transparent insulating substrate. The substrate 110 may be, for example, a glass substrate or a quarts substrate.

게이트 배선(120)은 기판(110) 상에 제 1 방향으로 배치된다. 도 4 에서는 한 개의 게이트 배선(120)이 표시되어 있지만, 제 3 실시예에 따른 표시장치에서는 복수 개의 게이트 배선(120)들이 기판 상에 배치된다.The gate wiring 120 is disposed on the substrate 110 in the first direction. Although one gate wiring 120 is shown in Fig. 4, in the display device according to the third embodiment, a plurality of gate wirings 120 are disposed on the substrate.

게이트 전극(121)은 게이트 배선(120)으로부터 분기된다. 게이트 전극(121)은 후술될 채널 패턴(150)에 대응한다. 게이트 배선(120) 및 게이트 전극(121)을 이루는 물질의 예로서는 알루미늄(Al), 알루미늄 합금, 구리(Cu), 몰리브덴(Mo) 및 티타늄(Ti) 등을 들 수 있다.The gate electrode 121 is branched from the gate wiring 120. The gate electrode 121 corresponds to the channel pattern 150 to be described later. Examples of the material constituting the gate wiring 120 and the gate electrode 121 include aluminum (Al), aluminum alloy, copper (Cu), molybdenum (Mo), and titanium (Ti).

공통 배선(130)은 기판(110) 상에 제 1 방향으로 게이트 배선(120)에 평행하게 배치된다. 도 4 에서는 한 개의 공통 배선(130)이 표시되어 있지만, 제 3 실시예에 따른 표시장치에서는 복수 개의 공통 배선(130)들이 기판(110) 상에 배치된다.The common wiring 130 is disposed on the substrate 110 in parallel with the gate wiring 120 in the first direction. In FIG. 4, one common wiring 130 is displayed. In the display device according to the third embodiment, a plurality of common wiring lines 130 are disposed on the substrate 110.

공통 전극(131)은 공통 배선(130)으로부터 분기된다. 공통 전극(131)은 후술될 화소 전극(180)과 평면에서 보았을 때, 교대로 배치된다. 공통 전극(131)은 평면에서 보았을 때, 지그 재그 형상으로 배치될 수 있다.The common electrode 131 is branched from the common wiring 130. The common electrodes 131 are arranged alternately with the pixel electrodes 180 to be described later in a plan view. The common electrode 131 can be arranged in a jig shape when viewed in plan.

절연막(140)은 게이트 배선(120), 게이트 전극(121), 공통 배선(130), 공통전극(131), 후술될 제 1 테스트 단자(191) 및 후술될 제 3 테스트 단자(193)를 덮는다. 절연막(140)을 이루는 물질의 예로서는 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx) 등을 들 수 있다.The insulating film 140 covers the gate wiring 120, the gate electrode 121, the common wiring 130, the common electrode 131, a first test terminal 191 to be described later and a third test terminal 193 to be described later . Examples of the material forming the insulating film 140 include silicon oxide (SiOx) and silicon nitride (SiNx).

채널 패턴(150)은 절연막(140) 상에 배치된다. 채널 패턴(150)은 게이트 전극(121)에 대응하여 배치된다. 채널 패턴(150)은 아몰퍼스 실리콘 패턴(151) 및 n+ 아몰퍼스 실리콘 패턴(152)을 포함한다. 아몰퍼스 실리콘 패턴(151)으로 사용되는 물질은 아몰퍼스 실리콘(amorphous silicon)이다. 아몰퍼스 실리콘 패턴(151)은 절연막(140) 상에 배치된다. n+아몰퍼스 실리콘 패턴(152)으로 사용되는 물질은 불순물이 고농도로 주입된 아몰퍼스 실리콘이다. n+아몰퍼스 실리콘 패턴(152)은 아몰퍼스 실리콘 패턴(151) 상에 한 쌍이 서로 소정의 간격으로 이격되어 배치된다.The channel pattern 150 is disposed on the insulating film 140. The channel pattern 150 is disposed corresponding to the gate electrode 121. [ The channel pattern 150 includes an amorphous silicon pattern 151 and an n + amorphous silicon pattern 152. The material used for the amorphous silicon pattern 151 is amorphous silicon. The amorphous silicon pattern 151 is disposed on the insulating film 140. The material used as the n + amorphous silicon pattern 152 is amorphous silicon into which impurities are implanted at a high concentration. The n + amorphous silicon pattern 152 is arranged on the amorphous silicon pattern 151 with a pair of spaced apart from each other at a predetermined interval.

데이터 배선(160)은 절연막(140) 상에, 제 2 방향으로, 게이트 배선(120)과 교차하며 배치된다. 도 4 에서는 한 개의 데이터 배선(160)이 표시되어 있지만, 제 3 실시예에 따른 표시장치는 복수 개의 데이터 배선(160)들이 배치된다.The data wiring 160 is disposed on the insulating film 140 in the second direction so as to intersect with the gate wiring 120. Although one data line 160 is shown in FIG. 4, a plurality of data lines 160 are arranged in the display device according to the third embodiment.

소오스 전극(161)은 데이터 배선(160)으로부터 분기된다. 소오스 전극(161)은 한 쌍의 n+아몰퍼스 실리콘 패턴(152)들 중 하나와 접촉한다. 데이터 배선(160) 및 소오스 전극(161)으로 사용될 수 있는 물질의 예로서는 알루미늄, 알루미늄 합금, 구리, 몰리브덴 및 티타늄 등을 들 수 있다.The source electrode 161 is branched from the data line 160. The source electrode 161 is in contact with one of the pair of n + amorphous silicon patterns 152. Examples of the material that can be used for the data wiring 160 and the source electrode 161 include aluminum, an aluminum alloy, copper, molybdenum, titanium, and the like.

드레인 전극(162)은 소오스 전극(161)으로부터, 소정의 간격으로 서로 이격되어 배치된다. 드레인 전극(162)은 한 쌍의 n+아몰퍼스 실리콘 패턴(152)들 중 나머지 하나와 접촉한다. 드레인 전극(162)으로 사용되는 물질은 데이터 배선(160)으로 사용되는 물질과 동일하다.The drain electrodes 162 are spaced apart from the source electrode 161 at predetermined intervals. And the drain electrode 162 is in contact with the other one of the pair of n + amorphous silicon patterns 152. The material used for the drain electrode 162 is the same as the material used for the data line 160.

보호막(170)은 데이터 배선(160), 소오스 전극(161), 후술될 제 2 테스트 단자(192) 및 드레인 전극(162)을 덮는다. 보호막(170)은 제 1 콘택홀(171), 제 2 콘택홀(172), 제 3 콘택홀(173) 및 제 4 콘택홀(174)을 포함한다. 제 1 콘택홀(171)은 후술될 제 1 테스트 단자(191)의 일부를 노출시키고, 제 2 콘택홀(172)은 후술 될 제 2 테스트 단자(192)의 일부를 노출 시킨다. 제 3 콘택홀(173)은 후술될 제 3 테스트 단자(193)의 일부를 노출시키고, 제 4 콘택홀(174)은 드레인 전극(162)의 일부를 노출시킨다. 보호막(170)으로 사용될 수 있는 물질의 예로서는 실리콘 산화물 및 실리콘 질화물을 들 수 있다.The protective film 170 covers the data line 160, the source electrode 161, the second test terminal 192, and the drain electrode 162, which will be described later. The protective film 170 includes a first contact hole 171, a second contact hole 172, a third contact hole 173, and a fourth contact hole 174. The first contact hole 171 exposes a part of the first test terminal 191 to be described later and the second contact hole 172 exposes a part of the second test terminal 192 to be described later. The third contact hole 173 exposes a part of the third test terminal 193 to be described later and the fourth contact hole 174 exposes a part of the drain electrode 162. Examples of materials that can be used for the protective film 170 include silicon oxide and silicon nitride.

화소 전극(180)은 보호막(170) 상에 배치되며, 드레인 전극(162)과 전기적으로 접속된다. 화소 전극(180)은 평면에서 보았을 때, 빗(comb) 형상을 가지며, 공통 전극(130)과 교대로 배치된다. 화소 전극(180)은 평면에서 보았을 때, 지그 재그 형상을 가질 수 있다. 화소 전극(180)으로 사용될 수 있는 물질의 예로서는 인듐 틴 옥사이드(Induim Tin Oxide;ITO) 및 인듐 징크 옥사이드(Induim Zinc Oxide;IZO) 등을 들 수 있다.The pixel electrode 180 is disposed on the protective film 170 and is electrically connected to the drain electrode 162. The pixel electrode 180 has a comb shape when viewed in a plane, and is alternately arranged with the common electrode 130. The pixel electrode 180 may have a jig jig shape in plan view. Examples of the material that can be used for the pixel electrode 180 include indium tin oxide (ITO) and indium zinc oxide (IZO).

테스트 단자(190)는 제 1 테스트 단자(191), 제 2 테스트 단자(192) 및 제 3 테스트 단자(193)를 포함한다. 테스트 단자(190)가 게이트 배선(120), 데이터 배선(160) 및 공통 배선(130) 상에 형성되는 경우에는 게이트 배선(120), 데이터 배선(160) 및 공통 배선(130) 상에 홈이 형성되고, 게이트 배선(120), 데이터 배선(160) 및 공통 배선(130)의 저항이 증가하게 된다. 반면에, 본 발명의 실시예에 따르면, 제 1 테스트 단자(191)는 게이트 배선(120)으로부터 분기되며, 제 2 테스트 단자(192)는 데이터 배선(160)으로부터 분기된다. 제 3 테스트 단자(193)는 공통 배선(130)으로부터 분기된다. 따라서, 테스트 단자(190)는 게이트 배선(120), 공통 배선(130) 및 데이터 배선(160)의 전기적 특성에 영향을 미치지 않는다. 즉, 테스트 단자(190)에 의해서, 표시장치의 성능이 저하되지 않는다. 테스트 단 자(190)는 후술될 부식방지 도전막(181)과의 접촉 면적을 증가시키기 위해서 형성된 복수개의 홈들(191a, 192a)을 포함할 수 있다.The test terminal 190 includes a first test terminal 191, a second test terminal 192 and a third test terminal 193. A groove is formed on the gate wiring 120, the data wiring 160 and the common wiring 130 when the test terminal 190 is formed on the gate wiring 120, the data wiring 160 and the common wiring 130 And the resistance of the gate wiring 120, the data wiring 160, and the common wiring 130 increases. On the other hand, according to the embodiment of the present invention, the first test terminal 191 is branched from the gate wiring 120, and the second test terminal 192 is branched from the data wiring 160. The third test terminal 193 branches off from the common wiring 130. Therefore, the test terminal 190 does not affect the electrical characteristics of the gate wiring 120, the common wiring 130, and the data wiring 160. That is, the performance of the display device is not deteriorated by the test terminal 190. The test terminal 190 may include a plurality of grooves 191a and 192a formed to increase the contact area with the corrosion-prevention conductive film 181 to be described later.

제 1 테스트 단자(191) 및 게이트 배선(120)은 일체로 형성되고, 제 1 테스트 단자(191)는 제 1 컨택홀(171)을 통해서 노출된다. 게이트 배선(120)의 양 끝단에, 각각 하나의 제 1 테스트 단자(191)가 게이트 배선(120)으로부터 분기되어 배치된다. The first test terminal 191 and the gate wiring 120 are integrally formed and the first test terminal 191 is exposed through the first contact hole 171. One first test terminal 191 is branched from the gate wiring 120 at both ends of the gate wiring 120.

제 2 테스트 단자(192) 및 데이터 배선(160)은 일체로 형성되고, 제 2 테스트 단자(192)는 제 2 콘택홀(172)을 통해서 노출된다. 데이터 배선(130)의 양 끝단에, 각각 하나의 제 2 테스트 단자(192)가 데이터 배선(160)으로부터 분기되어 배치된다.The second test terminal 192 and the data line 160 are integrally formed and the second test terminal 192 is exposed through the second contact hole 172. At each end of the data line 130, one second test terminal 192 is branched from the data line 160.

제 3 테스트 단자(193) 및 공통 배선(130)은 일체로 형성되고, 제 3 테스트 단자(193)는 제 3 콘택홀(173)을 통해서 노출된다. 공통 배선(130)의 양 끝단에, 각각 하나의 제 3 테스트 단자(193)가 공통 배선(130)으로부터 분기되어 배치된다.The third test terminal 193 and the common wiring 130 are integrally formed and the third test terminal 193 is exposed through the third contact hole 173. [ One third test terminal 193 is branched from the common wiring 130 at both ends of the common wiring 130.

부식방지 도전막(181)은 제 1 부식방지 도전막(182), 제 2 부식방지 도전막(183) 및 제 3 부식방지 도전막(184)을 포함한다. 제 1 부식방지 도전막(182)은 제 1 콘택홀(171)을 통해 노출된 제 1 테스트 단자(191)를 덮는다. 제 2 부식방지 도전막(183)은 제 2 콘택홀(172)을 통해 노출된 제 2 테스트 단자(192)를 덮는다. 제 3 부식방지 도전막(184)은 제 3 콘택홀(173)을 통해 노출된 제 3 테스트 단자(193)를 덮는다. 부식방지 도전막(181)은 테스트 단자(190)의 부식을 막는다. 부식방지 도전막(181)으로 사용될 수 있는 물질의 예로서는 인듐 틴 옥사이드 및 인 듐 징크 옥사이드 등을 들 수 있다.The corrosion-resistant conductive film 181 includes a first corrosion-prevention conductive film 182, a second corrosion-prevention conductive film 183, and a third corrosion-prevention conductive film 184. The first corrosion-resistant conductive film 182 covers the first test terminal 191 exposed through the first contact hole 171. The second corrosion-resistant conductive film 183 covers the second test terminal 192 exposed through the second contact hole 172. The third corrosion-preventing conductive film 184 covers the third test terminal 193 exposed through the third contact hole 173. The corrosion-resistant conductive film 181 prevents corrosion of the test terminal 190. Examples of materials that can be used as the corrosion-resistant conductive film 181 include indium tin oxide and indium zinc oxide.

측정기기의 단자가 제 1 부식방지 도전막(182)에 접촉하고, 게이트 배선(120)의 양 끝단에 배치된 제 1 테스트 단자(191)들을 통하여, 측정기기에서 발생한 전기적 신호가 게이트 배선(120)에 인가된다. 게이트 배선(120)을 통과한 전기적 신호는 측정기기에 의하여 분석되고, 게이트 배선(120)의 전기적 특성이 측정된다. 상기 전기적 특성의 예로서는 게이트 배선(120)의 저항, 단선 여부 및 커패시턴스(capacitance) 등을 들 수 있다.The terminals of the measuring device are brought into contact with the first corrosion-resistant conductive film 182 and electrical signals generated in the measuring device through the first test terminals 191 disposed at both ends of the gate wiring 120 pass through the gate wiring 120 . The electrical signal passing through the gate wiring 120 is analyzed by the measuring instrument and the electrical characteristics of the gate wiring 120 are measured. Examples of the electrical characteristics include resistance of the gate wiring 120, disconnection, capacitance, and the like.

측정기기의 단자가 제 2 부식방지 도전막(183)에 접촉하고, 데이터 배선(160)의 양 끝단에 배치된 제 2 테스트 단자(192)들을 통하여, 측정기기에서 발생한 전기적 신호가 데이터 배선(160)에 인가된다. 데이터 배선(160)을 통과한 전기적 신호는 측정기기에 의하여 분석되고, 데이터 배선(160)의 전기적인 특성이 측정된다. 상기 전기적 특성의 예로서는 데이터 배선(160)의 저항, 단선 여부 및 커패시턴스 등을 들 수 있다.The terminals of the measuring device are brought into contact with the second corrosion preventing conductive film 183 and electrical signals generated in the measuring device are applied to the data lines 160 . The electrical signal passing through the data wiring 160 is analyzed by the measuring instrument and the electrical characteristics of the data wiring 160 are measured. Examples of the electrical characteristics include resistance of the data line 160, disconnection, capacitance, and the like.

측정기기의 단자가 제 3 부식방지 도전막(184)에 접촉하고, 공통 배선(130)의 양 끝단에 배치된 제 3 테스트 단자(193)들을 통하여, 측정기기에서 발생한 전기적 신호가 공통 배선(160)에 인가된다. 공통 배선(130)을 통과한 전기적 신호는 측정기기에 의하여 분석되고, 공통 배선(130)의 전기적인 특성이 측정된다. 상기 전기적 특성의 예로서는 공통 배선(130)의 저항, 단선 여부 및 커패시턴스 등을 들 수 있다.The terminals of the measuring device are brought into contact with the third corrosion preventing conductive film 184 and electrical signals generated in the measuring device are transmitted through the third test terminals 193 disposed at both ends of the common interconnection 130 to the common interconnection 160 . The electrical signal passing through the common wiring 130 is analyzed by the measuring instrument and the electrical characteristics of the common wiring 130 are measured. Examples of the electrical characteristics include resistance of the common wiring 130, disconnection, capacitance, and the like.

게이트 배선(120) ,공통 배선(130) 및 데이터 배선(160)에 시간에 따라 전압 의 세기가 변화하는 전류를 인가하고, 게이트 배선(120), 공통 배선(130) 및 데이터 배선(160)을 통과한 전류의 세기를 시간에 따라서 측정하여, 게이트 배선(120), 공통 배선(130) 및 데이터 배선(160)의 커패시턴스를 측정할 수 있다. 예를 들어, 다음의 식에 의해서 게이트 배선(120), 공통 배선(130) 및 데이터 배선(160)의 커패시턴스를 측정할 수 있다.A current whose voltage intensity varies with time is applied to the gate wiring 120, the common wiring 130 and the data wiring 160 and the gate wiring 120, the common wiring 130 and the data wiring 160 The capacitance of the gate wiring 120, the common wiring 130, and the data wiring 160 can be measured by measuring the intensity of the passing current with time. For example, the capacitance of the gate wiring 120, the common wiring 130, and the data wiring 160 can be measured by the following equation.

ΔQ=CΔV? Q = C? V

ΔQ=∫Δi dtΔQ = ∫Δi dt

즉, 게이트 배선(120), 공통 배선(130) 및 데이터 배선(160)을 통과한 전류의 세기(Δi)를 시간에 따라서 적분하면 전하량의 변화(ΔQ)를 알 수 있고, 상기 전하량을 변화한 전압의 세기(ΔV)로 나누어 주면, 게이트 배선(120), 공통 배선(130) 및 데이터 배선(160)의 커패시턴스를 구할 수 있다.That is, when the intensity? I of the current passing through the gate wiring 120, the common wiring 130, and the data wiring 160 is integrated over time, it is possible to know the change? Q of the amount of charge, The capacitance of the gate wirings 120, the common wirings 130, and the data wirings 160 can be obtained by dividing by the intensity? V of the voltage.

이와는 다르게, 게이트 배선(120), 공통 배선(130) 및 데이터 배선(160)에 소정의 진폭(amplitude) 및 소정의 진동수(frequency)를 가지는 전기적 신호를 인가하고, 게이트 배선(120), 공통 배선(130) 및 데이터 배선(160)을 통과한 전기적 신호의 진폭과 진동수의 변화를 분석하여 게이트 배선(120), 공통 배선(130) 및 데이터 배선(160)의 저항 및 커패시턴스를 측정할 수 있다.An electrical signal having a predetermined amplitude and a predetermined frequency is applied to the gate wiring 120, the common wiring 130 and the data wiring 160 and the gate wiring 120, the common wiring 130, The resistance and the capacitance of the gate wiring 120, the common wiring 130, and the data wiring 160 can be measured by analyzing the variation of the amplitude and the frequency of the electric signal passing through the data line 130 and the data line 160.

실시예 4Example 4

도 6a 내지 도 6c 는 본 발명의 제 4 실시예에 의한 표시장치의 제조 방법에 따른 공정을 도시한 단면도들이다.6A to 6C are cross-sectional views illustrating steps of a method of manufacturing a display device according to a fourth embodiment of the present invention.

도 6a 를 참조하면, 기판(110) 상에 게이트 배선(120), 게이트 전극(121), 제 1 테스트 단자(191), 공통 배선(130), 공통 전극(131) 및 제 3 테스트 단자(193)가 형성된다.6A, a gate wiring 120, a gate electrode 121, a first test terminal 191, a common wiring 130, a common electrode 131, and a third test terminal 193 Is formed.

게이트 배선(120), 게이트 전극(121), 제 1 테스트 단자(191), 공통 배선(130), 공통 전극(131) 및 제 3 테스트 단자(193)를 형성하기 위해서, 투명하고, 절연체인 기판(110) 상에 금속막이 전면적에 걸쳐 형성된다. 상기 금속막으로 사용될 수 있는 물질의 예로서는 알루미늄, 알루미늄 합금, 구리, 몰리브덴 및 티타늄 등을 들 수 있다. 상기 금속막은 화학 기상 증착 공정(chemical vapor deposition process;CVD) 또는 스퍼터링 공정(sputtering process)에 의해서 형성될 수 있다.In order to form the gate wiring 120, the gate electrode 121, the first test terminal 191, the common wiring 130, the common electrode 131 and the third test terminal 193, A metal film is formed over the entire surface of the substrate 110. Examples of the material that can be used as the metal film include aluminum, an aluminum alloy, copper, molybdenum, and titanium. The metal film may be formed by a chemical vapor deposition process (CVD) or a sputtering process.

상기 금속막이 형성된 후, 상기 금속막 상에 전면적에 걸쳐, 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 감광성 물질을 포함하며, 상기 포토레지스트 필름은 스핀 공정(spin process) 또는 슬릿 코팅 공정(slit coating process)을 통하여 형성될 수 있다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통해서 패터닝되고, 상기 금속막 상에는 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 게이트 배선(120), 게이트 전극(121), 제 1 테스트 단자(191), 공통 배선(130), 공통 전극(131) 및 제 3 테스트 단자(193)에 대응하는 형상을 가진다.After the metal film is formed, a photoresist film is formed over the entire surface of the metal film. The photoresist film may include a photosensitive material, and the photoresist film may be formed through a spin process or a slit coating process. The photoresist film is patterned through a photolithography process including an exposure process and a development process, and a photoresist pattern is formed on the metal film. The photoresist pattern has a shape corresponding to the gate wiring 120, the gate electrode 121, the first test terminal 191, the common wiring 130, the common electrode 131 and the third test terminal 193 .

상기 금속막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 기판(110) 상에 게이트 배선(120), 게이트 전극(121), 제 1 테스트 단자(191), 공통 배선(130), 공통 전극(131) 및 제 3 테스트 단자(193)가 형성된다.The metal film is patterned using the photoresist pattern as an etching mask and a gate wiring 120, a gate electrode 121, a first test terminal 191, a common wiring 130, A first test terminal 131 and a third test terminal 193 are formed.

게이트 전극(121)은 게이트 배선(120)으로부터 분기되고, 공통 전극(131)은 공통 배선(130)으로부터 분기된다. 제 1 테스트 단자(191) 및 제 3 테스트 단자(193)는 평면에서 보았을 때, 다수 개의 홈(191a)들이 형성된다. 제 1 테스트 단자(191)는 게이트 배선(120)으로부터 분기되어 형성되고, 제 3 테스트 단자(193)는 공통 배선(130)으로부터 분기되어 형성된다.The gate electrode 121 is branched from the gate wiring 120 and the common electrode 131 is branched from the common wiring 130. [ The first test terminal 191 and the third test terminal 193 are formed with a plurality of grooves 191a when viewed in a plan view. The first test terminal 191 is branched from the gate wiring 120 and the third test terminal 193 is branched from the common wiring 130.

게이트 배선(120), 게이트 전극(121), 제 1 테스트 단자(191), 공통 배선(130), 공통 전극(131) 및 제 3 테스트 단자(193)가 형성된 후, 게이트 배선(120), 게이트 전극(121), 제 1 테스트 단자(191), 공통 배선(130), 공통 전극(131) 및 제 3 테스트 단자(193)를 덮는 절연막(140)이 기판(110) 상에, 전면적에 걸쳐 형성된다. 절연막(140)으로 사용될 수 있는 물질의 예로서는 실리콘 질화물 및 실리콘 산화물 등을 들 수 있다.After the gate wiring 120, the gate electrode 121, the first test terminal 191, the common wiring 130, the common electrode 131 and the third test terminal 193 are formed, the gate wiring 120, The insulating film 140 covering the electrode 121, the first test terminal 191, the common wiring 130, the common electrode 131 and the third test terminal 193 is formed over the entire surface of the substrate 110 do. Examples of the material that can be used for the insulating film 140 include silicon nitride and silicon oxide.

도 6b 를 참조하면, 기판(110) 상에 절연막(140)이 형성된 후, 절연막(140) 상에 채널 패턴(150)이 형성된다.Referring to FIG. 6B, an insulating layer 140 is formed on a substrate 110, and a channel pattern 150 is formed on an insulating layer 140.

채널 패턴(150)을 형성하기 위해서, 절연막(140) 상에 전면적에 걸쳐 아몰퍼스 실리콘 박막 및 n+아몰퍼스 실리콘 박막이 차례로 형성된다. 상기 아몰퍼스 실리콘 박막으로 사용되는 물질은 아몰퍼스 실리콘이며, 상기 n+아몰퍼스 실리콘 박막으로 사용되는 물질은 불순물이 고농도로 주입된 아몰퍼스 실리콘이다. 상기 아몰퍼스 실리콘 박막 및 n+아몰퍼스 실리콘 박막이 형성된 후, 상기 n+아몰퍼스 실리콘 박막 상에 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 노광 공 정 및 현상 공정을 포함하는 포토 공정을 통하여 패터닝 되고, 상기 n+아몰퍼스 실리콘 박막 상에 채널 패턴(150)에 대응하는 형상을 가지는 포토레지스트 필름이 형성된다. 상기 아몰퍼스 실리콘 박막 및 n+아몰퍼스 실리콘 박막은 상기 포토레지스트 필름을 식각마스크로 사용하여 패턴닝되고, 절연막(140) 상에 채널패턴(150)이 형성된다.In order to form the channel pattern 150, an amorphous silicon thin film and an n + amorphous silicon thin film are sequentially formed on the insulating film 140 over the entire surface. The material used for the amorphous silicon thin film is amorphous silicon, and the material used for the n + amorphous silicon thin film is amorphous silicon doped with impurities at a high concentration. After the amorphous silicon thin film and the n + amorphous silicon thin film are formed, a photoresist film is formed on the n + amorphous silicon thin film. The photoresist film is patterned through a photolithography process including an exposure process and a development process, and a photoresist film having a shape corresponding to the channel pattern 150 is formed on the n + amorphous silicon thin film. The amorphous silicon thin film and the n + amorphous silicon thin film are patterned using the photoresist film as an etching mask, and a channel pattern 150 is formed on the insulating film 140.

채널 패턴(150)은 게이트 전극(121)에 대응하여 형성된다. 채널 패턴(150)은 아몰퍼스 실리콘 패턴(151) 및 n+아몰퍼스 실리콘 패턴(152)을 포함한다. 아몰퍼스 실리콘 패턴(151)은 절연막(140) 상에 형성되고, n+아몰퍼스 실리콘 패턴(152)은 한 쌍이 아몰퍼스 실리콘 패턴(151) 상에 서로 소정의 간격으로 이격되어 형성된다.The channel pattern 150 is formed corresponding to the gate electrode 121. The channel pattern 150 includes an amorphous silicon pattern 151 and an n + amorphous silicon pattern 152. The amorphous silicon pattern 151 is formed on the insulating film 140 and the pair of the n + amorphous silicon patterns 152 are formed on the amorphous silicon pattern 151 at a predetermined spacing from each other.

채널 패턴(150)이 형성된 후, 절연막(140) 상에 데이터 배선(160), 소오스 전극(161), 제 2 테스트 단자(192) 및 드레인 전극(162)이 형성된다.After the channel pattern 150 is formed, the data line 160, the source electrode 161, the second test terminal 192, and the drain electrode 162 are formed on the insulating layer 140.

데이터 배선(160), 소오스 전극(161), 제 2 테스트 단자(192) 및 드레인 전극(162)을 형성하기 위해서, 절연막(140) 상에, 전면적에 걸쳐 소오스/드레인 금속막이 형성된다. 상기 소오스/드레인 금속막으로 사용될 수 있는 물질의 예로서는 알루미늄, 알루미늄 합금, 구리, 몰리브덴 및 티타늄 등을 들 수 있다. 상기 소오스/드레인 금속막이 형성된 후, 상기 소오스/드레인 금속막 상에, 전면적에 걸쳐, 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통하여 패터닝되고, 상기 소오스/드레인 금속막 상에 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 데이터 배선(160), 소오스 전극(161), 제 2 테스트 단자(192) 및 드레인 전극(162)에 대응하는 형상을 가진다. 상기 소오스/드레인 금속막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 상기 절연막(140) 상에는 데이터 배선(160), 소오스 전극(161), 제 2 테스트 단자(192) 및 드레인 전극(162)이 형성된다.A source / drain metal film is formed over the entire surface of the insulating film 140 to form the data wiring 160, the source electrode 161, the second test terminal 192, and the drain electrode 162. [ Examples of the material that can be used as the source / drain metal film include aluminum, an aluminum alloy, copper, molybdenum, titanium, and the like. After the source / drain metal film is formed, a photoresist film is formed over the entire surface of the source / drain metal film. The photoresist film is patterned through a photolithography process including an exposure process and a development process, and a photoresist pattern is formed on the source / drain metal film. The photoresist pattern has a shape corresponding to the data line 160, the source electrode 161, the second test terminal 192, and the drain electrode 162. A source electrode 160, a source electrode 161, a second test terminal 192, and a drain electrode 162 are formed on the insulating layer 140. The source and drain metal layers are patterned using the photoresist pattern as an etch mask, .

데이터 배선(160)은 제 2 방향으로 게이트 배선(120)과 교차하며 형성되고, 소오스 전극(161)은 한 쌍의 n+아몰퍼스 실리콘 패턴(152)들 중 하나와 접촉한다. 소오스 전극(161)은 데이터 배선(160)으로부터 분기된다. 드레인 전극(162)은 소오스 전극(161)과 서로 소정의 간격으로 이격되어 형성된다. 드레인 전극(162)은 한 쌍의 n+아몰퍼스 실리콘 패턴(152)들 중 나머지 하나와 접촉한다. 제 2 테스트 단자(192)는 데이터 배선(160)으로부터 분기되며, 데이터 배선(160)과 일체로 형성된다. 제 2 테스트 단자(192)는 다수 개의 홈(192a)들을 포함하여 형성된다.The data line 160 is formed to intersect the gate line 120 in the second direction and the source electrode 161 is in contact with one of the pair of n + amorphous silicon patterns 152. The source electrode 161 is branched from the data line 160. The drain electrode 162 is spaced apart from the source electrode 161 by a predetermined distance. And the drain electrode 162 is in contact with the other one of the pair of n + amorphous silicon patterns 152. The second test terminal 192 is branched from the data line 160 and formed integrally with the data line 160. The second test terminal 192 is formed to include a plurality of grooves 192a.

도 6c 를 참조하면, 데이터 배선(160), 소오스 전극(161), 제 2 테스트 단자(192) 및 드레인 전극(162)이 형성된 후, 데이터 배선(160), 소오스 전극(161), 제 2 테스트 단자(192) 및 드레인 전극(162)을 덮는 보호막(170)이 기판 상에 형성된다.6C, after the data line 160, the source electrode 161, the second test terminal 192, and the drain electrode 162 are formed, the data line 160, the source electrode 161, A protective film 170 covering the terminal 192 and the drain electrode 162 is formed on the substrate.

보호막(170)을 형성하기 위해서, 기판(110) 상에 전면적에 걸쳐, 데이터 배선(160), 소오스 전극(161), 제 2 테스트 단자(192) 및 드레인 전극(162)을 덮는 무기막이 형성된다. 상기 무기막을 이루는 물질의 예로서는 실리콘 산화물 및 실리콘 질화물 등을 들 수 있다. 상기 무기막이 형성된 후, 상기 무기막 상에, 전면적에 걸쳐, 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통하여 패터닝되고, 상기 무기막 상에 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 제 1 테스트 단자(191)의 일부에 대응하는 무기막, 제 2 테스트 단자(192)의 일부에 대응하는 무기막, 제 3 테스트 단자(193)의 일부에 대응하는 무기막 및 드레인 전극(162)의 일부에 대응하는 무기막을 노출한다. 상기 무기막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 기판(110) 상에 보호막(170)이 형성된다. 상기 무기막이 패터닝될 때, 제 1 테스트 단자(191)의 일부에 대응하는 절연막(140) 및 제 3 테스트 단자(193)의 일부에 대응하는 절연막(140)이 제거된다.An inorganic film covering the data line 160, the source electrode 161, the second test terminal 192, and the drain electrode 162 is formed over the entire surface of the substrate 110 in order to form the protective film 170 . Examples of the material constituting the inorganic film include silicon oxide and silicon nitride. After the inorganic film is formed, a photoresist pattern is formed over the entire surface of the inorganic film. The photoresist pattern is patterned through a photolithography process including an exposure process and a development process, and a photoresist pattern is formed on the inorganic film. The photoresist pattern includes an inorganic film corresponding to a part of the first test terminal 191, an inorganic film corresponding to a part of the second test terminal 192, an inorganic film corresponding to a part of the third test terminal 193, The inorganic film corresponding to a part of the drain electrode 162 is exposed. The inorganic film is patterned using the photoresist pattern as an etching mask, and a protective film 170 is formed on the substrate 110. When the inorganic film is patterned, the insulating film 140 corresponding to a part of the first test terminal 191 and the insulating film 140 corresponding to a part of the third test terminal 193 are removed.

보호막(170)은 제 1 콘택홀(171), 제 2 콘택홀(172), 제 3 콘택홀(173) 및 제 4 콘택홀(174)을 포함한다. 제 1 콘택홀(171)은 제 1 테스트 단자(191)의 일부를 노출하며 형성되고, 제 2 콘택홀(172)은 제 2 테스트 단자(192)의 일부를 노출하며 형성된다. 제 3 콘택홀(173)은 제 3 테스트 단자(193)의 일부를 노출하며 형성되고, 제 4 콘택홀(174)은 드레인 전극(162)의 일부를 노출하며 형성된다.The protective film 170 includes a first contact hole 171, a second contact hole 172, a third contact hole 173, and a fourth contact hole 174. The first contact hole 171 is formed to expose a part of the first test terminal 191 and the second contact hole 172 is formed to expose a part of the second test terminal 192. The third contact hole 173 is formed to expose a part of the third test terminal 193 and the fourth contact hole 174 is formed to expose a part of the drain electrode 162.

보호막(170)이 형성된 후, 보호막(170) 상에 화소 전극(180) 및 부식방지 도전막(181)이 형성된다.After the protective film 170 is formed, the pixel electrode 180 and the corrosion-preventing conductive film 181 are formed on the protective film 170.

화소 전극(180) 및 부식방지 도전막(181)을 형성하기 위해서, 보호막(170) 상에, 전면적에 걸쳐, 투명 도전막이 형성된다. 투명 도전막으로 사용될 수 있는 물질의 예로서는 인듐 틴 옥사이드 및 인듐 징크 옥사이드 등을 들 수 있다. 상기 투명 도전막이 형성된 후, 상기 투명 도전막 상에, 전면적에 걸쳐, 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통해서 패터닝되고, 상기 투명 도전막 상에 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 화소 전극(180) 및 부식방지 도전막(181)에 대응하는 형상을 가진다. 상기 투명 도전막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 보호막(170) 상에 화소 전극(180) 및 부식방지 도전막(181)이 형성된다.In order to form the pixel electrode 180 and the corrosion-prevention conductive film 181, a transparent conductive film is formed over the entire surface of the protective film 170. Examples of materials that can be used as the transparent conductive film include indium tin oxide and indium zinc oxide. After the transparent conductive film is formed, a photoresist film is formed over the entire surface of the transparent conductive film. The photoresist film is patterned through a photolithography process including an exposure process and a development process, and a photoresist pattern is formed on the transparent conductive film. The photoresist pattern has a shape corresponding to the pixel electrode 180 and the corrosion-prevention conductive film 181. The transparent conductive film is patterned using the photoresist pattern as an etching mask, and the pixel electrode 180 and the corrosion-prevention conductive film 181 are formed on the protective film 170.

화소 전극(180)은 평면에서 보았을 때, 빗 형상을 가지며 형성되고, 공통 전극(131)과 교대로 형성된다. 화소 전극(180)은 제 4 콘택홀(174)을 통해 노출된 드레인 전극(162)과 전기적으로 접속된다. 부식방지 도전막(181)은 제 1 부식방지 도전막(182), 제 2 부식방지 도전막(183) 및 제 3 부식방지 도전막(184)을 포함한다. 제 1 부식방지 도전막(182)은 제 1 콘택홀(171)을 통해 노출된 제 1 테스트 단자(191)를 덮으며 형성되고, 제 2 부식방지 도전막(183)은 제 2 콘택홀(172)을 통해 노출된 제 2 테스트 단자(192)를 덮으며 형성된다. 제 3 부식방지 도전막(184)은 제 3 콘택홀(173)을 통해 노출된 제 3 테스트 단자(193)를 덮으며 형성된다.The pixel electrode 180 is formed with a comb shape when seen in a plan view, and is alternately formed with the common electrode 131. The pixel electrode 180 is electrically connected to the drain electrode 162 exposed through the fourth contact hole 174. The corrosion-resistant conductive film 181 includes a first corrosion-prevention conductive film 182, a second corrosion-prevention conductive film 183, and a third corrosion-prevention conductive film 184. The first corrosion preventing conductive film 182 covers the first test terminal 191 exposed through the first contact hole 171 and the second corrosion preventing conductive film 183 covers the first test terminal 191 exposed through the second contact hole 172 And the second test terminal 192 exposed through the second test terminal 192. [ The third corrosion-resistant conductive film 184 is formed to cover the third test terminal 193 exposed through the third contact hole 173.

실시예 5Example 5

도 7 은 본 발명의 제 5 실시예에 따른 표시장치의 평면도이다. 도 8 은 도 7 에서 Ⅲ-Ⅲ`선을 따라 절단한 단면도이다.7 is a plan view of a display device according to a fifth embodiment of the present invention. 8 is a cross-sectional view taken along line III-III 'in FIG.

도 7 및 도 8 를 참조하면, 표시장치는 기판(110), 게이트 배선(120), 게이트 전극(121), 절연막(140), 채널 패턴(150), 데이터 배선(160), 드레인 전극(162), 보호막(170), 화소 전극(180), 테스트 단자(190) 및 부식방지 도전막(181)을 포함한다.7 and 8, the display device includes a substrate 110, a gate wiring 120, a gate electrode 121, an insulating film 140, a channel pattern 150, a data wiring 160, a drain electrode 162 A protective film 170, a pixel electrode 180, a test terminal 190, and a corrosion-preventing conductive film 181.

기판(110)은 투명한 절연 기판이다. 기판(110)은 예를 들어, 유리 기판 또는 석영 기판일 수 있다.The substrate 110 is a transparent insulating substrate. The substrate 110 may be, for example, a glass substrate or a quartz substrate.

게이트 배선(120)은 기판(110) 상에 제 1 방향으로 배치된다. 도 7 에서는 한 개의 게이트 배선(120)이 표시되어 있지만, 제 5 실시예에 따른 표시장치에서는 복수 개의 게이트 배선(120)들이 기판(110) 상에 배치된다.The gate wiring 120 is disposed on the substrate 110 in the first direction. In FIG. 7, one gate wiring 120 is shown. In the display device according to the fifth embodiment, a plurality of gate wirings 120 are disposed on the substrate 110.

게이트 전극(121)은 게이트 배선(120)으로부터 분기된다. 게이트 전극(121)은 후술될 채널 패턴(150)에 대응한다. 게이트 배선(120) 및 게이트 전극(121)으로 사용될 수 있는 물질의 예로서는 알루미늄, 알루미늄 합금, 구리, 몰리브덴 및 티타늄 등을 들 수 있다.The gate electrode 121 is branched from the gate wiring 120. The gate electrode 121 corresponds to the channel pattern 150 to be described later. Examples of the material that can be used for the gate wiring 120 and the gate electrode 121 include aluminum, an aluminum alloy, copper, molybdenum, and titanium.

절연막(140)은 게이트 배선(120), 게이트 전극(121) 및 후술될 제 1 테스트 단자(191)를 덮는다. 절연막(140)으로 사용될 수 물질의 예로서는 실리콘 산화물 및 실리콘 질화물 등을 들 수 있다.The insulating film 140 covers the gate wiring 120, the gate electrode 121 and the first test terminal 191 to be described later. Examples of the material that can be used for the insulating film 140 include silicon oxide and silicon nitride.

채널 패턴(150)은 절연막(140) 상에 배치된다. 채널 패턴(150)은 게이트 전극(121)에 대응하여 배치된다. 채널 패턴(150)은 아몰퍼스 실리콘 패턴(151) 및 n+아몰퍼스 실리콘 패턴(152)을 포함한다. 아몰퍼스 실리콘 패턴(151)으로 사용되는 물질은 아몰퍼스 실리콘이다. 아몰퍼스 실리콘 패턴(151)은 절연막(140) 상에 배치된다. n+아몰퍼스 실리콘 패턴(152)으로 사용되는 물질은 불순물이 고농도로 주입된 아몰퍼스 실리콘이다. n+아몰퍼스 실리콘 패턴(152)은 아몰퍼스 실리콘 패턴(151) 상에 한 쌍이 서로 소정의 간격으로 이격되어 배치된다.The channel pattern 150 is disposed on the insulating film 140. The channel pattern 150 is disposed corresponding to the gate electrode 121. [ The channel pattern 150 includes an amorphous silicon pattern 151 and an n + amorphous silicon pattern 152. The material used for the amorphous silicon pattern 151 is amorphous silicon. The amorphous silicon pattern 151 is disposed on the insulating film 140. The material used as the n + amorphous silicon pattern 152 is amorphous silicon into which impurities are implanted at a high concentration. The n + amorphous silicon pattern 152 is arranged on the amorphous silicon pattern 151 with a pair of spaced apart from each other at a predetermined interval.

데이터 배선(160)은 절연막(140) 상에, 제 2 방향으로, 게이트 배선(120)과 교차하며 배치된다. 도 7 에서는 한 개의 데이터 배선(160)이 표시되어 있지만, 제 5 실시예에 따른 표시장치는 복수 개의 데이터 배선(160)들이 배치된다. 소오스 전극(161)은 데이터 배선(160)으로부터 분기된다. 소오스 전극(161)은 한 쌍의 n+아몰퍼스 실리콘 패턴(152)들 중 하나와 접촉한다. 데이터 배선(160) 및 소오스 전극(161)으로 사용될 수 있는 물질의 예로서는 알루미늄, 알루미늄 합금, 구리, 몰리브덴 및 티타늄 등을 들 수 있다.The data wiring 160 is disposed on the insulating film 140 in the second direction so as to intersect with the gate wiring 120. Although one data line 160 is shown in FIG. 7, a plurality of data lines 160 are arranged in the display device according to the fifth embodiment. The source electrode 161 is branched from the data line 160. The source electrode 161 is in contact with one of the pair of n + amorphous silicon patterns 152. Examples of the material that can be used for the data wiring 160 and the source electrode 161 include aluminum, an aluminum alloy, copper, molybdenum, titanium, and the like.

드레인 전극(162)은 소오스 전극(161)으로부터, 소정의 간격으로, 서로 이격되어 배치된다. 드레인 전극(162)은 한 쌍의 n+아몰퍼스 실리콘 패턴(152)들 중 나머지 하나와 접촉한다. 드레인 전극(162)으로 사용되는 물질은 데이터 배선(160)으로 사용되는 물질과 동일하다.And the drain electrodes 162 are spaced apart from the source electrode 161 at predetermined intervals. And the drain electrode 162 is in contact with the other one of the pair of n + amorphous silicon patterns 152. The material used for the drain electrode 162 is the same as the material used for the data line 160.

보호막(170)은 데이터 배선(160), 소오스 전극(161), 후술될 제 2 테스트 단자(192) 및 드레인 전극(162)을 덮는다. 보호막(170)은 제 1 콘택홀(171), 제 2 콘택홀(172) 및 제 4 콘택홀(174)을 포함한다. 제 1 콘택홀(171)은 후술될 제 1 테스트 단자(191)의 일부를 노출시키고, 제 2 콘택홀(172)은 후술될 제 2 테스트 단자(192)의 일부를 노출 시킨다. 제 4 콘택홀(174)은 드레인 전극(162)의 일부를 노출시킨다. 보호막(170)으로 사용될 수 있는 물질의 예로서는 실리콘 산화물 및 실리콘 질화물을 들 수 있다.The protective film 170 covers the data line 160, the source electrode 161, the second test terminal 192, and the drain electrode 162, which will be described later. The protective film 170 includes a first contact hole 171, a second contact hole 172, and a fourth contact hole 174. The first contact hole 171 exposes a part of the first test terminal 191 to be described later and the second contact hole 172 exposes a part of the second test terminal 192 to be described later. The fourth contact hole 174 exposes a part of the drain electrode 162. Examples of materials that can be used for the protective film 170 include silicon oxide and silicon nitride.

화소 전극(180)은 보호막(170) 상에 배치되며, 드레인 전극(162)과 전기적으로 접속된다. 화소 전극(180)으로 사용될 수 있는 물질의 예로서는 인듐 틴 옥사이드 및 인듐 징크 옥사이드 등을 들 수 있다.The pixel electrode 180 is disposed on the protective film 170 and is electrically connected to the drain electrode 162. Examples of the material that can be used for the pixel electrode 180 include indium tin oxide and indium zinc oxide.

테스트 단자(190)는 제 1 테스트 단자(191) 및 제 2 테스트 단자(192)를 포함한다. 테스트 단자(190)가 게이트 배선(120) 및 데이터 배선(160) 상에 형성되는 경우에는, 게이트 배선(120) 및 데이터 배선(160) 상에 홈이 형성되고, 상기 홈에 의해서 게이트 배선(120) 및 데이터 배선(160)의 저항이 증가한다. 반면에, 본 실시예에 따르면, 제 1 테스트 단자(191)는 게이트 배선(120)으로부터 분기되며, 제 2 테스트 단자(192)는 데이터 배선(160)으로부터 분기된다. 따라서, 테스트 단자(190)는 게이트 배선(120) 및 데이터 배선(160)의 전기적 특성에 영향을 미치지 않는다. 즉, 테스트 단자(190)에 의해서, 표시장치의 성능이 저하되지 않는다. 테스트 단자(190)는 후술될 부식방지 도전막(181)과의 접촉 면적을 증가시키기 위해서 형성된 복수개의 홈들(191a, 192a)을 포함한다.The test terminal 190 includes a first test terminal 191 and a second test terminal 192. When a test terminal 190 is formed on the gate wiring 120 and the data wiring 160, a groove is formed on the gate wiring 120 and the data wiring 160, and the gate wiring 120 And the resistance of the data line 160 increases. On the other hand, according to the present embodiment, the first test terminal 191 is branched from the gate wiring 120 and the second test terminal 192 is branched from the data wiring 160. Therefore, the test terminal 190 does not affect the electrical characteristics of the gate wiring 120 and the data wiring 160. That is, the performance of the display device is not deteriorated by the test terminal 190. The test terminal 190 includes a plurality of grooves 191a and 192a formed to increase the contact area with the corrosion-prevention conductive film 181 to be described later.

제 1 테스트 단자(191) 및 게이트 배선(120)은 일체로 형성되고, 제 1 테스트 단자(191)의 일부는 제 1 컨택홀(171)을 통해서 노출된다. 게이트 배선(120)의 양 끝단에, 각각 하나의 제 1 테스트 단자(191)가 게이트 배선(120)으로부터 분기되어 배치된다. The first test terminal 191 and the gate wiring 120 are integrally formed and a part of the first test terminal 191 is exposed through the first contact hole 171. One first test terminal 191 is branched from the gate wiring 120 at both ends of the gate wiring 120.

제 2 테스트 단자(192) 및 데이터 배선(160)은 일체로 형성되고, 제 2 테스트 단자(192)의 일부는 제 2 콘택홀(172)을 통해서 노출된다. 데이터 배선(160)의 양 끝단에, 각각 한 쌍의 제 2 테스트 단자(192)들이 데이터 배선(160)으로부터, 분기되어 배치된다. 한 쌍의 제 2 테스트 단자들(192)은 데이터 배선(160)으로부터 서로 대응하여, 반대 방향으로 분기된다.The second test terminal 192 and the data line 160 are integrally formed and a part of the second test terminal 192 is exposed through the second contact hole 172. At both ends of the data line 160, a pair of second test terminals 192 are branched from the data line 160. The pair of second test terminals 192 corresponds to each other from the data line 160 and branches in the opposite direction.

부식방지 도전막(181)은 제 1 부식방지 도전막(182) 및 제 2 부식방지 도전 막(183)을 포함한다. 제 1 부식방지 도전막(182)은 제 1 콘택홀(171)을 통해 노출된 제 1 테스트 단자(191)를 덮는다. 제 2 부식방지 도전막(183)은 서로 대응하여 반대 방향으로 분기된 한 쌍의 제 2 테스트 단자(192)들을 덮는다. 부식방지 도전막(181)은 테스트 단자(190)의 부식을 막는다. 제 2 부식방지 도전막(183)은 한 쌍의 제 2 테스트 단자(192)들을 덮기 때문에, 하나의 제 2 테스트 단자(192)를 덮을 때보다, 제 2 부식방지 도전막(183)의 평면적이 더 넓다. 따라서, 측정기기의 단자는 제 2 부식방지 도전막(183)과 쉽게 전기적으로 접속할 수 있다. 부식방지 도전막(181)으로 사용될 수 있는 물질의 예로서는 인듐 틴 옥사이드 및 인듐 징크 옥사이드 등을 들 수 있다.The corrosion-prevention conductive film 181 includes a first corrosion-prevention conductive film 182 and a second corrosion-prevention conductive film 183. The first corrosion-resistant conductive film 182 covers the first test terminal 191 exposed through the first contact hole 171. The second corrosion-preventive conductive film 183 covers a pair of second test terminals 192 branched in opposite directions corresponding to each other. The corrosion-resistant conductive film 181 prevents corrosion of the test terminal 190. Since the second corrosion-resistant conductive film 183 covers the pair of second test terminals 192, the flatness of the second corrosion-resistant conductive film 183 is smaller than that of the second test terminal 192 It is wider. Therefore, the terminal of the measuring instrument can easily be electrically connected to the second corrosion-prevention conductive film 183. Examples of materials that can be used as the corrosion-resistant conductive film 181 include indium tin oxide and indium zinc oxide.

측정기기의 단자는 제 1 부식방지 도전막(182)에 접촉되고, 게이트 배선(120)의 양 끝단에 배치된 제 1 테스트 단자(191)들을 통해, 측정기기에서 발생한 전기적 신호가 게이트 배선(120)에 인가된다. 게이트 배선(120)을 통과한 전기적 신호는 측정기기에 의해서 분석되고, 게이트 배선(120)의 전기적 특성이 측정된다. 상기 전기적 특성의 예로서는 저항, 단선 여부 및 커패시턴스 등을 들 수 있다.The terminals of the measuring device are brought into contact with the first corrosion preventing conductive film 182 and electric signals generated in the measuring device are applied to the gate wirings 120 . The electrical signal passing through the gate wiring 120 is analyzed by the measuring instrument and the electrical characteristics of the gate wiring 120 are measured. Examples of the electrical characteristics include resistance, disconnection, capacitance, and the like.

측정기기의 단자는 제 2 부식방지 도전막(183)에 접촉되고, 데이터 배선(160)의 양 끝단에 배치된 제 2 테스트 단자(192)들을 통해, 측정기기에서 발생한 전기적 신호가 데이터 배선(160)에 인가된다. 데이터 배선(160)을 통과한 전기적 신호는 측정기기에 의해서 분석되고, 데이터 배선(160)의 전기적인 특성이 측정된다. 상기 전기적 특성의 예로서는 저항, 단선 여부 및 커패시턴스 등을 들 수 있 다.The terminals of the measuring device are brought into contact with the second corrosion-resistant conductive film 183 and electric signals generated in the measuring device are applied to the data lines 160 (not shown) via the second test terminals 192 disposed at both ends of the data line 160 . The electrical signal passing through the data wiring 160 is analyzed by the measuring instrument and the electrical characteristics of the data wiring 160 are measured. Examples of the electrical characteristics include resistance, disconnection, capacitance, and the like.

게이트 배선(120) 및 데이터 배선(160)에 시간에 따라 전압의 세기가 변화하는 전류를 인가하고, 게이트 배선(120) 및 데이터 배선(160)을 통과한 전류의 세기를 시간에 따라서 측정하여, 게이트 배선(120) 및 데이터 배선(160)의 커패시턴스를 측정할 수 있다. 예를 들어, 다음의 식에 의해서 게이트 배선(120) 및 데이터 배선(160)의 커패시턴스를 측정할 수 있다.A current whose voltage intensity varies with time is applied to the gate wiring 120 and the data wiring 160 and the intensity of the current passing through the gate wiring 120 and the data wiring 160 is measured with time, The capacitance of the gate wiring 120 and the data wiring 160 can be measured. For example, the capacitance of the gate wiring 120 and the data wiring 160 can be measured by the following equation.

ΔQ=CΔV? Q = C? V

ΔQ=∫Δi dtΔQ = ∫Δi dt

즉, 게이트 배선(120) 및 데이터 배선(160)을 통과한 전류의 세기(Δi)를 시간에 따라서 적분하면 전하량의 변화(ΔQ)를 알 수 있고, 상기 전하량을 변화한 전압의 세기(ΔV)로 나누어 주면, 게이트 배선(120) 및 데이터 배선(160)의 커패시턴스를 구할 수 있다.That is, when the intensity? I of the current passing through the gate wiring 120 and the data wiring 160 is integrated over time, the change? Q of the amount of charge can be known, and the intensity? V of the voltage, The capacitance of the gate wiring 120 and the data wiring 160 can be obtained.

이와는 다르게, 게이트 배선(120) 및 데이터 배선(160)에 소정의 진폭(amplitude) 및 소정의 진동수(frequency)를 가지는 전기적 신호를 인가하고, 게이트 배선(120) 및 데이터 배선(160)을 통과한 전기적 신호의 진폭과 진동수의 변화를 분석하여 게이트 배선(120) 및 데이터 배선(160)의 저항 및 커패시턴스를 측정할 수 있다.An electrical signal having a predetermined amplitude and a predetermined frequency is applied to the gate wiring 120 and the data wiring 160 and the electric signal having the predetermined amplitude and frequency is applied to the gate wiring 120 and the data wiring 160, The resistance and the capacitance of the gate wiring 120 and the data wiring 160 can be measured by analyzing the change of the amplitude and frequency of the electrical signal.

실시예 6Example 6

도 9a 내지 도 9c 는 본 발명의 제 4 실시예에 의한 표시장치의 제조 방법에 따른 공정을 도시한 단면도들이다.9A to 9C are cross-sectional views illustrating a process according to a method of manufacturing a display device according to a fourth embodiment of the present invention.

도 9a 를 참조하면, 기판(110) 상에 게이트 배선(120), 게이트 전극(121) 및 제 1 테스트 단자(191)가 형성된다.Referring to FIG. 9A, a gate wiring 120, a gate electrode 121 and a first test terminal 191 are formed on a substrate 110.

게이트 배선(120), 게이트 전극(121) 및 제 1 테스트 단자(191)를 형성하기 위해서, 투명하고 절연체인 기판(110) 상에 금속막이 전면적에 걸쳐 형성된다. 상기 금속막으로 사용될 수 있는 물질의 예로서는 알루미늄, 알루미늄 합금, 구리, 몰리브덴 및 티타늄 등을 들 수 있다. 상기 금속막은 화학 기상 증착 공정 또는 스퍼터링 공정에 의해서 형성될 수 있다.In order to form the gate wiring 120, the gate electrode 121 and the first test terminal 191, a metal film is formed over the entire surface of the substrate 110 which is a transparent insulator. Examples of the material that can be used as the metal film include aluminum, an aluminum alloy, copper, molybdenum, and titanium. The metal film may be formed by a chemical vapor deposition process or a sputtering process.

상기 금속막이 형성된 후, 상기 금속막 상에 전면적에 걸쳐, 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 감광성 물질을 포함하며, 상기 포토레지스트 필름은 스핀 공정 또는 슬릿 코팅 공정을 통하여 형성될 수 있다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통해서 패터닝되고, 상기 금속막 상에는 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 게이트 배선(120) 및 제 1 테스트 단자(191)에 대응하는 형상을 가진다. 상기 금속막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 기판(110) 상에 게이트 배선(120), 게이트 전극(121) 및 제 1 테스트 단자(191)가 형성된다.After the metal film is formed, a photoresist film is formed over the entire surface of the metal film. The photoresist film may include a photosensitive material, and the photoresist film may be formed through a spin process or a slit coating process. The photoresist film is patterned through a photolithography process including an exposure process and a development process, and a photoresist pattern is formed on the metal film. The photoresist pattern has a shape corresponding to the gate wiring 120 and the first test terminal 191. The metal film is patterned using the photoresist pattern as an etching mask, and a gate wiring 120, a gate electrode 121, and a first test terminal 191 are formed on the substrate 110.

게이트 전극(121)은 게이트 배선(120)으로부터 분기된다. 제 1 테스트 단자(191)는 평면에서 보았을 때, 다수 개의 홈(191a)들이 형성된다. 제 1 테스트 단자(191)는 게이트 배선(120)의 양 끝단에서, 게이트 배선(120)으로부터 분기되어 형성된다.The gate electrode 121 is branched from the gate wiring 120. The first test terminal 191 has a plurality of grooves 191a as viewed in plan. The first test terminal 191 is formed by branching from the gate wiring 120 at both ends of the gate wiring 120.

게이트 배선(120), 게이트 전극(121) 및 제 1 테스트 단자(191)가 형성된 후, 게이트 배선(120) 및 제 1 테스트 단자(191)를 덮는 절연막(140)이 기판(110) 상에, 전면적에 걸쳐 형성된다. 절연막(140)으로 사용될 수 있는 물질의 예로서는 실리콘 질화물 및 실리콘 산화물 등을 들 수 있다.After the gate wiring 120, the gate electrode 121 and the first test terminal 191 are formed, an insulating film 140 covering the gate wiring 120 and the first test terminal 191 is formed on the substrate 110, Respectively. Examples of the material that can be used for the insulating film 140 include silicon nitride and silicon oxide.

도 9b 를 참조하면, 기판(110) 상에 절연막(140)이 형성된 후, 절연막(140) 상에 채널 패턴(150)이 형성된다.9B, an insulating layer 140 is formed on a substrate 110, and a channel pattern 150 is formed on an insulating layer 140. Referring to FIG.

채널 패턴(150)을 형성하기 위해서, 절연막(140) 상에 전면적에 걸쳐 아몰퍼스 실리콘 박막 및 n+아몰퍼스 실리콘 박막이 차례로 형성된다. 상기 아몰퍼스 실리콘 박막으로 사용되는 물질은 아몰퍼스 실리콘이며, 상기 n+아몰퍼스 실리콘 박막으로 사용되는 물질은 불순물이 고농도로 주입된 아몰퍼스 실리콘이다. 상기 아몰퍼스 실리콘 박막 및 n+아몰퍼스 실리콘 박막이 형성된 후, 상기 n+아몰퍼스 실리콘 박막 상에 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통하여 패터닝 되고, 상기 n+아몰퍼스 실리콘 박막 상에 채널 패턴(150)에 대응하는 형상을 가지는 포토레지스트 필름이 형성된다. 상기 아몰퍼스 실리콘 박막 및 n+아몰퍼스 실리콘 박막은 상기 포토레지스트 필름을 식각마스크로 사용하여 패터닝되고, 절연막(140) 상에 채널패턴(150)이 형성된다.In order to form the channel pattern 150, an amorphous silicon thin film and an n + amorphous silicon thin film are sequentially formed on the insulating film 140 over the entire surface. The material used for the amorphous silicon thin film is amorphous silicon, and the material used for the n + amorphous silicon thin film is amorphous silicon doped with impurities at a high concentration. After the amorphous silicon thin film and the n + amorphous silicon thin film are formed, a photoresist film is formed on the n + amorphous silicon thin film. The photoresist film is patterned through a photolithography process including an exposure process and a development process, and a photoresist film having a shape corresponding to the channel pattern 150 is formed on the n + amorphous silicon thin film. The amorphous silicon thin film and the n + amorphous silicon thin film are patterned using the photoresist film as an etching mask, and a channel pattern 150 is formed on the insulating film 140.

채널 패턴(150)은 게이트 전극(121)에 대응하여 형성된다. 채널 패턴(150)은 아몰퍼스 실리콘 패턴(151) 및 n+아몰퍼스 실리콘 패턴(152)을 포함한다. 아몰퍼스 실리콘 패턴(151)은 절연막(140) 상에 형성되고, n+아몰퍼스 실리콘 패턴(152)은 한 쌍이 아몰퍼스 실리콘 패턴(151) 상에 서로 소정의 간격으로 이격되어 형성된다.The channel pattern 150 is formed corresponding to the gate electrode 121. The channel pattern 150 includes an amorphous silicon pattern 151 and an n + amorphous silicon pattern 152. The amorphous silicon pattern 151 is formed on the insulating film 140 and the pair of the n + amorphous silicon patterns 152 are formed on the amorphous silicon pattern 151 at a predetermined spacing from each other.

채널 패턴(150)이 형성된 후, 절연막(140) 상에 데이터 배선(160), 제 2 테스트 단자(192) 및 드레인 전극(162)이 형성된다.After the channel pattern 150 is formed, the data line 160, the second test terminal 192, and the drain electrode 162 are formed on the insulating film 140.

데이터 배선(160), 소오스 전극(161), 제 2 테스트 단자(192) 및 드레인 전극(162)을 형성하기 위해서, 절연막(140) 상에, 전면적에 걸쳐 소오스/드레인 금속막이 형성된다. 상기 소오스/드레인 금속막으로 사용될 수 있는 물질의 예로서는 알루미늄, 알루미늄 합금, 구리, 몰리브덴 및 티타늄 등을 들 수 있다. 상기 소오스/드레인 금속막이 형성된 후, 상기 소오스/드레인 금속막 상에, 전면적에 걸쳐, 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통하여 패터닝되고, 상기 소오스/드레인 금속막 상에 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 데이터 배선(160), 제 2 테스트 단자(192) 및 드레인 전극(162)에 대응하는 형상을 가진다. 상기 소오스/드레인 금속막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 상기 절연막(140) 상에는 데이터 배선(160), 소오스 전극(161), 제 2 테스트 단자(192) 및 드레인 전극(162)이 형성된다.A source / drain metal film is formed over the entire surface of the insulating film 140 to form the data wiring 160, the source electrode 161, the second test terminal 192, and the drain electrode 162. [ Examples of the material that can be used as the source / drain metal film include aluminum, an aluminum alloy, copper, molybdenum, titanium, and the like. After the source / drain metal film is formed, a photoresist film is formed over the entire surface of the source / drain metal film. The photoresist film is patterned through a photolithography process including an exposure process and a development process, and a photoresist pattern is formed on the source / drain metal film. The photoresist pattern has a shape corresponding to the data line 160, the second test terminal 192, and the drain electrode 162. A source electrode 160, a source electrode 161, a second test terminal 192, and a drain electrode 162 are formed on the insulating layer 140. The source and drain metal layers are patterned using the photoresist pattern as an etch mask, .

데이터 배선(160)은 제 2 방향으로 게이트 배선(120)과 교차하며 형성되고, 소오스 전극(161)은 한 쌍의 n+아몰퍼스 실리콘 패턴(152)들 중 하나와 접촉한다. 소오스 전극(161)은 데이터 배선(160)으로부터 분기된다. 드레인 전극(162)은 소오 스 전극(161)과 서로 소정의 간격으로 이격되어 형성된다. 드레인 전극(162)은 한 쌍의 n+아몰퍼스 실리콘 패턴(152)들 중 나머지 하나와 접촉한다. 제 2 테스트 단자(192)는 한 쌍이 서로 대응하며, 반대 방향으로 데이터 배선(160)으로부터 분기되며, 데이터 배선(160)과 일체로 형성된다. 제 2 테스트 단자(192)는 다수 개의 홈(192a)들을 포함하여 형성된다.The data line 160 is formed to intersect the gate line 120 in the second direction and the source electrode 161 is in contact with one of the pair of n + amorphous silicon patterns 152. The source electrode 161 is branched from the data line 160. The drain electrode 162 is spaced apart from the source electrode 161 by a predetermined distance. And the drain electrode 162 is in contact with the other one of the pair of n + amorphous silicon patterns 152. The pair of the second test terminals 192 correspond to each other, branch from the data line 160 in the opposite direction, and are formed integrally with the data line 160. The second test terminal 192 is formed to include a plurality of grooves 192a.

도 9c 를 참조하면, 데이터 배선(160), 제 2 테스트 단자(192) 및 드레인 전극(162)이 형성된 후, 데이터 배선(160), 제 2 테스트 단자(192) 및 드레인 전극(162)을 덮는 보호막(170)이 기판(110) 상에 형성된다.9C, after the data line 160, the second test terminal 192, and the drain electrode 162 are formed, the data line 160, the second test terminal 192, and the drain electrode 162 A protective film 170 is formed on the substrate 110.

보호막(170)을 형성하기 위해서, 기판(110) 상에 전면적에 걸쳐, 데이터 배선(160), 소오스 전극(161), 제 2 테스트 단자(192) 및 드레인 전극(162)을 덮는 무기막이 형성된다. 상기 무기막을 이루는 물질의 예로서는 실리콘 산화물 및 실리콘 질화물 등을 들 수 있다. 상기 무기막이 형성된 후, 상기 무기막 상에, 전면적에 걸쳐, 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통하여 패터닝되고, 상기 무기막 상에 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 제 1 테스트 단자(191)의 일부에 대응하는 무기막, 제 2 테스트 단자(192)의 일부에 대응하는 무기막 및 드레인 전극(162)의 일부에 대응하는 무기막을 노출한다. 상기 무기막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 기판(110) 상에 보호막(170)이 형성된다. 상기 무기막이 패터닝될 때, 제 1 테스트 단자(191)의 일부에 대응하는 절연막(140)이 제거된다.An inorganic film covering the data line 160, the source electrode 161, the second test terminal 192, and the drain electrode 162 is formed over the entire surface of the substrate 110 in order to form the protective film 170 . Examples of the material constituting the inorganic film include silicon oxide and silicon nitride. After the inorganic film is formed, a photoresist pattern is formed over the entire surface of the inorganic film. The photoresist pattern is patterned through a photolithography process including an exposure process and a development process, and a photoresist pattern is formed on the inorganic film. The photoresist pattern exposes an inorganic film corresponding to a part of the first test terminal 191, an inorganic film corresponding to a part of the second test terminal 192, and an inorganic film corresponding to a part of the drain electrode 162. The inorganic film is patterned using the photoresist pattern as an etching mask, and a protective film 170 is formed on the substrate 110. When the inorganic film is patterned, the insulating film 140 corresponding to a part of the first test terminal 191 is removed.

보호막(170)은 제 1 콘택홀(171), 제 2 콘택홀(172) 및 제 4 콘택홀(174)을 포함한다. 제 1 콘택홀(171)은 제 1 테스트 단자(191)의 일부를 노출하며 형성되고, 제 2 콘택홀(172)은 제 2 테스트 단자(192)의 일부를 노출하며 형성된다. 제 4 콘택홀(174)은 드레인 전극(162)의 일부를 노출하며 형성된다.The protective film 170 includes a first contact hole 171, a second contact hole 172, and a fourth contact hole 174. The first contact hole 171 is formed to expose a part of the first test terminal 191 and the second contact hole 172 is formed to expose a part of the second test terminal 192. The fourth contact hole 174 is formed to expose a part of the drain electrode 162.

보호막(170)이 형성된 후, 보호막(170) 상에 화소 전극(180) 및 부식방지 도전막(181)이 형성된다.After the protective film 170 is formed, the pixel electrode 180 and the corrosion-preventing conductive film 181 are formed on the protective film 170.

화소 전극(180) 및 부식방지 도전막(181)을 형성하기 위해서, 보호막(170) 상에, 전면적에 걸쳐, 투명 도전막이 형성된다. 투명 도전막으로 사용될 수 있는 물질의 예로서는 인듐 틴 옥사이드 및 인듐 징크 옥사이드 등을 들 수 있다. 상기 투명 도전막이 형성된 후, 상기 투명 도전막 상에, 전면적에 걸쳐, 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통해서 패터닝되고, 상기 투명 도전막 상에 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 화소 전극(180) 및 부식방지 도전막(181)에 대응하는 형상을 가진다. 상기 투명 도전막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 보호막 상에 화소 전극(180) 및 부식방지 도전막(181)이 형성된다.In order to form the pixel electrode 180 and the corrosion-prevention conductive film 181, a transparent conductive film is formed over the entire surface of the protective film 170. Examples of materials that can be used as the transparent conductive film include indium tin oxide and indium zinc oxide. After the transparent conductive film is formed, a photoresist film is formed over the entire surface of the transparent conductive film. The photoresist film is patterned through a photolithography process including an exposure process and a development process, and a photoresist pattern is formed on the transparent conductive film. The photoresist pattern has a shape corresponding to the pixel electrode 180 and the corrosion-prevention conductive film 181. The transparent conductive film is patterned using the photoresist pattern as an etching mask, and the pixel electrode 180 and the corrosion-prevention conductive film 181 are formed on the protective film.

화소 전극(180)은 제 4 콘택홀(174)을 통해서 노출된 드레인 전극(162)과 전기적으로 접속된다. 부식방지 도전막(181)은 제 1 부식방지 도전막(182) 및 제 2 부식방지 도전막(183)을 포함한다. 제 1 부식방지 도전막(182)은 제 1 콘택홀(171)을 통해 노출된 제 1 테스트 단자(191)를 덮으며 형성되고, 제 2 부식방지 도전 막(183)은 제 2 콘택홀(172)을 통해 노출된 한 쌍의 제 2 테스트 단자(192)들을 덮으며 형성된다.The pixel electrode 180 is electrically connected to the drain electrode 162 exposed through the fourth contact hole 174. The corrosion-prevention conductive film 181 includes a first corrosion-prevention conductive film 182 and a second corrosion-prevention conductive film 183. The first corrosion preventing conductive film 182 covers the first test terminal 191 exposed through the first contact hole 171 and the second corrosion preventing conductive film 183 covers the first test terminal 191 exposed through the second contact hole 172 And a second test terminal 192 exposed through the first and second test terminals 192 and 192.

기판 상에 형성된 배선으로부터 분기되어 배선과 일체로 형성된 테스트 단자를 통해 배선에 전기적 신호가 인가된다. 따라서, 본 발명에 의하면, 표시장치의 성능은 저하되지 않고, 기판 상에 배치된 배선의 전기적 특성이 측정될 수 있다.An electrical signal is applied to the wiring through a test terminal which is branched from the wiring formed on the substrate and formed integrally with the wiring. Therefore, according to the present invention, the electrical characteristics of the wiring arranged on the substrate can be measured without deteriorating the performance of the display device.

Claims (19)

기판 상에 형성된 배선;A wiring formed on the substrate; 상기 배선의 양 끝단에서 상기 배선으로부터 분기되고, 상기 배선과 일체로 형성되고, 상기 배선의 전기적 특성을 측정하는 외부 기기와 전기적으로 연결하기 위한 테스트 단자; 및A test terminal which is branched from the wiring at both ends of the wiring and which is formed integrally with the wiring and which is electrically connected to an external device that measures electrical characteristics of the wiring; And 상기 배선 및 상기 테스트 단자를 덮으며, 상기 테스트 단자의 일부를 노출하는 콘택홀을 포함하는 막을 포함하는 표시장치.And a contact hole covering the wiring and the test terminal and exposing a part of the test terminal. 제 1 항에 있어서, 상기 배선은 상기 기판 상에 제 1 방향으로 배치되는 제 1 배선 및 상기 기판 상에 제 2 방향으로 배치되는 제 2 배선을 포함하는 표시장치.The display device according to claim 1, wherein the wiring comprises a first wiring arranged in a first direction on the substrate and a second wiring arranged in a second direction on the substrate. 제 2 항에 있어서, 상기 배선은 상기 제 1 배선에 평행하게 배치되는 제 3 배선을 포함하는 표시장치.The display device according to claim 2, wherein the wiring includes a third wiring arranged in parallel with the first wiring. 제 1 항에 있어서, 상기 배선 및 상기 테스트 단자는 동일한 레이어 상에 형성되는 표시장치.The display device according to claim 1, wherein the wiring and the test terminal are formed on the same layer. 제 1 항에 있어서, 상기 테스트 단자는 적어도 하나의 홈을 포함하는 표시장치.The display device according to claim 1, wherein the test terminal comprises at least one groove. 제 1 항에 있어서, 상기 콘택홀에 의해서 노출된 테스트 단자를 덮는 부식방지 도전막을 더 포함하는 표시장치.The display device according to claim 1, further comprising a corrosion-preventing conductive film covering the test terminals exposed by the contact holes. 제 6 항에 있어서, 상기 부식방지 도전막은 인듐 틴 옥사이드 및 인듐 징크 옥사이드 중 적어도 하나 이상을 포함하는 표시장치.The display device according to claim 6, wherein the corrosion-resistant conductive film comprises at least one of indium tin oxide and indium zinc oxide. 삭제delete 제 1 항에 있어서, 상기 테스트 단자는 한 쌍이 서로 대응하여 상기 배선으로 부터 서로 반대방향으로 분기되는 표시장치.The display device according to claim 1, wherein the pair of test terminals correspond to each other and branch from the wiring in opposite directions. 제 9 항에 있어서, 상기 한 쌍의 테스트 단자를 모두 덮는 부식방지 도전막을 포함하는 표시장치.The display device according to claim 9, comprising a corrosion-preventing conductive film covering all of the pair of test terminals. 기판 상에 배선 및 상기 배선의 양 끝단에서 상기 배선으로부터 분기되고, 상기 배선과 일체로 이루어지는 테스트 단자를 형성하는 단계; 및Forming wiring on the substrate and test terminals branched from the wiring at both ends of the wiring and integrated with the wiring; And 상기 테스트 단자의 일부를 노출하는 콘택홀을 포함하며, 상기 배선 및 상기 테스트 단자를 덮는 막을 형성하는 단계를 포함하는 표시장치의 제조 방법.And forming a film covering the wiring and the test terminal, the contact hole including a contact hole exposing a part of the test terminal. 제 11 항에 있어서,12. The method of claim 11, 상기 배선 및 상기 테스트 단자를 형성하는 단계는The step of forming the wiring and the test terminal 제 1 방향으로 형성되는 제 1 배선 및 제 1 배선에서 분기된 제 1 테스트 단자를 형성하는 단계; 및Forming a first test terminal branched from a first wiring and a first wiring formed in a first direction; And 제 2 방향으로 형성되는 제 2 배선 및 제 2 배선에서 분기된 제 2 테스트 단자를 형성하는 단계를 포함하는 표시장치의 제조 방법.Forming a second wiring formed in a second direction and a second test terminal branched from the second wiring. 제 12 항에 있어서, 상기 제 1 배선 및 상기 제 1 테스트 단자를 형성하는 단계에서, 상기 제 1 배선, 상기 제 1 테스트 단자, 상기 제 1 배선에 평행한 제 3 배선 및 상기 제 3 배선에서 분기된 제 3 테스트 단자를 형성하는 표시장치의 제조 방법.The method according to claim 12, wherein, in the step of forming the first wiring and the first test terminal, the first wiring, the first test terminal, the third wiring parallel to the first wiring, And a third test terminal formed on the second insulating film. 제 11 항에 있어서, 상기 배선을 통해 신호를 인가 받는 화소 전극 및 상기 콘택홀을 통해 노출된 테스트 단자를 덮는 부식방지 도전막을 형성하는 단계를 더 포함하는 표시장치의 제조 방법.12. The method of claim 11, further comprising: forming a corrosion-preventing conductive film covering a pixel electrode to which a signal is applied through the wiring and a test terminal exposed through the contact hole. 제 11 항에 있어서, 상기 막을 형성하는 단계는12. The method of claim 11, wherein forming the film comprises: 상기 배선 및 상기 테스트 단자를 덮는 무기막을 형성하는 단계; 및Forming an inorganic film covering the wiring and the test terminal; And 상기 테스트 단자의 일부 및 상기 테스트 단자의 일부에 대응하는 무기막을 함께 제거하는 단계를 포함하는 표시장치의 제조방법.And removing an inorganic film corresponding to a part of the test terminal and a part of the test terminal. 기판 상에 형성된 배선, 상기 배선의 양 끝단에서 상기 배선으로부터 분기되고, 상기 배선과 일체로 이루어지는 테스트 단자 및 상기 배선 및 상기 테스트 단자를 덮으며, 상기 테스트 단자의 일부를 노출하는 콘택홀을 포함하는 막을 포함하는 표시장치에서 상기 테스트 단자에 측정 기기에 전기적으로 연결된 단자를 전기적으로 접속시키는 단계;A test terminal which is branched from the wiring at both ends of the wiring and which is formed integrally with the wiring, and a contact hole which covers the wiring and the test terminal and exposes a part of the test terminal, Electrically connecting a terminal electrically connected to the measuring instrument to the test terminal in a display including a membrane; 상기 단자를 통해서 상기 배선에 전기적 신호를 인가하는 단계; 및Applying an electrical signal to the wiring through the terminal; And 상기 측정 기기에 의하여 상기 배선을 통과한 전기적 신호를 측정하는 단계를 포함하는 표시장치의 전기적 특성을 조사하는 방법.And measuring an electrical signal passing through the wiring by the measuring device. 제 16 항에 있어서, 상기 전기적 특성은 저항, 배선의 단선 여부 및 커패시턴스 중 적어도 하나 이상인 표시장치의 전기적 특성을 조사하는 방법.17. The method of claim 16, wherein the electrical characteristic is at least one of resistance, disconnection of wires, and capacitance. 제 16 항에 있어서, 상기 전기적 신호를 인가하는 단계에서, 상기 배선에 시간의 변화에 따라 전압의 세기가 변하는 전류를 인가하고, 상기 배선을 통과한 전기적 신호를 측정하는 단계에서, 상기 배선을 통과한 전류의 세기를 시간의 변화에 따라 측정하는 표시장치의 전기적 특성을 조사하는 방법.The method according to claim 16, wherein, in the step of applying the electrical signal, a current is applied to the wiring, the voltage of which varies with time, and the electrical signal passing through the wiring is measured. A method for examining an electrical characteristic of a display device that measures the intensity of a current according to a change in time. 제 16 항에 있어서, 상기 전기적 신호를 인가하는 단계에서, 상기 배선에 소정의 진폭 및 소정의 주파수를 가지는 전기적 신호를 인가하고, 상기 배선을 통과한 전기적 신호를 측정하는 단계에서, 상기 배선을 통과한 전기적 신호의 진폭 및 주파수를 측정하는 표시장치의 전기적 특성을 조사하는 방법.The method according to claim 16, wherein, in the step of applying the electrical signal, an electrical signal having a predetermined amplitude and a predetermined frequency is applied to the wiring, and in the step of measuring an electrical signal passing through the wiring, A method for examining the electrical characteristics of a display device for measuring amplitude and frequency of an electrical signal.
KR1020070048451A 2007-05-18 2007-05-18 Display device and method of fabricating the same KR101396699B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070048451A KR101396699B1 (en) 2007-05-18 2007-05-18 Display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070048451A KR101396699B1 (en) 2007-05-18 2007-05-18 Display device and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20080102091A KR20080102091A (en) 2008-11-24
KR101396699B1 true KR101396699B1 (en) 2014-05-19

Family

ID=40288053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070048451A KR101396699B1 (en) 2007-05-18 2007-05-18 Display device and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR101396699B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137154B (en) * 2019-04-04 2021-01-08 惠科股份有限公司 Test structure, substrate and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352072A (en) * 2001-03-26 2001-12-21 Matsushita Electric Ind Co Ltd Thin-film transistor array
KR20050026588A (en) * 2003-09-09 2005-03-15 엘지.필립스 엘시디 주식회사 Liquid crystal display device and fabricating method thereof
KR20070017625A (en) * 2005-08-08 2007-02-13 삼성전자주식회사 Liquid crystal display and manufacturing method of the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352072A (en) * 2001-03-26 2001-12-21 Matsushita Electric Ind Co Ltd Thin-film transistor array
KR20050026588A (en) * 2003-09-09 2005-03-15 엘지.필립스 엘시디 주식회사 Liquid crystal display device and fabricating method thereof
KR20070017625A (en) * 2005-08-08 2007-02-13 삼성전자주식회사 Liquid crystal display and manufacturing method of the same

Also Published As

Publication number Publication date
KR20080102091A (en) 2008-11-24

Similar Documents

Publication Publication Date Title
US9240361B2 (en) Array substrate, method for fabricating and testing array substrate, and display device
US7294855B2 (en) Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof
US6969889B2 (en) Wire structure, a thin film transistor substrate of using the wire structure and a method of manufacturing the same
KR100456151B1 (en) Thin film transistor array substrate and method of manufacturing the same
KR100720095B1 (en) Thin film transistor array panel, method for manufacturing the same
US7728331B2 (en) Thin film transistor panel and manufacturing method thereof
CN100523970C (en) Array substrate for liquid crystal display device using organic semiconductor material and method of fabricating the same
KR20020083249A (en) A contact structure of a wires and method manufacturing the same, and thin film transistor substrate including the contact structure and method manufacturing the same
US9666480B2 (en) Array substrate, method for manufacturing the same and method for measuring the same, display device
KR101396699B1 (en) Display device and method of fabricating the same
US8351015B2 (en) Liquid crystal display panel and method for testing the same
JP3491080B2 (en) Matrix type array substrate for liquid crystal display device and manufacturing method thereof
KR101329284B1 (en) Display substrate and method for manufacturing the same
KR100520824B1 (en) Liquid Crystal Display Device
KR100656899B1 (en) a manufacturing method of a thin film transistor array panel for liquid crystal displays and a structure of align keys thereof
JP2010175585A (en) Method for manufacturing electrooptical device, and electrooptical device
KR100796757B1 (en) A contact structure of a wires, and thin film transistor substrate including the contact structure
JP4693219B2 (en) TFT array substrate for liquid crystal display device and manufacturing method thereof
KR100895308B1 (en) IPS mode type thin film transistor array panel
KR101912940B1 (en) Array substrate for liquid crystal display and manufacturing method of the same
KR20060001139A (en) A structure of dummy pattern for a large scale glass
KR100929668B1 (en) Thin film transistor array panel
KR20070010210A (en) Device testing thin film transistor array panel
KR20080011862A (en) Display substrate and method for manufacturing the same
KR20060074553A (en) Thin film transistor array panel including test of experimental group for measuring contact resistance and measuring method of contact resistance

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 6