JP2005140555A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005140555A5 JP2005140555A5 JP2003374912A JP2003374912A JP2005140555A5 JP 2005140555 A5 JP2005140555 A5 JP 2005140555A5 JP 2003374912 A JP2003374912 A JP 2003374912A JP 2003374912 A JP2003374912 A JP 2003374912A JP 2005140555 A5 JP2005140555 A5 JP 2005140555A5
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- input
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (27)
- 半導体集積回路の複数の出力端子にそれぞれ接続された、所定の抵抗値を持った複数の抵抗器と、
前記複数の抵抗器に所定の電圧を印加する印加手段と、
前記半導体集積回路の複数の入力端子に所定の動作パターン信号を入力する入力手段と、
前記入力手段による所定の動作パターン信号の入力によって前記複数の抵抗器にそれぞれ流れる電流量の総和を測定する測定手段と、
前記測定手段によって測定された電流量の総和を、前記所定の動作パターン信号の入力で正常に動作することが予め確認されている良品サンプルを前記半導体集積回路の代わりにして、前記測定手段によって測定された電流量の総和の正常値と比較する比較手段と、
前記比較手段による比較結果に基づき、前記半導体集積回路が正常であるか否かを判定する判定手段と
を有することを特徴とする半導体集積回路検査装置。 - 前記所定の抵抗値は、前記複数の抵抗器の各々において独立であることを特徴とする請求項1記載の半導体集積回路検査装置。
- 前記所定の動作パターン信号は、複数の動作ステップから成り、
前記測定手段および前記比較手段は、前記所定の動作パターン信号の動作ステップ毎に、前記測定および前記比較をそれぞれ行うことを特徴とする請求項1記載の半導体集積回路検査装置。 - 前記半導体集積回路の複数の出力端子を複数のブロックに分割し、
前記複数のブロックの各々に対して個別に、前記印加手段と前記入力手段と前記測定手段と前記比較手段と前記判定手段とを動作させることを特徴とする請求項1記載の半導体集積回路検査装置。 - 前記判定手段によって前記半導体集積回路が異常と判定されたときのブロックを複数に分割し、該分割された各ブロックに対して個別に、前記印加手段と前記入力手段と前記測定手段と前記比較手段と前記判定手段とを動作させることを繰り返して、前記半導体集積回路における異常が含まれる個所を切り分けることを特徴とする請求項4記載の半導体集積回路検査装置。
- 前記複数の抵抗器は、前記所定の抵抗値が前記複数の抵抗器の各々において同一である第1の状態と、互いに異なる第2の状態とを取り得、
前記印加手段と前記入力手段と前記測定手段と前記比較手段と前記判定手段とは、前記第1の状態および前記第2の状態の両方において動作し、該両方において前記判定手段が正常と判定したときに前記半導体集積回路が最終的に正常と判定することを特徴とする請求項1記載の半導体集積回路検査装置。 - 前記複数の抵抗器を、前記半導体集積回路の複数の出力端子に、それぞれバッファを介して接続したことを特徴とする請求項1記載の半導体集積回路検査装置。
- 前記複数のバッファの各々から出力を行わせるON期間と、前記複数のバッファの各々からの出力を停止させるOFF期間とを有した制御信号を、前記所定の動作パターン信号に同期して、前記複数のバッファに出力する制御信号出力手段を更に有することを特徴とする請求項7記載の半導体集積回路検査装置。
- 前記制御信号のON期間およびOFF期間の各発生タイミングが、前記複数のバッファの各々に亘って同一であることを特徴とする請求項8記載の半導体集積回路検査装置。
- 前記制御信号のON期間の発生タイミングが、前記複数のバッファの各々において互いに異なることを特徴とする請求項8記載の半導体集積回路検査装置。
- 前記所定の動作パターン信号は、複数の動作ステップから成り、前記測定手段および前記比較手段は、前記所定の動作パターン信号の動作ステップ毎に、前記測定および前記比較をそれぞれ行うことを特徴とする請求項8記載の半導体集積回路検査装置。
- 前記制御信号のON期間は、前記所定の動作パターンの各動作ステップにおいて前記複数の抵抗器に流れる電流量が安定している期間に設定されることを特徴とする請求項11記載の半導体集積回路検査装置。
- 前記判定手段によって、前記半導体集積回路が異常であると判定された前記所定の動作パターンの動作ステップにおいて、前記制御信号のON期間が、前記複数のバッファの各1つに順次割り振られるように制御信号を前記制御信号出力手段に発生させて、前記判定手段による判定結果に基づき前記半導体集積回路の出力異常端子を特定する特定手段を更に有することを特徴とする請求項11記載の半導体集積回路検査装置。
- 前記比較手段が、
前記良品サンプルを前記半導体集積回路の代わりにして、前記測定手段によって前記所定の動作パターン信号の全動作ステップに亘って測定された動作ステップ毎の電流量の総和の正常値のうちから極値を検出する第1の検出手段と、
前記第1の検出手段によって検出された極値に基づき、所定幅を持った判定基準ゾーンを作成する作成手段と、
前記半導体集積回路に対して前記測定手段によって前記所定の動作パターン信号の全動作ステップに亘って測定された動作ステップ毎の電流量の総和のうちから極値を検出する第2の検出手段と、
前記第2の検出手段によって検出された極値が、前記作成手段によって作成された判定基準ゾーン内に収まっているか否かを判別する判別手段と、
前記判別手段によって、前記極値が前記判定基準ゾーン内に収まっていないと判別されたとき、前記半導体集積回路に異常があると決定する決定手段と
を有することを特徴とする請求項3記載の半導体集積回路検査装置。 - 前記第1の検出手段によって検出された極値は、前記良品サンプルに対して前記測定手段によって前記所定の動作パターン信号の全動作ステップに亘って測定された動作ステップ毎の電流量の総和の正常値のうちの最大電流値であり、
前記第1の判別手段によって、前記極値が前記判定基準ゾーン内に収まっていると判別されたとき、前記最大電流値に基づき、前記測定手段の電流測定レンジおよび前記複数の抵抗器の抵抗値を設定する設定手段を更に有することを特徴とする請求項14記載の半導体集積回路検査装置。 - 前記比較手段が、前記設定手段による設定の後で、前記半導体集積回路に対して前記測定手段によって前記所定の動作パターン信号の全動作ステップに亘って測定された動作ステップ毎の電流量の総和を、前記良品サンプルを前記半導体集積回路の代わりにして、前記測定手段によって前記所定の動作パターン信号の全動作ステップに亘って測定された電流量の総和の正常値と動作ステップ毎に比較することを特徴とする請求項15記載の半導体集積回路検査装置。
- 半導体集積回路の入力端子に、該半導体集積回路の機能を検査するための所定信号を入力する入力手段と、
前記半導体集積回路の出力端子に負荷を介して、前記半導体集積回路の機能が正常であるときに前記所定信号の入力によって前記半導体集積回路から出力されるべき期待値信号を印加する印加手段と、
前記半導体集積回路の電源電流に基づき前記半導体集積回路の異常を検出する検出手段と
を有することを特徴とする半導体集積回路検査装置。 - 前記印加手段は、正常に動作することが予め確認されている良品サンプルを含み、該良品サンプルには前記入力手段によって前記所定信号が入力されており、
前記検出手段は、前記半導体集積回路の電源電流と、前記良品サンプルの電源電流とに基づき前記半導体集積回路の異常を検出することを特徴とする請求項17記載の半導体集積回路検査装置。 - 前記良品サンプルの入力端子は前記半導体集積回路の入力端子に接続され、前記良品サンプルの出力端子は、第1の負荷を介して前記半導体集積回路の出力端子に接続され、前記良品サンプルの入出力端子は、直列に接続された第2および第3の負荷を介して前記半導体集積回路の入出力端子に接続され、
前記良品サンプルの入力端子と前記半導体集積回路の入力端子との接続点、並びに前記第2および第3の負荷の接続点に前記入力手段によって前記所定信号が入力されることを特徴とする請求項18記載の半導体集積回路検査装置。 - 前記検出手段は、前記半導体集積回路の電源電流量と、前記良品サンプルの電源電流量との差に基づき前記半導体集積回路の異常を検出することを特徴とする請求項18記載の半導体集積回路検査装置。
- 半導体集積回路の入力端子に、該半導体集積回路の機能を検査するための所定信号を入力する入力手段と、
前記半導体集積回路の出力端子に負荷を介して、前記半導体集積回路の機能が正常であるときに前記所定信号の入力によって前記半導体集積回路から出力されるべき期待値信号を印加する印加装置と、
前記印加装置の電源電流に基づき前記半導体集積回路の異常を検出する検出手段と
を有することを特徴とする半導体集積回路検査装置。 - 前記印加装置は、
前記期待値信号を発生する期待値信号発生器と、
前記期待値信号発生器で発生された期待値信号を前記負荷に送るドライバとを含み、
前記検出手段は、前記ドライバの電源電流に基づき前記半導体集積回路の異常を検出することを特徴とする請求項21記載の半導体集積回路検査装置。 - 前記検出手段は、前記ドライバの電源端子側および接地端子側にそれぞれ設けられた電流計によって検出された電源電流に基づき前記半導体集積回路の異常を検出することを特徴とする請求項22記載の半導体集積回路検査装置。
- 前記半導体集積回路の出力端子は、前記半導体集積回路の出力端子と、出力状態の入出力端子とから成り、前記入出力端子に対応して負荷およびドライバが設けられ、
前記入出力端子に出力端子を接続され、前記期待値信号発生器で発生された期待値信号を反転して出力する反転ドライバと、
前記反転ドライバの出力端子を出力状態および出力遮断状態のいずれかに制御する出力制御手段と
を更に有することを特徴とする請求項22記載の半導体集積回路検査装置。 - 半導体集積回路の複数の出力端子にそれぞれ接続された複数の抵抗器を備えた半導体集積回路検査装置に適用される半導体集積回路検査方法において、
前記複数の抵抗器に所定の電圧を印加する印加ステップと、
前記半導体集積回路の複数の入力端子に所定の動作パターン信号を入力する入力ステップと、
前記入力ステップによる所定の動作パターン信号の入力によって前記複数の抵抗器にそれぞれ流れる電流量の総和を測定する測定ステップと、
前記測定ステップによって測定された電流量の総和を、前記所定の動作パターン信号の入力で正常に動作することが予め確認されている良品サンプルを前記半導体集積回路の代わりにして、前記測定ステップによって測定された電流量の総和の正常値と比較する比較ステップと、
前記比較ステップによる比較結果に基づき、前記半導体集積回路が正常であるか否かを判定する判定ステップと
を有することを特徴とする半導体集積回路検査方法。 - 半導体集積回路の入力端子に、該半導体集積回路の機能を検査するための所定信号を入力する入力ステップと、
前記半導体集積回路の出力端子に負荷を介して、前記半導体集積回路の機能が正常であるときに前記所定信号の入力によって前記半導体集積回路から出力されるべき期待値信号を印加する印加ステップと、
前記半導体集積回路の電源電流に基づき前記半導体集積回路の異常を検出する検出ステップと
を有することを特徴とする半導体集積回路検査方法。 - 半導体集積回路の入力端子に、該半導体集積回路の機能を検査するための所定信号を入力する入力ステップと、
前記半導体集積回路の出力端子に負荷を介して、前記半導体集積回路の機能が正常であるときに前記所定信号の入力によって前記半導体集積回路から出力されるべき期待値信号を印加する印加装置の電源電流に基づき前記半導体集積回路の異常を検出する検出ステップと
を有することを特徴とする半導体集積回路検査方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003374912A JP4314096B2 (ja) | 2003-11-04 | 2003-11-04 | 半導体集積回路検査装置および半導体集積回路検査方法 |
US10/979,245 US7317324B2 (en) | 2003-11-04 | 2004-11-03 | Semiconductor integrated circuit testing device and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003374912A JP4314096B2 (ja) | 2003-11-04 | 2003-11-04 | 半導体集積回路検査装置および半導体集積回路検査方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005140555A JP2005140555A (ja) | 2005-06-02 |
JP2005140555A5 true JP2005140555A5 (ja) | 2006-12-21 |
JP4314096B2 JP4314096B2 (ja) | 2009-08-12 |
Family
ID=34686471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003374912A Expired - Fee Related JP4314096B2 (ja) | 2003-11-04 | 2003-11-04 | 半導体集積回路検査装置および半導体集積回路検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4314096B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006105738A (ja) * | 2004-10-04 | 2006-04-20 | Canon Inc | 半導体集積回路検査装置、半導体集積回路検査方法、及びプログラム |
US7557592B2 (en) * | 2006-06-06 | 2009-07-07 | Formfactor, Inc. | Method of expanding tester drive and measurement capability |
US7977959B2 (en) | 2007-09-27 | 2011-07-12 | Formfactor, Inc. | Method and apparatus for testing devices using serially controlled intelligent switches |
JP4727641B2 (ja) * | 2007-10-01 | 2011-07-20 | 日本エンジニアリング株式会社 | テスター装置 |
JP7095491B2 (ja) * | 2018-08-27 | 2022-07-05 | 株式会社デンソー | パルス信号異常検出装置 |
-
2003
- 2003-11-04 JP JP2003374912A patent/JP4314096B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI394961B (zh) | Insulation inspection equipment and insulation inspection methods | |
EP1175624B1 (en) | Integrated circuit with test interface | |
JP5498478B2 (ja) | プログラム可能な利得トランスインピーダンス増幅器過負荷回復回路 | |
JP3546046B2 (ja) | 回路基板の絶縁検査装置及び絶縁検査方法 | |
US7471092B2 (en) | Test apparatus and test method | |
GB2435384A (en) | Method for detecting earth-fault conditions in motor a controller | |
US8275569B2 (en) | Test apparatus and diagnosis method | |
JPH0235322B2 (ja) | ||
CN105102994A (zh) | 绝缘检测装置及绝缘检测方法 | |
CN101285864A (zh) | 半导体集成电路的测试方法及集成电路测试器 | |
JP2008203077A (ja) | 回路検査装置及び回路検査方法 | |
JP2007333465A (ja) | 検査装置 | |
JP2005140555A5 (ja) | ||
JP5707579B2 (ja) | パワー半導体用試験装置 | |
JP2000243795A (ja) | バーンインテスタにおける電源電流測定回路 | |
KR102004842B1 (ko) | 프린트 기판의 절연 검사 장치 및 절연 검사 방법 | |
JP2007198758A (ja) | 検査装置および検査方法 | |
JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
KR102071884B1 (ko) | 부하 제어장치, 부하 제어장치의 전류 계측방법 | |
JP2002228695A (ja) | 抵抗測定装置 | |
JP5474685B2 (ja) | 擬似放電発生器および回路基板検査装置 | |
JP3331103B2 (ja) | Icテスタの電流測定装置 | |
JP4061533B2 (ja) | Icテスタ | |
US20240192257A1 (en) | Device inspection apparatus and device inspection method | |
KR102596731B1 (ko) | 릴레이 검사 시스템 |