JP5707579B2 - パワー半導体用試験装置 - Google Patents

Description

本発明は、ＩＧＢＴなどのパワー半導体で用いられる試験装置に関するものである。

従来より、モジュール組み立て前のテストピース状態で半導体素子の電気性能を評価する場合、テストピースに対してコンタクトピンを導体 に当接して所定の電圧を印加する評価装置が知られている。

また近年、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を用いたパワー半導体技術が進展し、電力を効率的に制御し利用するために必須の技術となっている。パワー半導体は大電力で高速なスイッチングが可能な半導体素子であるから、これらの電気性能を評価するには高電圧且つ高速な駆動及び検出機構を有する評価装置が用いられている。

特開２００５−３４５２４７号公報 特開２００７−０３３０４２号公報 特開２００９−１６８６３０号公報 特開２０１０−１０７４３２号公報

このような評価装置において、必要な試験電圧は試験対象毎に異なり、さらには一素子に対しても複数の電圧での検査が必要となるが、印加電圧を変化させるためにはコンデンサの充放電が必要であるため、放電時に電力が無駄になるという課題があった。例えば、１０００ｕＦのコンデンサを０．５秒周期で６００Ｖと９００Ｖに設定する場合、０．５秒で６００Ｖから９００Ｖまで電圧を上 昇させるためには０．６Ａの電流が必要になる。９００Ｖで０．６Ａであるため、コンデンサのチャージや放電に毎回５４０Ｗが必要である。これはコンデンサ電圧の上げ下げを行うだけのものであり無駄な電力となる。

また、同様に印加電圧を調整するために行う充放電を経て所定の電圧に設定されるまでに時間を要するため、トータルでの試験時間が長くなってしまうという課題があった。

このため、評価装置の消費電力が大きくなりコストアップに繋がり、また試験時間の短縮が困難であるという課題があった。

本発明は上記の課題に鑑みてなされたものであって、パワー半導体用試験装置において少なくとも試験対象であるパワー半導体の負荷となる誘導負荷と、前記誘導負荷をポジティブ側に接続する半導体または機械式のＰ側接続リレーと、ネガティブ側に接続する半導体または機械式のＮ側接続リレーと、前記各部品を接続するバスバーと、パワー半導体のドライバ回路を有するパワー半導体用試験装置において、少なくとも1台以上の数百ボルトから数千ボルトを発生する高圧電源と該高圧電源にそれぞれ接続される少なくとも１つ以上のコンデンサとからなるコンデンサバンクを有し、該コンデンサバンクには、それぞれ半導体または機械式リレーが接続されており、コンデンサバンクを切り替えることができることを特徴とする。

また本発明は、該コンデンサバンクを抵抗を介してワークに接続し、電圧または電流を確認することによりワークのショートを検出することを特徴とする。

また本発明は、該コンデンサバンクの経路にインダクタンスを有し、アバランシェ試験をすることを特徴とする。

また本発明は、該コンデンサバンクの経路に調整機構を持ったインダクタンスを有し、アバランシェ試験をすることを特徴とする。

本発明に係るパワー半導体用試験装置は、簡素な構成でもって試験対象のパワー半導体の評価試験において必要な電圧への切り替えを、充放電による電力損失がなく高効率であり、且つ切り替えに伴う時間的ロスを極小にすることが出来、低コスト且つ高速でパワー半導体の試験が可能となるという利点がある。また充放電が無いため、より小出力電力の電源装置で同じ試験項目を短時間で実施可能となる。例えば、前述のように１０００ｕＦのコンデンサを ０．５秒周期で６００Ｖと９００Ｖに設定する場合、５４０Ｗ以上の電源装置が必要であるが、本発明によれば充放電が少ないため、より出力電力の低い１００Ｗ以下の電源装置２台でもより速い速度で同じ試験項目を実施することが可能となる。またコンデンサの充放電が少なくなるためコンデンサの発熱低減や寿命を延ば す効果もある。また、電源装置及びコンデンサの発熱低減の効果があることから、高密度実装が可能となり装置が小型化できる効果もある。

また本発明に係るパワー半導体用試験装置は、簡素な構成でもって試験対象のパワー半導体のスイッチング特性試験及びスクリーニング試験を、同一装置で並行して行うことが出来、高速且つ低コストでパワー半導体の試験が可能となるという利点がある。

また本発明に係るパワー半導体用試験装置は、簡素な構成でもって試験対象のパワー半導体に印加する試験電圧の波形を変化させることが出来、試験対象の変更や素子特性のバラツキにも柔軟に対応出来、高速且つ低コストでパワー半導体の試験が可能となるという利点がある。

図１は本発明に係るパワー半導体用試験装置の一実施例に係る回路図である。（実施例１） 図２は本発明に係るパワー半導体用試験装置の一実施例に係るタイムチャートを示す概念図である。（実施例１） 図３は従来のパワー半導体用試験装置の例に係る回路図である。 図４は従来のパワー半導体用試験装置の例に係るタイムチャートを示す概念図である。 図５は本発明に係るパワー半導体用試験装置の他の実施例に係る回路図である。（実施例２） 図６は本発明に係るパワー半導体用試験装置の他の実施例に係るタイムチャートを示す概念図である。（実施例２） 図７は本発明に係るパワー半導体用試験装置の他の実施例に係る回路図である。（実施例３） 図８は本発明に係るパワー半導体用試験装置の他の実施例に係るタイムチャートを示す概念図である。（実施例３） 図９は本発明に係るパワー半導体用試験装置の他の実施例に係る回路図である。（実施例４） 図１０は本発明に係るパワー半導体用試験装置の他の実施例に係る回路図である。 図１１は本発明に係るパワー半導体用試験装置の他の実施例に係る回路図である。 図１２は本発明に係るパワー半導体用試験装置の他の実施例に係る回路図である。（実施例５）

本発明は、簡素な構成でもって試験対象のパワー半導体の評価試験において必要な電圧への切り替えを、充放電による電力損失がなく高効率であり、且つ切り替えに伴う時間的ロスを極小にすることが出来、低コスト且つ高速でパワー半導体の試験が可能なパワー半導体試験装置を提供すため、少なくとも1台以上の数百ボルトから数千ボルトを発生する高圧電源と該高圧電源にそれぞれ接続される少なくとも1つ以上のコンデンサとからなるコンデンサバンクを有し、該コンデンサバンクには、それぞれ半導体または機械式リレーが接続されており、コンデンサバンクを切り替えることができる構造とした。なお、本発明にかかる被検物であるパワー半導体は、シングルモジュールに限定されるものではなく、マルチモジュールの形態であっても問題なく、またチップやウェハであっても問題ない。

図１は本発明に係るパワー半導体用試験装置の一実施例に係る回路図である。本実施例に於いては、少なくとも試験対象であるパワー半導体４，５の負荷となる誘導負荷３と、前記誘導負荷３をポジティブ側に接続する半導体または機械式のＰ側接続リレー２１と、ネガティブ側に接続する半導体または機械式のＮ側接続リレー２２と、前記各部品を接続するバスバーと、パワー半導体４，５のドライバ回路６，７を有するパワー半導体用試験装置において、少なくとも1台以上の数百ボルトから数千ボルトを発生する高圧電源と、該高圧電源にそれぞれ接続される少なくとも1つ以上のコンデンサとからなるコンデンサバンクを有し、該コンデンサバンクには、それぞれ半導体または機械式リレーが接続されており、コンデンサバンクを切り替えることができる構造とした。

本実施例の方法を用いることにより、簡素な構成でもって試験対象のパワー半導体の評価試験において必要な電圧への切り替えを、充放電による電力損失がなく高効率であり、且つ切り替えに伴う時間的ロスを極小にすることが出来、高速且つ低コストでパワー半導体の試験が可能となった。なお、図１においては被検物であるパワー半導体４，５をそれぞれ単一のトランジスタとして図示しているが、これは模式的に示したものであって、本発明にかかる被検物であるパワー半導体は、シングルモジュールに限定されるものではなく、マルチモジュールの形態であっても問題なく、またチップやウェハであっても問題ないことは前記の通りであり、これは他の実施例や図に関しても同様である。

ここで、本実施例の方法を従来例と比較しながら説明する。パワー半導体の評価検査にあたっては、特性解析のために複数のレベルの電圧を印加して測定を行うことが通常である。そのため、従来は試験電流を放出するコンデンサに充電される電圧を、試験電圧が変わるたびに充放電により所定の電圧に調整することが行われていた。

図３は従来のパワー半導体用試験装置の例に係る回路図であり、図４は従来のパワー半導体用試験装置の例に係るタイムチャートを示す概念図である。ここでは、試験電圧として６００V及び９００Vの２レベルが要求されている。これに応えるため、従来は電圧センサ、ドライバ回路及び比較機を用いて、電圧センサ５３１の出力と試験電圧指令とを比較し、試験電圧指令よりも電圧センサ５３１の出力が高い場合は、ドライバ回路５３３をＯＮにして放電することにより試験電圧を所望の値にするという操作を行っていた。このため、試験電圧が頻繁に変わる場合、放電する電力が大きくなるため電力の無駄が多くなっていた。

図４は従来のパワー半導体用試験装置の例に係るタイムチャートを示す概念図である。これからわかるように、試験電圧指令が変化する度に電圧センサ５３１と指令電圧の比較を行い、指令に対してセンサ電圧が低い場合は充電、高い場合は放電を行って所望の電圧レベルを得ていた。この際、センサ電圧が指令電圧よりも高い場合はエラー検出器５３２からエラー信号が発信され、ゲート駆動回路５３３によりゲート５２がＯＮとなり、コンデンサ２より放電抵抗５１に電流が流れて放電が行われ、電圧センサにより所望の電圧が得られた時点で放電を停止する、という準備動作が行われていた。

ここで、放電により電圧を低下させるプロセスでは放電抵抗に電流を流して熱として電力を消費することになり、電力の利用効率は非常に低いものとなっていた。また同時に図４からわかるように充放電には一定の時間がかかり、この時間は準備動作期間として測定が出来ない時間となるため、トータルで試験時間が長くなり、効率的な試験を行うことが出来ず、スループットの向上も困難であった。

また放電時にはバスバー電圧のオーバーシュートがみられ、所定の電圧に安定するまでにはさらに時間がかかることが見て取れ、効率化には非常な困難があることがわかる。

これに対して、図１に示す本発明に係る実施例によれば、電源及びコンデンサから構成されるバンクを複数具備し、これらのコンデンサを予め必要な電圧までそれぞれ充電し、これらを指令に基づいて切り替えることにより、被検査パワー半導体に対して指令に則った電圧を印加する構成となっている。

実施例１に於いては、９００V及び６００Vの２レベルの電圧が指令により切り替えられる。各電圧印加の指令はリレー駆動回路６０に入力され、リレー駆動回路６０は指令の電圧レベルに応じてリレー駆動信号Ｓ１又はＳ２を出力して半導体または機械式リレー２３又は２４を開閉し、試験対象であるパワー半導体４，５への試験電流を９００V又は６００Vの電圧で試験回路に供給する。試験回路はパワー半導体４，５の負荷となる誘導負荷３と、前記誘導負荷３をポジティブ側に接続する半導体または機械式のＰ側接続リレー２１と、ネガティブ側に接続する半導体または機械式のＮ側接続リレー２２と、前記各部品を接続するバスバーと、パワー半導体４，５のドライバ回路６，７を有する。また、図示していないが、コンデンサ電流が過大な電流となる場合にコンデンサ電流を遮断する保護回路を有することが一般的である。

かかる構成を取ったことにより、電圧調整のためのコンデンサの充放電が不要となり、図２に示すタイムチャートのように、従来例とは異なり所望の電圧がタイムラグなしに得られ、高速な試験が可能となって試験時間が短縮され、スループットの向上に与って有効であった。

また、所定の電圧までコンデンサを放電することにより生じていた電力の無駄がなくなり、トータルで高速且つ低コストでパワー半導体の試験が可能となった。

次に、本発明に係る他の実施例について説明する。図５は本発明に係るパワー半導体用試験装置の、実施例２に係る回路図である。本実施例に於いては、実施例１における各電圧供給バンクの経路にプリチャージ用のバイパスを設けた。バイパスはスイッチ５５、５６及び抵抗５３、５４より構成される。図６は本発明に係るパワー半導体用試験装置の、実施例２に係るタイムチャートを示す概念図である。実施例１と同様に９００V及び６００Vの２電圧が与えられるが、これらの夫々に対して夫々の電圧印加時間より広い範囲でＨｉとなるプリチャージ指令が与えられ、プリチャージ指令に対応して前記のバイパスのスイッチがＯＮとなるようリレー駆動回路からリレー駆動信号が出力される。このプリチャージ期間は夫々の経路上に存在する抵抗のため、バスバー電圧の立ち上がり及び立ち下がりは傾斜を有するようになり、実施例１のように急峻なパルス電圧が与えられることがなくなる。

実施例２に於いては、プリチャージを採用することにより電圧の印加が緩やかに行われるようになるため、特に破壊に対して耐性が低く、保護が必要な素子を検査する際に有効である。また、プリチャージ時の印加電圧または印加電流を計測することにより、素子がショート故障していることを識別することができる。もしショート故 障している場合に、直ちに試験を中止することにより、素子へ過電流が流れたり、コンタクトの溶着が生ずるなどの装置故障を未然に防止することができる。

次に、本発明に係る他の実施例について説明する。図７は本発明に係るパワー半導体用試験装置の実施例３に係る回路図である。また、図８は本発明に係るパワー半導体用試験装置の実施例３に係るタイムチャートを示す概念図である。本実施例に於いては、コンデンサバンクを３系統有し、３レベルの電圧に対応している。タイムチャートは図８に示す通りである。

こので実施例３に於いてはコンデンサバンクを３系統備えることで３レベルの試験電圧に対応しているが、本発明はコンデンサバンク及び対応する試験電圧のレベルに制限はなく、コンデンサバンクの数を増加させることにより、より多レベルの試験電圧供給に対応することが出来る。

次に、本発明に係る他の実施例について説明する。図９は本発明に係るパワー半導体用試験装置の実施例４に係る回路図である。本実施例に於いては、コンデンサバンクの一方に付加的なインダクタ１０３を配設し、かかるバンクからの電圧供給の場合は全体として寄生インダクタンスＬｓが高くなっている。

ここで、被検査パワー半導体への印加電圧は誘導負荷を含めた回路のインダクタンスの総和Ｌｓにより定まる応答速度により変化する。Ｌｓが小さい場合はｄｉ／ｄｔが小さくなり、応答速度が速くなって、素子のスイッチング特性の確認が可能となる。Ｌｓが大きくなると応答速度が遅くなり、コレクターエミッタ間電圧はアバランシェとなって頭打ちになり、スイッチング特性の測定が出来なくなるが、アバランシェ耐量の測定が可能となる。

本実施例の場合は、電源１、コンデンサ２、バスバー１４及びリレー２３から構成されるバンクは相対的にＬｓが小さいから、比較的低電圧に設定してスイッチング特性の測定に使用する。また、電源１０１、コンデンサ１０２、バスバー１５、１６、インダクタ１０３及びリレー２４から構成されるバンクは相対的にＬｓが大きいから、高電圧に設定してアバランシェ耐量の測定に使用する。かかる構成によって、、一装置で素子の応答特性及びアバランシェ耐量を測定可能なパワー半導体試験装置が実現される。

以下、さらに本発明に係る実施の例を記す。図１０、図１１、は夫々本発明に係るパワー半導体用試験装置の他の実施例に係る回路図である。図１０乃至図１２に示すように、本発明に係る複数のコンデンサバンクは、その電源、コンデンサ及びリレーの接続により直列又は並列接続など多様な形態が実現し得るが、図に示したものも含めてそれらいずれの形態を取ってもコンデンサバンクを切り替えることにより複数の試験電圧を得るものであれば問題ない。斯様な構成を取ることによって、コンデンサバンクのコストダウンが図れる効果もある。

図１２は本発明に係るパワー半導体用試験装置の実施例５に係る回路図である。本実施例は、コンデンサバンクの経路に調整機構を持ったインダクタンスを追加し、アバランシェ試験に対応したものである。具体的には、コンデンサバンクの経路上のバスバーを分割して、バスバー１８の位置をスライドして可変とし、インダクタンスを調整出来るようにした。

本実施例の方法を用いることにより、簡便な方法で試験回路のインダクタンスを調整出来るようになり、一装置で素子の応答特性及びアバランシェ耐量を測定可能になるとともに、試験対象の変更や素子特性のバラツキにも柔軟に対応出来、高速且つ低コストでパワー半導体の試験が可能となった。

以上述べて来たように、本発明により簡素な構成でもって試験対象のパワー半導体のスイッチング特性試験及びスクリーニング試験を、同一装置で並行して行うことが出来、高速且つ低コストでパワー半導体の試験が可能なパワー半導体用試験装置が得られた。また、本発明により簡素な構成でもって試験対象のパワー半導体に印加する試験電圧の波形を変化させることが出来、試験対象の変更や素子特性のバラツキにも柔軟に対応出来、高速且つ低コストでパワー半導体の試験が可能なパワー半導体用試験装置が得られた。

本発明に係るパワー半導体用試験装置は、簡素な構成でもって試験対象のパワー半導体のスイッチング特性試験及びスクリーニング試験を、同一装置で並行して行うことが出来、高速且つ低コストでパワー半導体の試験が可能となるという利点があり、もって産業の発展に寄与するものである。

また本発明に係るパワー半導体用試験装置は、簡素な構成でもって試験対象のパワー半導体に印加する試験電圧の波形を変化させることが出来、試験対象の変更や素子特性のバラツキにも柔軟に対応出来、高速且つ低コストでパワー半導体の試験が可能となるという利点があり、もって産業の発展に寄与するものである。

１，１０１ 高圧電源
２，１０２ 試験電流を放出するコンデンサ
３ パワー半導体の負荷となる誘導負荷
４，５ パワー半導体
２１ Ｐ側接続リレー
２２ Ｎ側接続リレー
６，７ パワー半導体のドライバ回路
１０，１１，１２，１３，１４，１５ バスバー
５３１ 電圧センサ
５３３ ドライバ回路
５３２ 比較機

Claims (4)

1. 少なくとも試験対象であるパワー半導体の負荷となる誘導負荷と、
   前記誘導負荷をポジティブ側に接続する半導体または機械式のＰ側接続リレーと、
   ネガティブ側に接続する半導体または機械式のＮ側接続リレーと、
   前記誘導負荷、前記Ｐ側接続リレー、及び、前記Ｎ側接続リレーを接続するバスバーと、
   パワー半導体のドライバ回路を有するパワー半導体用試験装置において、
   数百ボルトから数千ボルトを発生する高圧電源と、
   該高圧電源にそれぞれ接続されるコンデンサとからなるコンデンサバンクを少なくとも２つ以上有し、
   該コンデンサバンクには、それぞれ半導体または機械式リレーが接続されており、
   コンデンサバンクを切り替えることができることを特徴とする
   パワー半導体用試験装置において、
   該コンデンサバンクは抵抗を介して被検査パワー半導体に接続する経路を有し、
   電圧または電流を確認することにより被検査パワー半導体のショートを検出することを特徴とする
   パワー半導体用試験装置。
2. 少なくとも試験対象であるパワー半導体の負荷となる誘導負荷と、
   前記誘導負荷をポジティブ側に接続する半導体または機械式のＰ側接続リレーと、
   ネガティブ側に接続する半導体または機械式のＮ側接続リレーと、
   前記誘導負荷、前記Ｐ側接続リレー、及び、前記Ｎ側接続リレーを接続するバスバーと、
   パワー半導体のドライバ回路を有するパワー半導体用試験装置において、
   数百ボルトから数千ボルトを発生する高圧電源と、
   該高圧電源にそれぞれ接続されるコンデンサとからなるコンデンサバンクを少なくとも２つ以上有し、
   該コンデンサバンクには、それぞれ半導体または機械式リレーが接続されており、
   コンデンサバンクを切り替えることができることを特徴とする
   パワー半導体用試験装置において、
   該コンデンサバンクは抵抗を介して被検査パワー半導体に接続する経路を有し、
   また該装置はプリチャージ時の印加電圧または印加電流を計測する計測器と、
   該計測器の出力に応じて試験を注意する手段とを備え、
   電圧または電流を確認することにより被検査パワー半導体のショートを検出することを特徴とする
   請求項１記載のパワー半導体用試験装置。
3. 少なくとも試験対象であるパワー半導体の負荷となる誘導負荷と、
   前記誘導負荷をポジティブ側に接続する半導体または機械式のＰ側接続リレーと、
   ネガティブ側に接続する半導体または機械式のＮ側接続リレーと、
   前記誘導負荷、前記Ｐ側接続リレー、及び、前記Ｎ側接続リレーを接続するバスバーと、
   パワー半導体のドライバ回路を有するパワー半導体用試験装置において、
   数百ボルトから数千ボルトを発生する高圧電源と、
   該高圧電源にそれぞれ接続されるコンデンサとからなるコンデンサバンクを少なくとも２つ以上有し、
   該コンデンサバンクには、それぞれ半導体または機械式リレーが接続されており、
   コンデンサバンクを切り替えることができることを特徴とする
   パワー半導体用試験装置において、
   該コンデンサバンクの経路にインダクタンスを備え、
   アバランシェ試験をすることを特徴とする
   パワー半導体用試験装置。
4. 少なくとも試験対象であるパワー半導体の負荷となる誘導負荷と、
   前記誘導負荷をポジティブ側に接続する半導体または機械式のＰ側接続リレーと、
   ネガティブ側に接続する半導体または機械式のＮ側接続リレーと、
   前記誘導負荷、前記Ｐ側接続リレー、及び、前記Ｎ側接続リレーを接続するバスバーと、
   パワー半導体のドライバ回路を有するパワー半導体用試験装置において、
   数百ボルトから数千ボルトを発生する高圧電源と、
   該高圧電源にそれぞれ接続されるコンデンサとからなるコンデンサバンクを少なくとも２つ以上有し、
   該コンデンサバンクには、それぞれ半導体または機械式リレーが接続されており、
   コンデンサバンクを切り替えることができることを特徴とする
   パワー半導体用試験装置において、
   該コンデンサバンクの経路に調整機構を持ったインダクタンスを備え、
   アバランシェ試験をすることを特徴とする
   パワー半導体用試験装置。

Images