JP2000235053A - 計測装置 - Google Patents
計測装置Info
- Publication number
- JP2000235053A JP2000235053A JP11035578A JP3557899A JP2000235053A JP 2000235053 A JP2000235053 A JP 2000235053A JP 11035578 A JP11035578 A JP 11035578A JP 3557899 A JP3557899 A JP 3557899A JP 2000235053 A JP2000235053 A JP 2000235053A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- output
- preamplifier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Abstract
が可能な4線式抵抗測定を行う計測装置を提供すること
を目的とする。 【解決手段】 4線式抵抗測定を行う計測装置におい
て、プラス電流端子及びマイナス電流端子に定電流を供
給する測定用定電流源回路と前記マイナス電流端子を出
力端子に接続され、非反転入力端子をゼロ電位点に接続
し反転入力端子をプラス電圧端子に接続された演算増幅
器と、マイナス電圧端子とゼロ電位点との電位差を検出
するプリアンプを備え、前記演算増幅器によって前記プ
ラス電圧端子の電位をゼロ電位となるように制御し、前
記プリアンプによって前記マイナス電圧端子とゼロ電位
点との間に発生するマイナス側の電圧を検出することに
よって、前記被測定物の両端に発生する電圧を検出し、
抵抗値を求めるように構成した。
Description
法及び計測装置の改善に関し、特に4線式抵抗測定の高
速化と高精度化を実現するとともに、被測定物と計測装
置を接続する配線等の接触不良または断線等によって発
生しうる誤測定を防止することが可能な計測装置に関す
るものである。
構成を図5を用いて説明する。同図は従来の高精度4線
式デジタルマルチメータの4線式抵抗測定回路の一例で
ある。
1の一端は、測定装置100のプラス電流端子3及びプ
ラス電圧端子4に接続され、被測定抵抗1の他の一端
は、測定装置100のマイナス電流端子6及びマイナス
電圧端子5に接続されている。
が基準抵抗9を介してプラス電流端子3に印加されてい
る。また、マイナス電流端子6は、非反転入力端子をゼ
ロ電位点に接続され反転入力端子を前記プラス電流端子
3に接続された演算増幅器10の出力端子に接続されて
いる。更にこの演算増幅器10の出力は、位相補償用コ
ンデンサ14を介して負帰還されている。
子5はFETスイッチ11と12の一端にそれぞれ接続
され、このFETスイッチ11と12の他の一端は、演
算増幅器を利用した非反転型アンプであるプリアンプ7
の入力に接続されている。このプリアンプ7の出力が被
測定抵抗1の測定電圧信号として後段の制御回路13に
入力され、ここでデジタル値に変換された後、適切な演
算処理が施され、その結果が被測定抵抗1の抵抗値とし
て表示器(図示せず。)等に表示される。また、この制
御回路13は、FETスイッチ11と12のオンオフ動
作も管理している。
装置100は、被測定抵抗1に既知の定電流Isをプラ
ス電流端子3からマイナス電流端子6に向かって流し、
被測定抵抗1の両端に発生する電圧をプラス電圧端子4
とマイナス電圧端子5から測定し、この電圧を定電流I
sで除算して被測定抵抗1の抵抗値を求める。
抵抗9及び演算増幅器10によって発生され、その大き
さは、基準抵抗9の下端aが演算増幅器10の作用によ
ってゼロ電位に制御されるため、基準電圧48の電圧値
を基準抵抗9の抵抗値で除算して得られた値となる。
抵抗1に流し、この被測定抵抗1のプラス側に発生する
電圧Rv+をFETスイッチ11をオン、FETスイッ
チ12をオフとすることによって、プリアンプ7に入力
し検出すると共にこの値を記憶し、次にこの被測定抵抗
1のマイナス側に発生する電圧Rv−をFETスイッチ
11をオフ、FETスイッチ12をオンとすることによ
って、プリアンプ7に入力し検出すると共にこの値を記
憶する。
した被測定抵抗1のプラス側に発生する電圧Rv+から
マイナス側に発生する電圧Rv−を減算し、その値を定
電流Isの電流値で除算して被測定抵抗1の抵抗値を求
める。
な構成の非反転アンプをプリアンプとして用いることが
可能であると共に、2回の測定を行ってプラス側に発生
する電圧とマイナス側に発生する電圧の差を求めること
により、前記プリアンプのオフセット電圧によるドリフ
トをキャンセルすることが可能となり、被測定抵抗1の
抵抗値を高精度に測定することが可能となる。
ものがある。同図は、生産ラインに用いる計測装置のよ
うに、高速測定を行う用途に用いられる計測装置の一例
である。同図において、図5と同様のものは同一の符号
を付しその説明を省略する。
流Isを流してその両端に発生する電圧から抵抗値を求
めるという原理は図5の計測装置と同様であるが、図6
の計測装置では、プラス電圧端子4とマイナス電圧端子
5をプリアンプ7の非反転入力と反転入力にそれぞれ接
続し、プリアンプ7を差動アンプとして用いている。
ンプ7を差動アンプとして用いることにより、被測定抵
抗1に定電流Isを流してその両端に発生する電圧を1
回の測定で求めることができるため、高速測定が可能と
なる。
した従来の計測装置では、被測定抵抗1の両端に発生す
る電圧を求めるために、2回の測定を行う必要があるこ
とから測定に要する時間が長くかかり、高速測定を行う
ことができないという問題点があった。
プリアンプ7を差動アンプとして用いることにより、1
回の測定で被測定抵抗1の両端に発生する電圧を測定す
ることが可能であるが、このような構成の計測装置で
は、その測定精度がプリアンプ7の精度に依存してしま
うという問題点がある。つまり、高精度の測定を行うた
めにはプリアンプ7を構成する抵抗の絶対値のマッチン
グに、期待する測定精度以上の精度が必要となる。現実
的にはトリマ抵抗で微調整の作業が必要となり作業工数
が増えてしまう。また、市販の差動アンプでゲイン誤差
が0.02%程度と比較的良いものもあるが高価であ
り、更に市販品でそれ以上の精度を望むことは難しい。
従って、差動アンプを用いる電圧測定回路は、高精度測
定を行う計測装置には適用できないという問題点があっ
た。
精度測定と高速測定を同時に実現することが可能な4線
式抵抗測定を行う計測装置を提供することを目的とす
る。
るために請求項1に記載の発明では、プラス電流端子及
びマイナス電流端子を介して被測定物に定電流を供給す
るとともに、プラス電圧端子及びマイナス電圧端子を介
して前記被測定物の両端に発生する電圧を検出して前記
被測定物の抵抗値を測定する4線式抵抗測定を行う計測
装置において、前記プラス電流端子及びマイナス電流端
子に定電流を供給する測定用定電流源回路と、出力端子
を前記マイナス電流端子に接続し、非反転入力端子をゼ
ロ電位点に接続し、反転入力端子を前記プラス電圧端子
に接続した演算増幅器と、前記マイナス電圧端子とゼロ
電位点との電位差を検出するプリアンプを備え、前記演
算増幅器によって前記プラス電圧端子の電位をゼロ電位
となるように制御し、前記プリアンプによって前記マイ
ナス電圧端子とゼロ電位点との間に発生する負電圧を検
出することによって、前記被測定物の両端に発生する電
圧を測定し、これを抵抗値換算して前記被測定物の抵抗
を求めるように構成されたことを特徴とするものであ
る。
動アンプを用いることなく1回の測定で測定することが
可能となる。
の計測装置に用いる定電流源回路を簡単な回路構成で実
現することが可能となる。
定を行う計測装置において、前記プラス電流端子及びマ
イナス電流端子に定電流を供給する測定用定電流源回路
と、出力端子を前記マイナス電流端子に接続し、非反転
入力端子をゼロ電位点に接続し、反転入力端子を前記プ
ラス電圧端子に接続した演算増幅器と、前記マイナス電
圧端子とゼロ電位点との電位差を検出するプリアンプか
ら成る抵抗測定回路と、前記プラス電流端子の電圧を入
力とするコンパレータと、前記プリアンプの入力電圧を
プルアップするプリアンプ用プルアップ回路と、前記演
算増幅器の反転入力に接続された断線検知用定電流源回
路と、前記プリアンプの出力を入力するバッファアンプ
と、前記バッファアンプの入力端子に前記コンパレータ
の出力を制御端子に入力するスイッチ回路を介して接続
されたバッファアンプ用プルアップ回路から成る断線検
知回路を備えたことを特徴とするものである。
簡単な回路を付加するだけで、断線検知回路を実現する
ことが可能となる。
3に記載の計測装置と被測定物を接続する各配線がオー
プン状態となったことを、前記バッファアンプの出力を
プラス側に出力することによって検知することが可能と
なる。
の計測装置に用いる定電流源回路を簡単な回路構成で実
現することが可能となる。
説明する。図1は本発明に係る計測装置の一実施例を示
す回路図である。同図において従来例で説明した図5と
同一のものは同一の符号を付し、その説明を省略する。
流源回路49に基準電圧を供給し、測定用定電流源回路
49の出力はプラス電流端子3に接続される。また、出
力端子をマイナス電流端子6に接続された演算増幅器1
0の反転入力はプラス電圧端子4に接続され、プリアン
プ7の入力はマイナス電圧端子5に接続される。
を利用して構成された非反転アンプである。
て、測定用定電流源回路49から流れ出た定電流Isは
被測定抵抗1を通って演算増幅器10に流れ込む。演算
増幅器10はプラス電圧端子4をゼロ電位に制御してい
るので、プリアンプ7によってゼロ電位を基準にマイナ
ス電圧端子5の電圧を測定すれば、被測定抵抗1の両端
に発生した電圧を1回の測定で検出することが可能であ
る。尚、プリアンプ7で測定されるマイナス電圧端子5
の電圧は、マイナス電位の電圧である。
を図2に示す。同図において測定用定電流源回路49
は、基準電圧48を印加されて直列接続された基準抵抗
51と52の共通接続点kを演算増幅器54の非反転入
力に接続し、前記基準電圧48の印加点jを基準抵抗5
3を介して前記演算増幅器54の反転入力に接続し、前
記演算増幅器54の出力をFET55のゲートに接続
し、前記FET55のソースを前記演算増幅器54に負
帰還し、前記FET55のドレインから定電流Isを出
力するように構成されている。
度は、電圧検出を行うプリアンプ7をシンプルな非反転
アンプとしたため、プリアンプ7の構成部品である演算
増幅器のオフセット電圧と抵抗の精度によって決定され
る。また、プリアンプ7の回路内のオフセットとゲイン
はソフトウェアによって根付けしてしまうので、各素子
の絶対値は問題とならず、温度係数と経年変化の小さい
ものを使用すれば良い。従って、プリアンプ7を容易に
高精度化することが可能であるため、計測装置101の
高精度化が容易である。。
レンジに対応して被測定抵抗1に流す定電流Isの大き
さを変化させるため、被測定抵抗1の両端に発生する電
圧は測定レンジに依らず、比較的大きな電圧(例えば1
0Vフルスケール)に標準化することが可能である。従
って、プリアンプ7は極端に小さな電圧を測定する必要
が無く比較的大きな電圧を測定するため、測定電圧に対
するオフセット電圧のドリフトによる影響は相対的に小
さくなる。このため、図5に示した計測装置のように2
回測定を行ってオフセット電圧のドリフトによる影響を
除去しなくても、充分高精度な測定を行うことが可能で
ある。
断線検知手段を図3を用いて説明する。同図は、図1の
計測装置に断線検知用回路を付加して構成された計測装
置の一実施例である。同図において図1と同様のもの
は、同一の符号を付しその説明を省略する。
出力は抵抗64を介してバッファアンプ65の入力に接
続されており、このバッファアンプ65の出力が制御回
路13に入力される。
印加された断線検知用定電流源回路66は演算増幅器1
0の反転入力に接続され、プルアップ抵抗67に例えば
+15Vのプルアップ電圧82を印加して構成されたプ
リアンプ用プルアップ回路84がプリアンプ7の入力に
接続されている。
用電流源回路49の出力にはコンパレータ61の入力が
接続されており、このコンパレータ61の出力は、スイ
ッチ回路62の制御端子に接続されている。このスイッ
チ回路62の可動接点eにはプルアップ抵抗63に例え
ば+15Vのプルアップ電圧83印加して構成されたバ
ッファアンプ用プルアップ回路85が接続されており、
このスイッチ回路62の固定接点fはバッファアンプ6
5の入力が接続されている。
て、計測装置102から被測定抵抗1に接続される4本
の接続線a,b,c、dがオープン状態となった場合の
動作について下記に説明する。
を接続する接続線aがオープン状態となった場合、定電
流Isが被測定抵抗1に流れなくなるため、プリアンプ
7の出力はゼロになるが、測定用定電流源回路49の負
荷抵抗が無限大となるため、プラス電流端子3の電圧が
基準電圧48の電圧レベル付近まで上昇する。このプラ
ス電流端子3の電圧はコンパレータ61で監視されてお
り、この電圧が予めコンパレータ61に設定された電圧
範囲を超過した場合、コンパレータ61は出力をハイと
する。コンパレータ61の出力は、スイッチ回路62の
制御端子に接続されており、スイッチ回路62は、この
制御端子の信号がハイ状態となるとスイッチを閉じるよ
うに構成されている。これによって、バッファアンプ用
プルアップ回路85がバッファアンプ65の入力に接続
されるため、バッファアンプ65の入力には+15Vで
あるプルアップ電圧83とプリアンプ7の出力を、プル
アップ抵抗63と抵抗64で分圧した電圧が入力され
る。
前記接続線a〜dがオープン状態とならず確実に接続さ
れた状態(以下、正常状態という。)であればマイナス
電位の電圧であるが、接続線aがオープン状態となった
場合、上記の作用によりバッファアンプ65の出力には
プラス電位の電圧が出力される。また、仮にプリアンプ
7の出力がマイナス側に張り付いてもバッファアンプ6
5の入力が常にプラス側になるような値にプルアップ抵
抗63と抵抗64の抵抗値を決めておけば、接続線aが
オープン状態となった場合、制御回路13には常にプラ
スの電圧が入力される。
力された場合、これを正常状態で測定された電圧である
と認識し適切な演算処理を施し抵抗値換算を行うが、プ
ラス側の電圧が入力された場合、これをオープン状態で
測定された電圧であると認識し、断線検知処理を行う。
この断線検知処理とは、例えば被測定抵抗1の抵抗値を
スケールオーバーさせて表示し、測定者に異常の発生を
認識させるものである。
する接続線bがオープン状態となった場合、演算増幅器
10の反転入力端子の電流が断線検知用定電流源回路6
6に流れ込むため、演算増幅器10の出力からプラス側
の電圧が出力される。従って、マイナス電流端子6に接
続されているプラス電圧端子5の電圧もプラス電位とな
りプリアンプ7の出力電圧がプラス側となり最終的にバ
ッファアンプ65の出力にプラス電位の電圧が出力され
る。制御回路13はこのプラス電位の電圧を検知して断
線検知処理を行う。
路66は、正常状態で測定を行っている場合、測定用定
電流源回路49の電流を差し引いてしまうので、断線検
知用定電流源回路66の定電流Ioは測定用定電流源回
路49の定電流Isの1/100以下程度の大きさにす
る必要があるが、定電流Ioの大きさは、演算増幅器1
0の出力をプラス側に引っ張るために必要な大きさ(例
えば100nA程度)があればよいため、問題とならな
い。また、断線検知用定電流源回路66の精度も測定用
定電流源回路49の精度に比べて100倍程度悪くても
良いため、安価な汎用部品で構成することが可能であ
る。
続する接続線cがオープン状態となった場合、プリアン
プ用プルアップ回路84によって、プリアンプ7にプラ
ス電位の電圧が入力され最終的にバッファアンプ65の
出力にプラス電位の電圧が出力される。制御回路13は
このプラス電位の電圧を検知して断線検知処理を行う。
マイナス電圧端子5はマイナス電流端子6と接続されて
いるため、低インピーダンスであるのでプリアンプ用プ
ルアップ回路84は測定に影響を及ぼさない。
続する接続線dがオープン状態となった場合、測定用定
電流源回路49の負荷抵抗が無限大となるため、マイナ
ス電圧端子5の電圧が基準電圧48の電圧レベル付近ま
で上昇する。これによってプリアンプ7にプラス電位の
電圧が入力され最終的にバッファアンプ65の出力にプ
ラス電位の電圧が出力される。制御回路13はこのプラ
ス電位の電圧を検知して断線検知処理を行う。
なった場合の動作について説明したが、複数の配線が同
時にオープン状態となった場合であっても、上記に説明
した原理のいずれかを用いて断線検知が可能である。図
4にオープン状態となった箇所と制御回路に入力される
電圧及びその原理の関係を示す。
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明は、上記実施例に限定されること
なく、その本質から逸脱しない範囲で更に多くの変更、
変形をも含むものである。
本発明によれば次のような効果がある。請求項1に記載
の発明では、4線式抵抗測定を高速且つ高精度に行うこ
とが可能な計測装置をシンプルな回路構成で実現するこ
とが可能である
1に記載された発明の計測装置に安価でシンプルな回路
を付加するだけで、断線検知を実現することが可能であ
る。
1及び3に記載された発明において、定電流源回路を安
価でシンプルな回路構成で実現することが可能である。
である。
例を示す構成図である。
例を示す構成図である。
る図である。
る。
Claims (8)
- 【請求項1】プラス電流端子及びマイナス電流端子を介
して被測定物に定電流を供給するとともに、プラス電圧
端子及びマイナス電圧端子を介して前記被測定物の両端
に発生する電圧を検出して前記被測定物の抵抗値を測定
する4線式抵抗測定を行う計測装置において、前記プラ
ス電流端子及びマイナス電流端子に定電流を供給する測
定用定電流源回路と、出力端子を前記マイナス電流端子
に接続し、非反転入力端子をゼロ電位点に接続し、反転
入力端子を前記プラス電圧端子に接続した演算増幅器
と、前記マイナス電圧端子とゼロ電位点との電位差を検
出するプリアンプを備え、前記演算増幅器によって前記
プラス電圧端子の電位をゼロ電位となるように制御し、
前記プリアンプによって前記マイナス電圧端子とゼロ電
位点との間に発生する負電圧を検出することによって、
前記被測定物の両端に発生する電圧を測定し、これを抵
抗値換算して前記被測定物の抵抗を求めるように構成さ
れたことを特徴とする計測装置。 - 【請求項2】前記測定用定電流源回路は、基準電圧を印
加されて直列接続された基準抵抗の共通接続点を演算増
幅器の非反転入力に接続し、前記基準電圧の印加点を基
準抵抗を介して前記演算増幅器の反転入力に接続し、前
記演算増幅器の出力をFETのゲートに接続し、前記F
ETのソースを前記演算増幅器に負帰還し、前記FET
のドレインから定電流を出力するように構成されたこと
を特徴とする請求項1に記載の計測装置。 - 【請求項3】プラス電流端子及びマイナス電流端子を介
して被測定物に定電流を供給するとともに、プラス電圧
端子及びマイナス電圧端子を介して前記被測定物の両端
に発生する電圧を検出して前記被測定物の抵抗値を測定
する4線式抵抗測定を行う計測装置において、前記プラ
ス電流端子及びマイナス電流端子に定電流を供給する測
定用定電流源回路と、出力端子を前記マイナス電流端子
に接続し、非反転入力端子をゼロ電位点に接続し、反転
入力端子を前記プラス電圧端子に接続した演算増幅器
と、前記マイナス電圧端子とゼロ電位点との電位差を検
出するプリアンプから成る抵抗測定回路と、前記プラス
電流端子の電圧を入力とするコンパレータと、前記プリ
アンプの入力電圧をプルアップするプリアンプ用プルア
ップ回路と、前記演算増幅器の反転入力に接続された断
線検知用定電流源回路と、前記プリアンプの出力を入力
するバッファアンプと、前記バッファアンプの入力端子
に前記コンパレータの出力を制御端子に入力するスイッ
チ回路を介して接続されたバッファアンプ用プルアップ
回路から成る断線検知回路を備えたことを特徴とする計
測装置。 - 【請求項4】前記断線検知回路は、前記プラス電流端子
から前記被測定物に接続された配線が断線した場合、こ
れによって発生する前記プラス電流入力端子の電圧上昇
を、前記コンパレータによって検知し、前記スイッチ回
路を閉じる出力を発生し、前記バッファアンプ用プルア
ップ回路の電圧を前記バッファアンプの入力に印加し、
前記バッファアンプの出力をプラス側に出力させて断線
を検知するように構成されたことを特徴とする請求項3
に記載の計測装置。 - 【請求項5】前記断線検知回路は、前記プラス電圧端子
から前記被測定物に接続された配線が断線した場合、前
記断線検知用定電流源回路によって前記演算増幅器の反
転入力から電流を流入させ、この演算増幅器の出力にプ
ラス側の電圧を誘起し、これに接続された前記プリアン
プの入力にプラス側の電圧を印加し、このプリアンプの
出力をプラス側に出力させて断線を検知するように構成
されたことを特徴とする請求項3に記載の計測装置。 - 【請求項6】前記断線検知回路は、前記マイナス電圧端
子から前記被測定物に接続された配線が断線した場合、
前記プリアンプ用プルアップ回路によって前記マイナス
電圧端子に接続された前記プリアンプの入力にプラス側
の電圧を印加し、このプリアンプの出力をプラス側に出
力させて断線を検知するように構成されたことを特徴と
する請求項3に記載の計測装置。 - 【請求項7】前記断線検知回路は、前記マイナス電流端
子から前記被測定物に接続された配線が断線した場合、
前記プリアンプ用プルアップ回路によって前記マイナス
電流端子に接続された前記プリアンプの入力にプラス側
の電圧を印加し、このプリアンプの出力をプラス側に出
力させて断線を検知するように構成されたことを特徴と
する請求項3に記載の計測装置。 - 【請求項8】前記測定用定電流源回路は、基準電圧を印
加されて直列接続された基準抵抗の共通接続点を演算増
幅器の非反転入力に接続し、前記基準電圧の印加点を基
準抵抗を介して前記演算増幅器の反転入力に接続し、前
記演算増幅器の出力をFETのゲートに接続し、前記F
ETのソースを前記演算増幅器に負帰還し、前記FET
のドレインから定電流を出力するように構成されたこと
を特徴とする請求項3に記載の計測装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03557899A JP3562703B2 (ja) | 1999-02-15 | 1999-02-15 | 計測装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03557899A JP3562703B2 (ja) | 1999-02-15 | 1999-02-15 | 計測装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000235053A true JP2000235053A (ja) | 2000-08-29 |
JP3562703B2 JP3562703B2 (ja) | 2004-09-08 |
Family
ID=12445661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03557899A Expired - Fee Related JP3562703B2 (ja) | 1999-02-15 | 1999-02-15 | 計測装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3562703B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107870264A (zh) * | 2016-10-12 | 2018-04-03 | 杨甫进 | 电线电缆测试仪及其方法 |
CN114720009A (zh) * | 2022-06-09 | 2022-07-08 | 中国船舶重工集团公司第七0七研究所 | 一种相对重力仪数字化高精度测温系统及方法 |
-
1999
- 1999-02-15 JP JP03557899A patent/JP3562703B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107870264A (zh) * | 2016-10-12 | 2018-04-03 | 杨甫进 | 电线电缆测试仪及其方法 |
CN107870264B (zh) * | 2016-10-12 | 2020-09-11 | 成武县晨晖环保科技有限公司 | 电线电缆测试仪及其方法 |
CN114720009A (zh) * | 2022-06-09 | 2022-07-08 | 中国船舶重工集团公司第七0七研究所 | 一种相对重力仪数字化高精度测温系统及方法 |
CN114720009B (zh) * | 2022-06-09 | 2022-09-16 | 中国船舶重工集团公司第七0七研究所 | 一种相对重力仪数字化高精度测温系统及方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3562703B2 (ja) | 2004-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101231310B (zh) | 具有改进的自动模式工作的电压测量仪器和方法 | |
CN108172152B (zh) | 一种显示面板的电流检测装置及检测方法 | |
US20070103174A1 (en) | Direct current test apparatus | |
US9696352B2 (en) | Current sense circuit with offset calibration | |
US9714962B2 (en) | Monitoring device and method for monitoring a line section using a monitoring device | |
US6255839B1 (en) | Voltage applied type current measuring circuit in an IC testing apparatus | |
CN106443159B (zh) | 电流检测芯片 | |
L'vov et al. | The use of current loop circuit as a signal conditioner for high accuracy digital piezoresistive pressure sensors | |
CN114895231B (zh) | 一种高端电压差分采样校准系统及方法 | |
JPH02136754A (ja) | 微小電気信号を測定する方法と装置 | |
US5448173A (en) | Triple-probe plasma measuring apparatus for correcting space potential errors | |
US8872530B2 (en) | Method for correcting the voltage measured across the terminals of a sensor | |
JP3562703B2 (ja) | 計測装置 | |
RU2417349C1 (ru) | Способ измерения относительных деформаций конструкций многоточечной тензометрической измерительной системой | |
JP4043743B2 (ja) | 半導体試験装置 | |
CN219738060U (zh) | 一种uA级别高精度恒流源系统 | |
JP3592647B2 (ja) | 半導体検査装置、半導体集積回路、及び半導体検査方法 | |
CN109141495A (zh) | 传感器接口装置 | |
JP2992599B2 (ja) | ブリッジ測定装置 | |
JP3937364B2 (ja) | 電圧・抵抗発生測定装置 | |
JPS6241261Y2 (ja) | ||
CN113030689B (zh) | 运算放大器的测试电路、测试方法以及测试装置 | |
US20240192257A1 (en) | Device inspection apparatus and device inspection method | |
JP2595858B2 (ja) | 温度測定回路 | |
JPH02206730A (ja) | 自己診断回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040527 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |