JP2992599B2 - ブリッジ測定装置 - Google Patents
ブリッジ測定装置Info
- Publication number
- JP2992599B2 JP2992599B2 JP2002383A JP238390A JP2992599B2 JP 2992599 B2 JP2992599 B2 JP 2992599B2 JP 2002383 A JP2002383 A JP 2002383A JP 238390 A JP238390 A JP 238390A JP 2992599 B2 JP2992599 B2 JP 2992599B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- supplied
- terminal
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Force In General (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は機械的ひずみの測定装置等に適用して好適な
ブリッジ測定装置に関する。
ブリッジ測定装置に関する。
以下に、第８図を参照して、従来の機械的ひずみの測
定装置について説明する。第８図において、（５）はひ
ずみゲージで、端子ab間，端子bc間，端子cd間，端子da
間がその各端子間に設けられるひずみ感応素子R1,R2,
R3,R4を介して夫々接続されてブリッジ回路を構成して
いる。尚、ひずみ感応素子R1〜R4は伸縮に応じてその抵
抗値が変化する。そして、端子ａ及びｃは電源回路
（２）の出力端と夫々接続され、端子ｂ及びｄは増幅回
路（６）の入力端と夫々接続される。
定装置について説明する。第８図において、（５）はひ
ずみゲージで、端子ab間，端子bc間，端子cd間，端子da
間がその各端子間に設けられるひずみ感応素子R1,R2,
R3,R4を介して夫々接続されてブリッジ回路を構成して
いる。尚、ひずみ感応素子R1〜R4は伸縮に応じてその抵
抗値が変化する。そして、端子ａ及びｃは電源回路
（２）の出力端と夫々接続され、端子ｂ及びｄは増幅回
路（６）の入力端と夫々接続される。
電源回路（２）は、ひずみゲージ回路（５）の端子ac
間にケーブルC2,C3を介して電源電圧として、交流電圧
（以下電圧と記述する）を供給する。
間にケーブルC2,C3を介して電源電圧として、交流電圧
（以下電圧と記述する）を供給する。
増幅回路（６）は、ひずみゲージ（５）の端子bd間に
発生する電圧を増幅すると共に、この増幅した電圧を処
理回路（７）へ供給する。
発生する電圧を増幅すると共に、この増幅した電圧を処
理回路（７）へ供給する。
処理回路（７）は増幅回路（６）から供給される電圧
に従って所定の処理を行い、その結果を外部の機器（例
えばモニタ，プリンタ，パーソナルコンピュータ等）に
出力する。
に従って所定の処理を行い、その結果を外部の機器（例
えばモニタ，プリンタ，パーソナルコンピュータ等）に
出力する。
さて、上述した計測装置を用いてひずみの計測を行う
には、ひずみを測定したい被測定物に、ひずみゲージ
（５）を直接貼付けて、被測定物のひずみ量を測定す
る。
には、ひずみを測定したい被測定物に、ひずみゲージ
（５）を直接貼付けて、被測定物のひずみ量を測定す
る。
先ず、電源回路（２）がケーブルC2,C3を介してひず
みゲージ（５）の端子ac間に所定の電圧を供給する。こ
の時、ひずみゲージ（５）を貼付けた被測定物のひずみ
量が、ひずみゲージ（５）を貼付つけた時と変わらなけ
れば、ひずみゲージ（５）の各端子ａ〜ｄを接続するひ
ずみ感応素子R1〜R4の抵抗R1〜R4は全て等しいままであ
る。従ってひずみゲージ（５）の端子bd間に電圧は発生
しない（ブリッジの平衡状態）。反対に、ひずみゲージ
（５）を貼付けた被測定物のひずみ量が、このひずみゲ
ージを貼付けた時と変っていれば、各ひずみ感応素子R1
〜R4の抵抗R1〜R4は等しくはなくなり、従って、各々の
状態に応じて端子bd間に電圧が発生する。そして、この
端子bd間に発生した電圧は、ケーブルC1,C4を介して増
幅回路（６）に供給されて、処理回路（７）によって、
ひずみ量が計測される。
みゲージ（５）の端子ac間に所定の電圧を供給する。こ
の時、ひずみゲージ（５）を貼付けた被測定物のひずみ
量が、ひずみゲージ（５）を貼付つけた時と変わらなけ
れば、ひずみゲージ（５）の各端子ａ〜ｄを接続するひ
ずみ感応素子R1〜R4の抵抗R1〜R4は全て等しいままであ
る。従ってひずみゲージ（５）の端子bd間に電圧は発生
しない（ブリッジの平衡状態）。反対に、ひずみゲージ
（５）を貼付けた被測定物のひずみ量が、このひずみゲ
ージを貼付けた時と変っていれば、各ひずみ感応素子R1
〜R4の抵抗R1〜R4は等しくはなくなり、従って、各々の
状態に応じて端子bd間に電圧が発生する。そして、この
端子bd間に発生した電圧は、ケーブルC1,C4を介して増
幅回路（６）に供給されて、処理回路（７）によって、
ひずみ量が計測される。
上述した従来の測定装置では、ひずみゲージ、即ち、
抵抗ブリッジ回路と、電源回路及び計測回路との間の距
離が長いと、これら間を接続するケーブルの抵抗分によ
って、測定誤差が生じると言う欠点があった。
抵抗ブリッジ回路と、電源回路及び計測回路との間の距
離が長いと、これら間を接続するケーブルの抵抗分によ
って、測定誤差が生じると言う欠点があった。
かかる点に鑑み、本発明は、測定対象の変化に応じて
抵抗値が変化する抵抗素子を含み、非測定時には４辺の
抵抗器の抵抗値が互いに等しく成る抵抗ブリッジ回路
と、該抵抗ブリッジ回路の一組の対角点間に、抵抗値の
等しい第１及び第２のケーブルを通じて電源電圧を供給
したとき、抵抗ブリッジ回路の他の一組の対角点間から
得られた検出電圧が、第１及び第２のケーブルと抵抗値
の等しい第３及び第４のケーブルを通じて供給される計
測回路とを有するブリッジ測定装置において、ケーブル
の抵抗値による測定誤差を除去しようとするものであ
る。
抵抗値が変化する抵抗素子を含み、非測定時には４辺の
抵抗器の抵抗値が互いに等しく成る抵抗ブリッジ回路
と、該抵抗ブリッジ回路の一組の対角点間に、抵抗値の
等しい第１及び第２のケーブルを通じて電源電圧を供給
したとき、抵抗ブリッジ回路の他の一組の対角点間から
得られた検出電圧が、第１及び第２のケーブルと抵抗値
の等しい第３及び第４のケーブルを通じて供給される計
測回路とを有するブリッジ測定装置において、ケーブル
の抵抗値による測定誤差を除去しようとするものであ
る。
本発明は、測定対象の変化に応じて抵抗値が変化する
抵抗素子を含み、非測定時には４辺の抵抗器の抵抗値が
互いに等しく成る抵抗ブリッジ回路（５）と、抵抗ブリ
ッジ回路（５）の一組の対角点間に、抵抗値の等しい第
１及び第２のケーブルC2,C3を通じて電源電圧を供給し
たとき、抵抗ブリッジ回路（５）の他の一組の対角点間
から得られた検出電圧が、第１及び第２のケーブルC2,C
3と抵抗値の等しい第３及び第４のケーブルC1,C4を通じ
て供給される計測回路（１）とを有するブリッジ測定装
置において、第１〜第４のケーブルC2,C3,C1,C4の抵抗
分による測定誤差を補正する補正回路（３）と、補正回
路（３）及び測定回路（１）と、第１〜第４のケーブル
C2,C3,C1,C4との間に接続され、補正時及び測定時で切
換えが行われる第１〜第４の切換えスイッチSW2,SW3,SW
1,SW4とを設ける。補正回路（３）は、補正時に、第３
の切換えスイッチSW1を介して第３のケーブルC1に反転
入力端子が接続され、非反転入力端子が接地され、第１
及び第２の切換えスイッチSW2,SW3を介して第１及び第
２のケーブルC2,C3に出力端子が接続されると共に、第
４の切換えスイッチSW4を介して第４のケーブルC4に直
流電圧E1を供給したとき、出力端子に電流電圧E2が得ら
れる第１の演算増幅器（８）と、補正時に、反転及び非
反転入力端子の一方及び他方に夫々直流電圧E1＋2E2及
び基準直流電圧E4が供給され、出力端子に直流電圧E1が
出力され、その直流電圧E1が第４の切換えスイッチを介
して第４のテーブルに接続される第２の演算増幅器（1
0）と、補正時に、第１の演算増幅器（８）の出力端子
からの直流電圧E2及び第２の演算増幅器（10）の出力端
子からの直流電圧E1が供給されて、直流電圧E1＋2E2を
出力する加算回路（９）と、補正時に、第２の演算増幅
器（10）の出力端子からの直流電圧E1及び基準直流電圧
E4が供給されて、その比E1/E4を算出し、測定時に、電
源回路の電圧に比E1/E4を乗算した電圧を出力し、出力
電圧が第１及び第２の切換えスイッチSW3,SW1を介して
第１及び第２のケーブルC2,C3に供給される演算回路（1
1）とを備え、測定時に、第３及び第４のケーブルC1,C4
が第３及び第４の切換えスイッチSW1,SW4を介して計測
回路（１）に接続されるようにしたものである。
抵抗素子を含み、非測定時には４辺の抵抗器の抵抗値が
互いに等しく成る抵抗ブリッジ回路（５）と、抵抗ブリ
ッジ回路（５）の一組の対角点間に、抵抗値の等しい第
１及び第２のケーブルC2,C3を通じて電源電圧を供給し
たとき、抵抗ブリッジ回路（５）の他の一組の対角点間
から得られた検出電圧が、第１及び第２のケーブルC2,C
3と抵抗値の等しい第３及び第４のケーブルC1,C4を通じ
て供給される計測回路（１）とを有するブリッジ測定装
置において、第１〜第４のケーブルC2,C3,C1,C4の抵抗
分による測定誤差を補正する補正回路（３）と、補正回
路（３）及び測定回路（１）と、第１〜第４のケーブル
C2,C3,C1,C4との間に接続され、補正時及び測定時で切
換えが行われる第１〜第４の切換えスイッチSW2,SW3,SW
1,SW4とを設ける。補正回路（３）は、補正時に、第３
の切換えスイッチSW1を介して第３のケーブルC1に反転
入力端子が接続され、非反転入力端子が接地され、第１
及び第２の切換えスイッチSW2,SW3を介して第１及び第
２のケーブルC2,C3に出力端子が接続されると共に、第
４の切換えスイッチSW4を介して第４のケーブルC4に直
流電圧E1を供給したとき、出力端子に電流電圧E2が得ら
れる第１の演算増幅器（８）と、補正時に、反転及び非
反転入力端子の一方及び他方に夫々直流電圧E1＋2E2及
び基準直流電圧E4が供給され、出力端子に直流電圧E1が
出力され、その直流電圧E1が第４の切換えスイッチを介
して第４のテーブルに接続される第２の演算増幅器（1
0）と、補正時に、第１の演算増幅器（８）の出力端子
からの直流電圧E2及び第２の演算増幅器（10）の出力端
子からの直流電圧E1が供給されて、直流電圧E1＋2E2を
出力する加算回路（９）と、補正時に、第２の演算増幅
器（10）の出力端子からの直流電圧E1及び基準直流電圧
E4が供給されて、その比E1/E4を算出し、測定時に、電
源回路の電圧に比E1/E4を乗算した電圧を出力し、出力
電圧が第１及び第２の切換えスイッチSW3,SW1を介して
第１及び第２のケーブルC2,C3に供給される演算回路（1
1）とを備え、測定時に、第３及び第４のケーブルC1,C4
が第３及び第４の切換えスイッチSW1,SW4を介して計測
回路（１）に接続されるようにしたものである。
かかる本発明によれば、補正時に、第４の切換えスイ
ッチSW4を介して第４のケーブルC4に直流電圧E1を供給
したとき、第１の演算増幅器（８）の出力端子に直流電
圧E2が得られ、第２の演算増幅器（10）の反転及び非反
転入力端子の一方及び他方に夫々直流電圧E1＋2E2及び
基準直流電圧E4が供給され、出力端子に直流電圧E1が出
力され、第１の演算増幅器（８）の出力端子からの直流
電圧E2及び第２の演算増幅器（10）の出力端子からの直
流電圧E1が加算回路（９）に供給されて、直流電圧E1＋
2E2が出力され、演算回路（11）によって、第２の演算
増幅器（10）の出力端子からの直流電圧E1及び基準直流
電圧E4の比E1/E4を算出する。
ッチSW4を介して第４のケーブルC4に直流電圧E1を供給
したとき、第１の演算増幅器（８）の出力端子に直流電
圧E2が得られ、第２の演算増幅器（10）の反転及び非反
転入力端子の一方及び他方に夫々直流電圧E1＋2E2及び
基準直流電圧E4が供給され、出力端子に直流電圧E1が出
力され、第１の演算増幅器（８）の出力端子からの直流
電圧E2及び第２の演算増幅器（10）の出力端子からの直
流電圧E1が加算回路（９）に供給されて、直流電圧E1＋
2E2が出力され、演算回路（11）によって、第２の演算
増幅器（10）の出力端子からの直流電圧E1及び基準直流
電圧E4の比E1/E4を算出する。
測定時に、演算回路（11）が電源回路の電圧に比E1/E
4を乗算した電圧を出力し、その出力電圧が第１及び第
２の切換えスイッチSW2,SW3を介して第１及び第２のケ
ーブルC2,C3に供給され、第３及び第４のケーブルC1,C4
が第３及び第４の切換えスイッチSW1,SW4を介して測定
回路（１）に接続される。
4を乗算した電圧を出力し、その出力電圧が第１及び第
２の切換えスイッチSW2,SW3を介して第１及び第２のケ
ーブルC2,C3に供給され、第３及び第４のケーブルC1,C4
が第３及び第４の切換えスイッチSW1,SW4を介して測定
回路（１）に接続される。
以下に、第１図乃至第６図を参照して、本発明を機械
的ひずみの測定装置に適用した一実施例を詳細に説明す
るも、第７図に示したひずみ測定装置と同様の部分につ
いての図示及び説明は一部省略する。
的ひずみの測定装置に適用した一実施例を詳細に説明す
るも、第７図に示したひずみ測定装置と同様の部分につ
いての図示及び説明は一部省略する。
第１図はひずみ測定装置の全体を示し、（５）はひず
みゲージで、ケーブルC1,C2,C3,C4を介して、切替器
（４）のスイッチSW1,SW2,SW3,SW4に夫々接続されてい
る。
みゲージで、ケーブルC1,C2,C3,C4を介して、切替器
（４）のスイッチSW1,SW2,SW3,SW4に夫々接続されてい
る。
切替器（４）は、後述する制御回路（12）からの切替
制御信号によって、同図に示す実線例及び破線の矢印の
如く各スイッチSW1〜SW4を夫々切替える。そして、各ス
イッチSW1〜SW4が夫々実線の矢印の如く切替られると、
ひずみゲージ（５）はケーブルC1〜C4を介してケーブル
長補正回路（３）の各部と接続され、各スイッチSW1〜S
W4が夫々破線の矢印の如く切替えられると、ひずみゲー
ジ（５）はケーブルC1〜C4を介してケーブル長補正回路
（３）中の演算回路（11）の出力側及び計測回路（１）
に夫々接続される。
制御信号によって、同図に示す実線例及び破線の矢印の
如く各スイッチSW1〜SW4を夫々切替える。そして、各ス
イッチSW1〜SW4が夫々実線の矢印の如く切替られると、
ひずみゲージ（５）はケーブルC1〜C4を介してケーブル
長補正回路（３）の各部と接続され、各スイッチSW1〜S
W4が夫々破線の矢印の如く切替えられると、ひずみゲー
ジ（５）はケーブルC1〜C4を介してケーブル長補正回路
（３）中の演算回路（11）の出力側及び計測回路（１）
に夫々接続される。
次に、切替器（４）の各スイッチSW1〜SW4が夫々実線
の矢印の如く切替られた、即ち、ひずみゲージ（５）が
ケーブルC1〜C4を介してケーブル長補正回路（３）に接
続された場合におけるそのケーブル長補正回路（３）の
構成について説明する。
の矢印の如く切替られた、即ち、ひずみゲージ（５）が
ケーブルC1〜C4を介してケーブル長補正回路（３）に接
続された場合におけるそのケーブル長補正回路（３）の
構成について説明する。
（12）は制御回路で、切替制御信号を切替器（４）に
供給して各スイッチSW1〜SW4の切替えを行わせ、更に、
電源回路（２）に電圧制御信号を供給する、そして、こ
の後、第６図について後述する演算回路（11）にクロッ
クパルスCLKを供給する。
供給して各スイッチSW1〜SW4の切替えを行わせ、更に、
電源回路（２）に電圧制御信号を供給する、そして、こ
の後、第６図について後述する演算回路（11）にクロッ
クパルスCLKを供給する。
（２）は電源回路で、制御回路（12）からの電圧制御
信号に応じて、直流電圧、又は交流電圧を歪みゲージ、
演算回路（11）及びオペアンプ（10）に夫々供給する。
信号に応じて、直流電圧、又は交流電圧を歪みゲージ、
演算回路（11）及びオペアンプ（10）に夫々供給する。
オペアンプ（10）は、その非反転入力端子に供給され
る電源回路（２）からの直流電圧（以下、電圧と記述す
る）と、その反転入力端子に供給される加算回路（９）
から供給される電圧に応じて所定の電圧を出力し、切替
器（４）のスイッチSW4及びケーブルC4を介してひずみ
ゲージ（５）にこの電圧を供給する。
る電源回路（２）からの直流電圧（以下、電圧と記述す
る）と、その反転入力端子に供給される加算回路（９）
から供給される電圧に応じて所定の電圧を出力し、切替
器（４）のスイッチSW4及びケーブルC4を介してひずみ
ゲージ（５）にこの電圧を供給する。
（８）はオペアンプで、その出力側は、スイッチSW3
及びSW2を介してケーブルC2及びC3に接続され、その反
転入力端子は、スイッチSW1を介してケーブルC1に接続
され、その非反転入力端子は接地される。
及びSW2を介してケーブルC2及びC3に接続され、その反
転入力端子は、スイッチSW1を介してケーブルC1に接続
され、その非反転入力端子は接地される。
加算回路（９）は、オペアンプ（８），（10）からの
各出力電圧を加算し、その加算電圧をオペアンプ（10）
の反転入力端子へ供給する。
各出力電圧を加算し、その加算電圧をオペアンプ（10）
の反転入力端子へ供給する。
（11）は演算回路で、電源回路（２）からの電圧と、
オペアンプ（10）からの出力電圧を逐次比較することに
よって、その比を内部のレジスタ（21）（第６図参照）
に記憶する。そして、切替器（４）の各スイッチSW1〜S
W4が同図に示す破線の矢印の如く切替えられると、電源
回路（２）からの、交流電圧を、レジスタ（21）に記憶
されている比に応じた電圧にして、この電圧（ケーブル
による電圧降下分を補正する電圧）をケーブルC2及びC3
を介してひずみゲージ（５）に供給する。
オペアンプ（10）からの出力電圧を逐次比較することに
よって、その比を内部のレジスタ（21）（第６図参照）
に記憶する。そして、切替器（４）の各スイッチSW1〜S
W4が同図に示す破線の矢印の如く切替えられると、電源
回路（２）からの、交流電圧を、レジスタ（21）に記憶
されている比に応じた電圧にして、この電圧（ケーブル
による電圧降下分を補正する電圧）をケーブルC2及びC3
を介してひずみゲージ（５）に供給する。
次に、上述したケーブル長補正回路（３）内の加算回
路（９）、演算回路（11）の回路構成及びその動作と、
補正方法について第２図に参照して説明する。
路（９）、演算回路（11）の回路構成及びその動作と、
補正方法について第２図に参照して説明する。
第２図は、切替器（４）が制御回路（12）からの切替
制御信号によって、第１図に示す実線の矢印の如く、各
スイッチSW1〜SW4を夫々切替えた場合のひずみゲージ
（５）及びオペアンプ（８）を示す回路図である。
制御信号によって、第１図に示す実線の矢印の如く、各
スイッチSW1〜SW4を夫々切替えた場合のひずみゲージ
（５）及びオペアンプ（８）を示す回路図である。
ひずみゲージ（５）の端子ｄにはケーブルC4が接続さ
れ、端子ｂはケーブルC1を介してオペアンプ（８）の反
転入力端子に接続されている。そして端子ａ及びｂには
ケーブルC2及びC3が夫々接続され、更にこれらのケーブ
ルC2及びC3はオペアンプ（８）の出力側に接続されてい
る。RC1,RC2,RC3,RC4はケーブルC1,C2,C3,C4のケーブル
抵抗である。
れ、端子ｂはケーブルC1を介してオペアンプ（８）の反
転入力端子に接続されている。そして端子ａ及びｂには
ケーブルC2及びC3が夫々接続され、更にこれらのケーブ
ルC2及びC3はオペアンプ（８）の出力側に接続されてい
る。RC1,RC2,RC3,RC4はケーブルC1,C2,C3,C4のケーブル
抵抗である。
そして、ケーブルC4の、ひずみゲージ（５）の端子ｄ
との接続点とは反対側の端子を仮りにｅとし、オペアン
プ（８）の出力側を仮に端子ｆとする。そしてこのとき
端子ｅにE1の電圧を印加すると、端子ｆにはE2の電圧が
出力され、端子ｄには、印加電圧E1がケーブルC4のケー
ブル抵抗RC4によって電圧降下した、印加電圧E1より低
い電圧が供給される。この端子ｄに供給される、印加電
圧E1より低い電圧は、第３図に示される等価回路によっ
て求めることができる。
との接続点とは反対側の端子を仮りにｅとし、オペアン
プ（８）の出力側を仮に端子ｆとする。そしてこのとき
端子ｅにE1の電圧を印加すると、端子ｆにはE2の電圧が
出力され、端子ｄには、印加電圧E1がケーブルC4のケー
ブル抵抗RC4によって電圧降下した、印加電圧E1より低
い電圧が供給される。この端子ｄに供給される、印加電
圧E1より低い電圧は、第３図に示される等価回路によっ
て求めることができる。
第３図の等価回路では、素子R1〜R4の抵抗R1〜R4を共
にＲ、抵抗RC1〜RC4を共にｒとしている。ひずみゲージ
（５）を構成するブリッジ回路の端子ａ及びｂは仮想接
地である。このとき端子ｅに印加される印加電圧E1と端
子ｆから出力される電圧E2の関係は次に記す式で表す
ことができる。
にＲ、抵抗RC1〜RC4を共にｒとしている。ひずみゲージ
（５）を構成するブリッジ回路の端子ａ及びｂは仮想接
地である。このとき端子ｅに印加される印加電圧E1と端
子ｆから出力される電圧E2の関係は次に記す式で表す
ことができる。
更に、第３図に示す点ｄ、即ち、第２図のブリッジ回
路の端子ｄに供給される電圧をEdとすれば、この電圧Ed
は次に記す式で表すことができる。
路の端子ｄに供給される電圧をEdとすれば、この電圧Ed
は次に記す式で表すことができる。
そして、及び式より、電圧Edは次に記す式で表
すことができる。
すことができる。
従って、第２図に示すブリッジ回路の各素子R1〜R4の
抵抗R1〜R4がすべて等しく、且つ、各ケーブルC1〜C4の
導体抵抗RC1〜RC4がすべて等しい場合は、第２図に示す
ブリッジ回路の端子ｄに接続されているケーブルC4の端
子ｅに電圧E1を印加して、オペアンプ（８）の出力端子
ｆから出力される電圧をE2とおくと、ブリッジ回路の端
子ｄに供給される電圧Edは、印加電圧E1と出力電圧E2の
２倍の電圧を加えた電圧と等しくなる。
抵抗R1〜R4がすべて等しく、且つ、各ケーブルC1〜C4の
導体抵抗RC1〜RC4がすべて等しい場合は、第２図に示す
ブリッジ回路の端子ｄに接続されているケーブルC4の端
子ｅに電圧E1を印加して、オペアンプ（８）の出力端子
ｆから出力される電圧をE2とおくと、ブリッジ回路の端
子ｄに供給される電圧Edは、印加電圧E1と出力電圧E2の
２倍の電圧を加えた電圧と等しくなる。
そして、第２図に示したひずみゲージ（５）の端子ｄ
に電圧E1を供給するには、端子ｅに、電圧E1とその電圧
E1の、ケーブルC4のケーブル抵抗RC4による電圧降下分
とを加えた電圧（以下、補正電圧と記述する）を端子ｅ
に印加すれば良いことが分る。従って、上述した補正電
圧を得るには、第２図に示すひずみゲージ（５）の端子
ｄに供給される電圧と、印加電圧E1の比を求められばよ
い。しかしながら、通常ケーブルC1〜C4は百〜数百ｍの
長さのものが使用されるので、ブリッジ回路の端子ｄに
供給される電圧をケーブル長補正回路（３）で検出する
ことは困難である。従って、上述した式，及びか
ら得たEd＝E1＋2E2という結果を利用して、第２図に示
す端子ｅに印加する電圧E1及び端子ｆに出力される電圧
E2からEdを合成すれば良いことが分る。
に電圧E1を供給するには、端子ｅに、電圧E1とその電圧
E1の、ケーブルC4のケーブル抵抗RC4による電圧降下分
とを加えた電圧（以下、補正電圧と記述する）を端子ｅ
に印加すれば良いことが分る。従って、上述した補正電
圧を得るには、第２図に示すひずみゲージ（５）の端子
ｄに供給される電圧と、印加電圧E1の比を求められばよ
い。しかしながら、通常ケーブルC1〜C4は百〜数百ｍの
長さのものが使用されるので、ブリッジ回路の端子ｄに
供給される電圧をケーブル長補正回路（３）で検出する
ことは困難である。従って、上述した式，及びか
ら得たEd＝E1＋2E2という結果を利用して、第２図に示
す端子ｅに印加する電圧E1及び端子ｆに出力される電圧
E2からEdを合成すれば良いことが分る。
次に、上述した電圧Edを合成する加算回路（９）を第
４図について説明する。尚、各抵抗はRa1＝Ra2＝Ra3＝R
a4＝Ra5/2と成っている。（14）はオペアンプで、その
反転入力端子は抵抗Ra5を介して端子ｆに接続され、比
反転入力端子は接地されている。そして、このオペアン
プ（14）の出力側は直列に接続された抵抗Ra2,Ra1を通
じて端子ｅに接続され、更に、抵抗Ra1,Ra2の接続中点
とこのオペアンプ（14）の反転入力端子が直接接続され
て、オペアンプ（14）の出力電圧がそのオペアンプ（1
4）の反転入力端子にフィードバックされるように成さ
れている。そして、このオペアンプ（14）の出力側は、
オペアンプ（15）、入力抵抗Ra4及び負帰還抵抗Ra3で構
成される反転増幅回路の入力側に接続される。そして、
この反転増幅回路を構成するオペアンプ（15）の出力端
子は端子ｇと接続される。そして、端子ｅに電圧E1を印
加し、端子ｆに電圧E2を印加すると、オペアンプ（14）
の出力端子から−（E1＋2E2）の電圧が出力され、これ
が次段の反転増幅回路によって位相反転されて、オペア
ンプ（15）の出力端子からE1＋2E2の電圧が出力され
る。
４図について説明する。尚、各抵抗はRa1＝Ra2＝Ra3＝R
a4＝Ra5/2と成っている。（14）はオペアンプで、その
反転入力端子は抵抗Ra5を介して端子ｆに接続され、比
反転入力端子は接地されている。そして、このオペアン
プ（14）の出力側は直列に接続された抵抗Ra2,Ra1を通
じて端子ｅに接続され、更に、抵抗Ra1,Ra2の接続中点
とこのオペアンプ（14）の反転入力端子が直接接続され
て、オペアンプ（14）の出力電圧がそのオペアンプ（1
4）の反転入力端子にフィードバックされるように成さ
れている。そして、このオペアンプ（14）の出力側は、
オペアンプ（15）、入力抵抗Ra4及び負帰還抵抗Ra3で構
成される反転増幅回路の入力側に接続される。そして、
この反転増幅回路を構成するオペアンプ（15）の出力端
子は端子ｇと接続される。そして、端子ｅに電圧E1を印
加し、端子ｆに電圧E2を印加すると、オペアンプ（14）
の出力端子から−（E1＋2E2）の電圧が出力され、これ
が次段の反転増幅回路によって位相反転されて、オペア
ンプ（15）の出力端子からE1＋2E2の電圧が出力され
る。
次に第５図を参照して、第２図におけるひずみゲージ
（５）及びケーブルC1〜C4のケーブル抵抗RC1〜RC4の等
価回路と、第４図に示した加算回路（９）を用いて、印
加電圧E1とひずみゲージ（５）の端子ｄに供給される電
圧Edとの比を求める方法を説明する。
（５）及びケーブルC1〜C4のケーブル抵抗RC1〜RC4の等
価回路と、第４図に示した加算回路（９）を用いて、印
加電圧E1とひずみゲージ（５）の端子ｄに供給される電
圧Edとの比を求める方法を説明する。
ひずみゲージ（５）及びケーブルC1〜C4のケーブル抵
抗RC1〜RC4の等価回路は、夫々端子ｅ及びｆを介して、
夫々オペアンプ（10）の出力端子及び加算回路（９）の
オペアンプ（14）の反転入力端子に接続される。そし
て、加算回路（９）のオペアンプ（15）の出力端子はオ
ペアンプ（10）の反転入力端子に接続される。オペアン
プ（10）の非反転入力端子には端子ｊを介して第１図に
示した電源回路（２）からの直流電圧E4が供給される。
抗RC1〜RC4の等価回路は、夫々端子ｅ及びｆを介して、
夫々オペアンプ（10）の出力端子及び加算回路（９）の
オペアンプ（14）の反転入力端子に接続される。そし
て、加算回路（９）のオペアンプ（15）の出力端子はオ
ペアンプ（10）の反転入力端子に接続される。オペアン
プ（10）の非反転入力端子には端子ｊを介して第１図に
示した電源回路（２）からの直流電圧E4が供給される。
次に、端子ｊに供給される電圧E4と、端子ｅに出力さ
れる電圧E1の関係を説明する。
れる電圧E1の関係を説明する。
同図における各オペアンプ（８），（10），（14）及
び（15）のオープンループゲインを無限大とおけば、次
の式が得られる。
び（15）のオープンループゲインを無限大とおけば、次
の式が得られる。
E4＝E1＋2E2 ‥‥ 第３図のひずみゲージ（５）及びケーブルC1〜C4のケ
ーブル抵抗RC1〜RC4の等価回路から得た式，及び
より次の式及びが得られる。
ーブル抵抗RC1〜RC4の等価回路から得た式，及び
より次の式及びが得られる。
従って、式，から、次の式が得られる。
この式によれば、端子ｈの電圧Edは、端子ｊに供給
される電圧E4と等しくなることが分かる。
される電圧E4と等しくなることが分かる。
従って、端子ｈに供給される電圧Edと端子ｅに供給さ
れる電圧E1の比を得るには、端子ｊに供給される電圧E4
と端子ｅに供給される電圧E1の比を得れば良いことにな
る。
れる電圧E1の比を得るには、端子ｊに供給される電圧E4
と端子ｅに供給される電圧E1の比を得れば良いことにな
る。
次に、第６図を参照して、上述した端子ｊに供給され
た電圧E4と端子ｅに供給される電圧E1の比を得る方法に
ついて説明する。
た電圧E4と端子ｅに供給される電圧E1の比を得る方法に
ついて説明する。
（20）はD/Aコンバータで、基準電源の供給される端
子ｊを介して、第１図に示す電源回路（２）の出力端子
と接続される。そして、D/Aコンバータ（20）の入力端
子はレジスタ（21）のパラレル出力端子に接続されて、
D/Aコンバータ（20）の次段のオペアンプ（16）の反転
入力端子に出力電流を供給するようになされている。オ
ペアンプ（16）は、D/Aコンバータ（20）からの供給電
流に応じた電圧を出力する。オペアンプ（17）は、その
反転入力端子が抵抗Rb1を介してD/Aコンバータ（20）の
基準電源供給端子に接続され、抵抗Rb2を介してその出
力端子に接続され、その非反転入力端子は、抵抗Rb5を
介してオペアンプ（16）の出力端子と接続され、更に一
端が接地された、抵抗Rb6がその入力端子に接続され
る。
子ｊを介して、第１図に示す電源回路（２）の出力端子
と接続される。そして、D/Aコンバータ（20）の入力端
子はレジスタ（21）のパラレル出力端子に接続されて、
D/Aコンバータ（20）の次段のオペアンプ（16）の反転
入力端子に出力電流を供給するようになされている。オ
ペアンプ（16）は、D/Aコンバータ（20）からの供給電
流に応じた電圧を出力する。オペアンプ（17）は、その
反転入力端子が抵抗Rb1を介してD/Aコンバータ（20）の
基準電源供給端子に接続され、抵抗Rb2を介してその出
力端子に接続され、その非反転入力端子は、抵抗Rb5を
介してオペアンプ（16）の出力端子と接続され、更に一
端が接地された、抵抗Rb6がその入力端子に接続され
る。
（18）はオペアンプで、その反転入力端子が抵抗Rb3
を介してオペアンプ（17）の出力端子に接続されると共
に、抵抗Rb4を介して自己の出力端子に接続され、非反
転入力端子は接地され、反転増幅回路を構成している。
（19）はコンパレータで、その反転入力端子がオペアン
プ（18）の出力端子と接続され、非反転入力端子は端子
ｅを介して第１図に示すオペアンプ（10）の出力端子と
接続されている。そして、そのコンパレータ（18）の出
力端子はレジスタ（21）に接続されている。
を介してオペアンプ（17）の出力端子に接続されると共
に、抵抗Rb4を介して自己の出力端子に接続され、非反
転入力端子は接地され、反転増幅回路を構成している。
（19）はコンパレータで、その反転入力端子がオペアン
プ（18）の出力端子と接続され、非反転入力端子は端子
ｅを介して第１図に示すオペアンプ（10）の出力端子と
接続されている。そして、そのコンパレータ（18）の出
力端子はレジスタ（21）に接続されている。
次に、この演算回路の動作を説明する。D/Aコンバー
タ（20）の基準電源供給端子には基準電圧E4が供給さ
れ、レジスタ（21）には第１図に示される制御回路（1
2）からのクロックパルスCLKが供給される。一方コンパ
レータ（19）の非反転入力端子には電圧E1が供給され
る。そして、オペアンプ（17）の反転入力端子には電圧
E4が供給され、非反転入力端子にはオペアンプ（16）か
らの電圧の抵抗Rb5及びRb6によって分圧された電圧が供
給され、その出力端子からの電圧はオペアンプ（18）で
位相が反転されてコンパレータ（19）の反転入力端子に
供給される。そして、コンパレータ（19）でオペアンプ
（18）からの電圧と、電圧E1とが比較され、オペアンプ
（18）からの電圧が電圧E1と略同じに成るまで、例えば
“1"が出力され、その間レジスタ（21）は、クロックパ
ルスCLKによってD/Aコンバータ（20）に複数ビットの並
列データを与える。レジスタ（21）からの複数ビットの
並列データが供給されたD/Aコンバータ（20）は、例え
ば“0"を供給された入力端子に関連する電流を夫々発生
し、更にこれらの電流を加算してオペアンプ（16）に供
給する。そして、コンパレータ（19）の反転入力端子に
供給される電圧と、非反転入力端子に供給される電圧が
略同じ値になると、第１図の制御回路（12）は、レジス
タ（21）に対するクロックパルスCLKの供給を停止す
る。かくして、レジスタ（21）には、電圧E4と電圧E1の
比E1/E4が記憶される。
タ（20）の基準電源供給端子には基準電圧E4が供給さ
れ、レジスタ（21）には第１図に示される制御回路（1
2）からのクロックパルスCLKが供給される。一方コンパ
レータ（19）の非反転入力端子には電圧E1が供給され
る。そして、オペアンプ（17）の反転入力端子には電圧
E4が供給され、非反転入力端子にはオペアンプ（16）か
らの電圧の抵抗Rb5及びRb6によって分圧された電圧が供
給され、その出力端子からの電圧はオペアンプ（18）で
位相が反転されてコンパレータ（19）の反転入力端子に
供給される。そして、コンパレータ（19）でオペアンプ
（18）からの電圧と、電圧E1とが比較され、オペアンプ
（18）からの電圧が電圧E1と略同じに成るまで、例えば
“1"が出力され、その間レジスタ（21）は、クロックパ
ルスCLKによってD/Aコンバータ（20）に複数ビットの並
列データを与える。レジスタ（21）からの複数ビットの
並列データが供給されたD/Aコンバータ（20）は、例え
ば“0"を供給された入力端子に関連する電流を夫々発生
し、更にこれらの電流を加算してオペアンプ（16）に供
給する。そして、コンパレータ（19）の反転入力端子に
供給される電圧と、非反転入力端子に供給される電圧が
略同じ値になると、第１図の制御回路（12）は、レジス
タ（21）に対するクロックパルスCLKの供給を停止す
る。かくして、レジスタ（21）には、電圧E4と電圧E1の
比E1/E4が記憶される。
さて、この後、第１図に示す切替器（４）の各スイッ
チSW1〜SW4の同図に示す破線の如く切替えると、演算回
路（11）の出力端子、即ち、第６図に示した端子ｋ及び
ｌがケーブルC2及びC3を介してひずみゲージ（５）と接
続される。この後、電源回路（２）が制御回路（12）か
らの制御信号によって、ひずみゲージ（５）に供給する
べき交流電圧の半分の振幅の交流電圧を演算回路（11）
の基準電圧入力端子、即ち、第６図に示した端子ｊに供
給すると、演算回路（11）の出力端子、即ち、第６図に
示した端子ｋ及びｌの電位差は、ひずみゲージ（５）に
供給するべき交流電圧に、ケーブルC2,C3の導体抵抗
RC2,RC3による電圧降下分が加えられた電位と成り、従
って、ひずみゲージ（５）には、供給されるべき電圧と
略同じ電圧が供給される。
チSW1〜SW4の同図に示す破線の如く切替えると、演算回
路（11）の出力端子、即ち、第６図に示した端子ｋ及び
ｌがケーブルC2及びC3を介してひずみゲージ（５）と接
続される。この後、電源回路（２）が制御回路（12）か
らの制御信号によって、ひずみゲージ（５）に供給する
べき交流電圧の半分の振幅の交流電圧を演算回路（11）
の基準電圧入力端子、即ち、第６図に示した端子ｊに供
給すると、演算回路（11）の出力端子、即ち、第６図に
示した端子ｋ及びｌの電位差は、ひずみゲージ（５）に
供給するべき交流電圧に、ケーブルC2,C3の導体抵抗
RC2,RC3による電圧降下分が加えられた電位と成り、従
って、ひずみゲージ（５）には、供給されるべき電圧と
略同じ電圧が供給される。
尚、第６図で示した演算回路（11）のオペアンプ（1
6）の出力電圧を分圧している抵抗Rb5とRb6の比を小さ
くすればする程、長いケーブルの補正ができる。即ち、
第６図で示した演算回路（11）の端子ｊに供給される電
圧E4と端子ｅに供給される電圧E1の比E1/E4をｋとし、
ひずみゲージ（５）に供給すべき電圧をVbとすれは、そ
の比ｋは次の式で表すことができる。
6）の出力電圧を分圧している抵抗Rb5とRb6の比を小さ
くすればする程、長いケーブルの補正ができる。即ち、
第６図で示した演算回路（11）の端子ｊに供給される電
圧E4と端子ｅに供給される電圧E1の比E1/E4をｋとし、
ひずみゲージ（５）に供給すべき電圧をVbとすれは、そ
の比ｋは次の式で表すことができる。
従って、ひずみゲージ（５）に供給すべき電圧Vbは次
のように成る。
のように成る。
尚、E4＝Edの関係が保証されるケーブルのケーブル抵
抗ｒの範囲は、 と成るので、 と成り、全ての値が正の数であるから、 と成る。尚、計算上では であるが でも可能である。
抗ｒの範囲は、 と成るので、 と成り、全ての値が正の数であるから、 と成る。尚、計算上では であるが でも可能である。
又、上述した実施例の演算回路（11）は、マイクロコ
ンピュータを使用しても良い。
ンピュータを使用しても良い。
次に、第７図を参照して、上述の一実施例のブリッジ
測定装置において、測定時、ケーブルの抵抗値の影響
が、増幅回路（６）の入力電圧にないことの説明を行
う。第７図は、第１図の演算回路（11）、ひずみゲージ
（５）及び増幅回路（６）を抽出して図示したものであ
る。第７図において、ひずみゲージ（５）の端子ａ、
ｂ、ｃ、ｄの電圧をEa、Eb、Ec、Edとする。又、演算回
路（11）の、端子ａに対応する側の電圧をEK、端子ｃに
対応する側の電圧をELとする。増幅回路（６）の入力電
圧をEinとする。抵抗素子R2、R3、R4の抵抗R2、R3、R4
を共にＲ、抵抗素子R1の抵抗R1をＲ＋ΔＲとする。ここ
で、ΔＲは抵抗Ｒのひずみ量によって変化する抵抗分で
ある。又、各ケーブルの抵抗RC1、RC2、RC3、RC4を共に
ｒとする。
測定装置において、測定時、ケーブルの抵抗値の影響
が、増幅回路（６）の入力電圧にないことの説明を行
う。第７図は、第１図の演算回路（11）、ひずみゲージ
（５）及び増幅回路（６）を抽出して図示したものであ
る。第７図において、ひずみゲージ（５）の端子ａ、
ｂ、ｃ、ｄの電圧をEa、Eb、Ec、Edとする。又、演算回
路（11）の、端子ａに対応する側の電圧をEK、端子ｃに
対応する側の電圧をELとする。増幅回路（６）の入力電
圧をEinとする。抵抗素子R2、R3、R4の抵抗R2、R3、R4
を共にＲ、抵抗素子R1の抵抗R1をＲ＋ΔＲとする。ここ
で、ΔＲは抵抗Ｒのひずみ量によって変化する抵抗分で
ある。又、各ケーブルの抵抗RC1、RC2、RC3、RC4を共に
ｒとする。
増幅回路（６）の入力インピーダンスが充分大きいも
のとすると、増幅回路（６）の入力電圧Einは、次式の
ように表される。
のとすると、増幅回路（６）の入力電圧Einは、次式の
ように表される。
Ein＝Ed−Eb …… この式の（Ed−Eb）は次式のように書き直される。
次に、（Ea−Ec）を求めると、次式が得られる。
、及びの式から、増幅回路６の入力電圧Ein
は、次式のようになる。
は、次式のようになる。
又、（EK−EL）は、ひずみゲージ（５）に加えられる
電圧に、補正係数を乗算した値を取るので、（EK−EL）
は次式で表される。
電圧に、補正係数を乗算した値を取るので、（EK−EL）
は次式で表される。
そこで、式を式に代入すると、次式が得られる。
ここで、上述したようにΔＲは抵抗Ｒのひずみ量によ
って変化する抵抗分であるので、抵抗Ｒの数万分の１乃
至数百分の１の値を取るから、式は、近似的には次式
のように表される。
って変化する抵抗分であるので、抵抗Ｒの数万分の１乃
至数百分の１の値を取るから、式は、近似的には次式
のように表される。
次に、実用域での計算例を示す。Ｒ＝120（Ω）、Δ
Ｒ＝0.24（Ω）｛通常1000με（マイクロ・ストレン）
のひずみ量で発生する抵抗変化に相当する｝、Ea−Ec＝
２（Ｖ）、ｒ＝20（Ω）（通常、片道約500mのケーブル
長の抵抗分に相当する）の場合、増幅回路（６）の入力
電圧Einは、次の通りであり、効果があることが分か
る。
Ｒ＝0.24（Ω）｛通常1000με（マイクロ・ストレン）
のひずみ量で発生する抵抗変化に相当する｝、Ea−Ec＝
２（Ｖ）、ｒ＝20（Ω）（通常、片道約500mのケーブル
長の抵抗分に相当する）の場合、増幅回路（６）の入力
電圧Einは、次の通りであり、効果があることが分か
る。
Ein（ｒ＝０Ω）＝−0.99900（mV） Ein（ｒ＝20Ωで、補正あり）＝−0.99913（mV） Ein（ｒ＝20Ωで、補正無し）＝−0.74993（mV） 〔発明の効果〕 上述せる本発明は、測定対象の変化に応じて抵抗値が
変化する４辺の抵抗素子を含み、非測定時にはその４辺
の抵抗素子の抵抗値が互いに等しく成る抵抗ブリッジ回
路と、その抵抗ブリッジ回路の一組の対角点間に、抵抗
値の等しい第１及び第２のケーブルを通じて電源電圧を
供給したり、抵抗ブリッジ回路の他の一組の対角点から
得られた検出電圧が、第１及び第２のケーブルと抵抗値
の等しい第３及び第４のケーブルを通じて供給させる計
測回路とを有するブリッジ測定装置において、第１〜第
４のケーブルの抵抗分による測定誤差を補正する補正回
路と、その補正回路及び計測回路と、第１〜第４のケー
ブルとの間に接続され、補正時及び測定時で切換えが行
われる第１〜第４の切換えスイッチとを設けて成るもの
である。
変化する４辺の抵抗素子を含み、非測定時にはその４辺
の抵抗素子の抵抗値が互いに等しく成る抵抗ブリッジ回
路と、その抵抗ブリッジ回路の一組の対角点間に、抵抗
値の等しい第１及び第２のケーブルを通じて電源電圧を
供給したり、抵抗ブリッジ回路の他の一組の対角点から
得られた検出電圧が、第１及び第２のケーブルと抵抗値
の等しい第３及び第４のケーブルを通じて供給させる計
測回路とを有するブリッジ測定装置において、第１〜第
４のケーブルの抵抗分による測定誤差を補正する補正回
路と、その補正回路及び計測回路と、第１〜第４のケー
ブルとの間に接続され、補正時及び測定時で切換えが行
われる第１〜第４の切換えスイッチとを設けて成るもの
である。
そして、本発明によれば、特に、上述の補正回路を、
補正時に、第３の切換えスイッチを介して第３のケーブ
ルに反転入力端子が接続され非反転入力端子が接地さ
れ、第１及び第２の切換えスイッチを介して第１及び第
２のケーブルに出力端子が接続されると共に、第４の切
換えスイッチを介して第４のケーブルに直流電圧E1を供
給したとき、出力端子に直流電圧E2が得られる第１の演
算増幅器と、補正時に、反転及び非反転入力端子の一方
及び他方に夫々直流電圧E1＋2E2及び基準直流電圧E4が
供給され、出力端子に直流電圧E1が出力され、その直流
電圧E1が第４の切換えスイッチを介して第４のケーブル
に供給される第２の演算増幅器と、補正時に、第１の演
算増幅器の出力端子からの直流電圧E2及び第２の演算増
幅器の出力端子からの直流電圧E1が供給されて、直流電
圧E1＋2E2を出力する加算回路と、補正時に、第２の演
算増幅器の出力端子からの直流電圧E1及び基準電圧E4が
供給されて、その比E1/E4を算出し、測定時に、電源回
路の電圧にその比E1/E4を乗算した電圧を出力し、その
出力電圧が第１及び第２の切換えスイッチを介して第１
及び第２のケーブルに供給される演算回路とを備え、測
定時に、第３及び第４のケーブルが第３及び第４の切換
えスイッチを介して計測回路に接続されるように構成し
たので、抵抗ブリッジ回路の３辺の抵抗素子の抵抗値を
Ｒ、残りの１辺の抵抗素子の抵抗値をＲ＋ΔＲ（ΔＲは
抵抗値Ｒのひずみ量によって変化する抵抗分）、第１〜
第４のケーブルの抵抗値をｒとし、抵抗ブリッジ回路の
上述の一組の対角点間の電圧を（Ea−Ec）とするとき、 測定回路の入力電圧Einが、 となり、この式は、ΔＲがＲに比べて充分小さいことか
ら、 の式で近似されるので、ケーブルの抵抗値による測定誤
差を除去することができる。
補正時に、第３の切換えスイッチを介して第３のケーブ
ルに反転入力端子が接続され非反転入力端子が接地さ
れ、第１及び第２の切換えスイッチを介して第１及び第
２のケーブルに出力端子が接続されると共に、第４の切
換えスイッチを介して第４のケーブルに直流電圧E1を供
給したとき、出力端子に直流電圧E2が得られる第１の演
算増幅器と、補正時に、反転及び非反転入力端子の一方
及び他方に夫々直流電圧E1＋2E2及び基準直流電圧E4が
供給され、出力端子に直流電圧E1が出力され、その直流
電圧E1が第４の切換えスイッチを介して第４のケーブル
に供給される第２の演算増幅器と、補正時に、第１の演
算増幅器の出力端子からの直流電圧E2及び第２の演算増
幅器の出力端子からの直流電圧E1が供給されて、直流電
圧E1＋2E2を出力する加算回路と、補正時に、第２の演
算増幅器の出力端子からの直流電圧E1及び基準電圧E4が
供給されて、その比E1/E4を算出し、測定時に、電源回
路の電圧にその比E1/E4を乗算した電圧を出力し、その
出力電圧が第１及び第２の切換えスイッチを介して第１
及び第２のケーブルに供給される演算回路とを備え、測
定時に、第３及び第４のケーブルが第３及び第４の切換
えスイッチを介して計測回路に接続されるように構成し
たので、抵抗ブリッジ回路の３辺の抵抗素子の抵抗値を
Ｒ、残りの１辺の抵抗素子の抵抗値をＲ＋ΔＲ（ΔＲは
抵抗値Ｒのひずみ量によって変化する抵抗分）、第１〜
第４のケーブルの抵抗値をｒとし、抵抗ブリッジ回路の
上述の一組の対角点間の電圧を（Ea−Ec）とするとき、 測定回路の入力電圧Einが、 となり、この式は、ΔＲがＲに比べて充分小さいことか
ら、 の式で近似されるので、ケーブルの抵抗値による測定誤
差を除去することができる。
第１図は本発明の一実施例を示すブロック線図、第２図
はひずみゲージ，ケーブル及びオペアンプを示す回路
図、第３図はそのひずみゲージ，ケーブル及びオペアン
プを示す回路の等価回路、第４図は加算回路を示す回路
図、第５図はひずみゲージ，ケーブル及びオペアンプを
示す回路の等価回路と、加算回路と、オペアンプの接続
状態を示す回路図、第６図は演算回路を示す回路図、第
７図は計測装置の一実施例の説明のためのブロック線
図、第８図は従来例を示すブロック線図である。 （１）は計測回路、（２）は電源回路、（３）はケーブ
ル長補正回路、（４）は切替器、（５）はひずみゲー
ジ、（６）は増幅回路、（７）は処理回路、（８），
（10），（14），（15），（16），（17）及び（18）は
オペアンプ、（11）は演算回路、（19）はコンパレー
タ、（20）はD/Aコンバータ、（21）はレジスタであ
る。
はひずみゲージ，ケーブル及びオペアンプを示す回路
図、第３図はそのひずみゲージ，ケーブル及びオペアン
プを示す回路の等価回路、第４図は加算回路を示す回路
図、第５図はひずみゲージ，ケーブル及びオペアンプを
示す回路の等価回路と、加算回路と、オペアンプの接続
状態を示す回路図、第６図は演算回路を示す回路図、第
７図は計測装置の一実施例の説明のためのブロック線
図、第８図は従来例を示すブロック線図である。 （１）は計測回路、（２）は電源回路、（３）はケーブ
ル長補正回路、（４）は切替器、（５）はひずみゲー
ジ、（６）は増幅回路、（７）は処理回路、（８），
（10），（14），（15），（16），（17）及び（18）は
オペアンプ、（11）は演算回路、（19）はコンパレー
タ、（20）はD/Aコンバータ、（21）はレジスタであ
る。
Claims (1)
- 【請求項１】測定対象の変化に応じて抵抗値が変化する
４辺の抵抗素子を含み、非測定時には該４辺の抵抗素子
の抵抗値が互いに等しく成る抵抗ブリッジ回路と、該抵
抗ブリッジ回路の一組の対角点間に、抵抗値の等しい第
１及び第２のケーブルを通じて電源電圧を供給したと
き、上記抵抗ブリッジ回路の他の一組の対角点から得ら
れた検出電圧が、上記第１及び第２のケーブルと抵抗値
の等しい第３及び第４のテーブルを通じて供給される計
測回路とを有するブリッジ測定装置において、 上記第１〜第４のケーブルの抵抗分による測定誤差を補
正する補正回路と、 該補正回路及び上記測定回路と、上記第１〜第４のケー
ブルとの間に接続され、補正時及び測定時で切換えが行
われる第１〜第４の切換えスイッチとを設けて成り、 上記補正回路は、 補正時に、上記第３の切換えスイッチを介して上記第３
のケーブルに反転入力端子が接続され非反転入力端子が
接地され、上記第１及び第２の切換えスイッチを介して
上記第１及び第２のケーブルに出力端子が接続されると
共に、上記第４の切換えスイッチを介して上記第４のケ
ーブルに直流電圧E1を供給したとき、上記出力端子に直
流電圧E2が得られる第１の演算増幅器と、 上記補正時に、反転及び非反転入力端子の一方及び他方
に夫々直流電圧E1＋2E2及び基準直流電圧E4が供給さ
れ、出力端子に上流電流電圧E1が出力され、該直流電圧
E1が上記第４の切換えスイッチを介して上記第４のケー
ブルに供給される第２の演算増幅器と、 上記補正時に、上記第１の演算増幅器の出力端子からの
直流電圧E2及び上記第２の演算増幅器の出力端子からの
直流電圧E1が供給されて、上記直流電圧E1＋2E2を出力
する加算回路と、 上記補正時に、上記第２の演算増幅器の出力端子からの
直流電圧E1及び上記基準電圧E4が供給されて、その比E1
/E4を算出し、測定時に、電源回路の電圧に該比E1/E4を
乗算した電圧を出力し、該出力電圧が上記第１及び第２
の切換えスイッチを介して上記第１及び第２のケーブル
に供給される演算回路とを備え、 上記測定時に、上記第３及び第４のケーブルが上記第３
及び第４の切換えスイッチを介して上記計測回路に接続
されるようにしたことを特徴とするブリッジ測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002383A JP2992599B2 (ja) | 1990-01-09 | 1990-01-09 | ブリッジ測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002383A JP2992599B2 (ja) | 1990-01-09 | 1990-01-09 | ブリッジ測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03206904A JPH03206904A (ja) | 1991-09-10 |
| JP2992599B2 true JP2992599B2 (ja) | 1999-12-20 |
Family
ID=11527712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002383A Expired - Lifetime JP2992599B2 (ja) | 1990-01-09 | 1990-01-09 | ブリッジ測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2992599B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3934620B2 (ja) * | 2003-06-27 | 2007-06-20 | 小出金属工業株式会社 | 切断機 |
| CN105241372B (zh) * | 2015-11-18 | 2018-06-29 | 招商局重庆交通科研设计院有限公司 | 消除导线电阻影响的全桥惠斯通电桥应变测量系统及方法 |
-
1990
- 1990-01-09 JP JP2002383A patent/JP2992599B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03206904A (ja) | 1991-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000146621A (ja) | 磁気抵抗角度センサ―のオフセット較正方法及びセンサ―装置 | |
| US3847017A (en) | Strain measuring system | |
| JPH0515212B2 (ja) | ||
| JP3309380B2 (ja) | ディジタル測定器 | |
| JP2992599B2 (ja) | ブリッジ測定装置 | |
| US8872530B2 (en) | Method for correcting the voltage measured across the terminals of a sensor | |
| US6803776B2 (en) | Current-comparator-based four-terminal resistance bridge for power frequencies | |
| JPH0769232B2 (ja) | ロ−ドセルの温度補償方法及びその装置 | |
| US7268566B2 (en) | Active sensor circuit with one or more T-network pairs | |
| JP3302449B2 (ja) | ロードセルの故障検出装置及び自己補償装置 | |
| JP4208560B2 (ja) | インピーダンス測定装置 | |
| JP2802322B2 (ja) | インピーダンス測定装置 | |
| JP2923293B1 (ja) | ひずみ測定方法 | |
| JP3562703B2 (ja) | 計測装置 | |
| JPS6314784B2 (ja) | ||
| JP2002139528A (ja) | インピーダンス測定装置 | |
| US11280819B2 (en) | Circuit arrangement and method for determining a resistance change and methods for determining lead resistances | |
| JP3332660B2 (ja) | 電気量測定装置 | |
| JP3716308B2 (ja) | 高抵抗測定方法および高抵抗測定装置 | |
| JPS63305203A (ja) | 歪検出装置におけるブリッジ出力処理回路 | |
| JP2544130B2 (ja) | 温度測定回路 | |
| JPH02206730A (ja) | 自己診断回路 | |
| JP3082636B2 (ja) | 歪み測定装置 | |
| JP2003014795A (ja) | 交流計測装置 | |
| JP3619816B2 (ja) | ひずみゲージ擬似抵抗体及びひずみ校正器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 11 |