JP3082636B2 - 歪み測定装置 - Google Patents
歪み測定装置Info
- Publication number
- JP3082636B2 JP3082636B2 JP07269800A JP26980095A JP3082636B2 JP 3082636 B2 JP3082636 B2 JP 3082636B2 JP 07269800 A JP07269800 A JP 07269800A JP 26980095 A JP26980095 A JP 26980095A JP 3082636 B2 JP3082636 B2 JP 3082636B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- distortion
- converter
- voltage
- bridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
Description
【産業上の利用分野】本発明は精度向上を図った歪み測
定装置に関し、詳しくは増幅器のゲインドリフトやＡ／
Ｄ，Ｄ／Ａ変換器のオフセット，ゲインドリフトの影響
を少なくした歪み測定装置に関するものである。
定装置に関し、詳しくは増幅器のゲインドリフトやＡ／
Ｄ，Ｄ／Ａ変換器のオフセット，ゲインドリフトの影響
を少なくした歪み測定装置に関するものである。
【０００１】
【従来の技術】図２は従来の歪み測定装置の一例を示す
構成図である。図において１は歪ゲージ１ａを一辺とし
他辺を固定抵抗器１ｂ，１ｃ，１ｄで構成した抵抗ブリ
ッジであり、この抵抗ブリッジの入力端子２，３にはブ
リッジ電源（＋ＶB，−ＶB）が接続されている。またブ
リッジ１の出力端子４，５は差動増幅器６の入力端子６
ａ，６ｂに接続されている。７は加算器でこの加算器の
出力はプログラマブルゲイン増幅器（以下ＰＧＡとい
う）８に入力して増幅される。９はＡ／Ｄ変換器であ
り、このＡ／Ｄ変換器９の出力が歪み信号として後段の
演算手段１１に入力されて所定の演算が施され表示・記
録が行われる。
構成図である。図において１は歪ゲージ１ａを一辺とし
他辺を固定抵抗器１ｂ，１ｃ，１ｄで構成した抵抗ブリ
ッジであり、この抵抗ブリッジの入力端子２，３にはブ
リッジ電源（＋ＶB，−ＶB）が接続されている。またブ
リッジ１の出力端子４，５は差動増幅器６の入力端子６
ａ，６ｂに接続されている。７は加算器でこの加算器の
出力はプログラマブルゲイン増幅器（以下ＰＧＡとい
う）８に入力して増幅される。９はＡ／Ｄ変換器であ
り、このＡ／Ｄ変換器９の出力が歪み信号として後段の
演算手段１１に入力されて所定の演算が施され表示・記
録が行われる。
【０００２】なお、歪み信号は演算手段１１，Ｄ／Ａ変
換器１０を介して加算器７に加えられ、ブリッジの初期
不平衡を補正する（歪みゲージのばらつきをキャンセル
するために、歪み零の状態でＡ／Ｄ変換器９への入力が
所定の値（一般には零付近）になるように調整）。
換器１０を介して加算器７に加えられ、ブリッジの初期
不平衡を補正する（歪みゲージのばらつきをキャンセル
するために、歪み零の状態でＡ／Ｄ変換器９への入力が
所定の値（一般には零付近）になるように調整）。
【０００３】始めに歪みゲージに加わる歪みをブリッジ
を用いて測定する場合の原理について簡単に説明する。
歪みゲージは導体に変位（伸び縮み）が加わると抵抗値
が変化することを利用して、抵抗値を測定することによ
り変位（歪み量）を測定するものであり、歪み量Δｌと
抵抗値の変化ΔＲの関係は ΔＲ／Ｒ＝Ｋ0Δl／ｌ…（1-1-1) ただし，Ｋ0＝ゲージ率（通常２．０程度） で与えられる。
を用いて測定する場合の原理について簡単に説明する。
歪みゲージは導体に変位（伸び縮み）が加わると抵抗値
が変化することを利用して、抵抗値を測定することによ
り変位（歪み量）を測定するものであり、歪み量Δｌと
抵抗値の変化ΔＲの関係は ΔＲ／Ｒ＝Ｋ0Δl／ｌ…（1-1-1) ただし，Ｋ0＝ゲージ率（通常２．０程度） で与えられる。
【０００４】そして図２の様にブリッジの一辺１ａを歪
みゲージとし、抵抗ブリッジの入力端子２，３にブリッ
ジ電源ＶBを接続した場合、ブリッジの出力Ｖoutは次式
により求められる。 Ｖout＝［−Ｒ／（２Ｒ＋ΔＲ）］２ＶB＋ＶB ＝［−１／（１＋ΔＲ／２Ｒ）］ＶB＋ＶB ≒［−１＋（ΔＲ／２Ｒ）］ＶB＋ＶB ＝（ΔＲ／２Ｒ）ＶB 従ってＶout＝（Δl／ｌ）ＶB （Ｋ0＝２．０）…（1-1-2) となるので、Ｖoutを測定することで（Δl／ｌ）を検知
することができる。
みゲージとし、抵抗ブリッジの入力端子２，３にブリッ
ジ電源ＶBを接続した場合、ブリッジの出力Ｖoutは次式
により求められる。 Ｖout＝［−Ｒ／（２Ｒ＋ΔＲ）］２ＶB＋ＶB ＝［−１／（１＋ΔＲ／２Ｒ）］ＶB＋ＶB ≒［−１＋（ΔＲ／２Ｒ）］ＶB＋ＶB ＝（ΔＲ／２Ｒ）ＶB 従ってＶout＝（Δl／ｌ）ＶB （Ｋ0＝２．０）…（1-1-2) となるので、Ｖoutを測定することで（Δl／ｌ）を検知
することができる。
【０００５】次にこのＶoutが差動増幅器６で増幅（ゲ
インＧ1）された出力信号Ｖ1（＝Ｇ1Ｖout）がＡ／Ｄ変
換器９によりディジタル信号Ｄoutに変換されるまでは
次の様になる。 Ｄout＝α1Ｖ1＝α1Ｇ1Ｖout∝（Δl／ｌ）→α1は係数
インＧ1）された出力信号Ｖ1（＝Ｇ1Ｖout）がＡ／Ｄ変
換器９によりディジタル信号Ｄoutに変換されるまでは
次の様になる。 Ｄout＝α1Ｖ1＝α1Ｇ1Ｖout∝（Δl／ｌ）→α1は係数
【０００６】一般に歪みセンサは初期誤差を持っている
ので、歪み零の状態での歪みセンサの抵抗値は理想値と
はＲEだけずれ（Ｒ＋ＲE）となっている。この場合、歪
み量と初期誤差を区別することはできないので、センサ
の歪み量が零の状態でＤoutの出力が零になる様に演算
手段３０からの出力に基づいてＤ／Ａ変換器１０及び加
算器７を用いて初期誤差の影響を除去（イニシアルバラ
ンス）しておく。このように構成することにより正確な
歪み量の測定が可能となる。
ので、歪み零の状態での歪みセンサの抵抗値は理想値と
はＲEだけずれ（Ｒ＋ＲE）となっている。この場合、歪
み量と初期誤差を区別することはできないので、センサ
の歪み量が零の状態でＤoutの出力が零になる様に演算
手段３０からの出力に基づいてＤ／Ａ変換器１０及び加
算器７を用いて初期誤差の影響を除去（イニシアルバラ
ンス）しておく。このように構成することにより正確な
歪み量の測定が可能となる。
【０００７】なお、図２中ＰＧＡ８は広い測定範囲をカ
バーするためのもので、例えばＧ3＝１のとき−１００
０με〜１０００μεの測定範囲が、Ｇ3＝１０のとき
は−１００με〜１００μεとなるので、一定の分解能
を有するＡ／Ｄ変換器を用いても細かな測定が可能とな
る。
バーするためのもので、例えばＧ3＝１のとき−１００
０με〜１０００μεの測定範囲が、Ｇ3＝１０のとき
は−１００με〜１００μεとなるので、一定の分解能
を有するＡ／Ｄ変換器を用いても細かな測定が可能とな
る。
【０００８】ここで、差動増幅器６，ＰＧＡ８，Ａ／Ｄ
変換器９，Ｄ／Ａ変換器１０，ブリッジ電源（＋ＶB，
−ＶB）が全て理想的に動作した場合、Ｄ／Ａ変換器１
０によってイニシャルバランスが完全にとれるので、歪
み零のときＤoutは零となる。その結果、 Ｄout＝α1Ｇ3Ｇ1Ｖout（このＶoutはイニシャル誤差を除いた値） ＝α1Ｇ3Ｇ1ＶB（Δl／ｌ）…(1-1-3) となる。α1，Ｇ3，Ｇ1，ＶBは予めわかっているのでＤ
outを測定することにより歪み量Δl／ｌを正確に求める
ことができる。
変換器９，Ｄ／Ａ変換器１０，ブリッジ電源（＋ＶB，
−ＶB）が全て理想的に動作した場合、Ｄ／Ａ変換器１
０によってイニシャルバランスが完全にとれるので、歪
み零のときＤoutは零となる。その結果、 Ｄout＝α1Ｇ3Ｇ1Ｖout（このＶoutはイニシャル誤差を除いた値） ＝α1Ｇ3Ｇ1ＶB（Δl／ｌ）…(1-1-3) となる。α1，Ｇ3，Ｇ1，ＶBは予めわかっているのでＤ
outを測定することにより歪み量Δl／ｌを正確に求める
ことができる。
【０００９】
【発明が解決しようとする課題】ところで、前述の(1-1
-3)式はあくまで各電子部品が理想的に動作した場合で
あり、現実には増幅器のオフセットやゲインエラー、周
囲温度の変化によるドリフト等により測定誤差が発生す
る。即ち、差動増幅器６の出力はＧ1Ｖ＋Ｖos1、ＰＧＡ
８の出力はＧ3Ｖ＋Ｖos3、Ａ／Ｄ変換器９の出力はＧ4
Ｖ＋Ｖos4、Ｄ／Ａ変換器１０の出力はＧ2Ｄ＋Ｖos2と
なる（ただしＶos1〜Ｖos4はオフセット，Ｇ1〜Ｇ4はゲ
インエラーを含んだ値）。
-3)式はあくまで各電子部品が理想的に動作した場合で
あり、現実には増幅器のオフセットやゲインエラー、周
囲温度の変化によるドリフト等により測定誤差が発生す
る。即ち、差動増幅器６の出力はＧ1Ｖ＋Ｖos1、ＰＧＡ
８の出力はＧ3Ｖ＋Ｖos3、Ａ／Ｄ変換器９の出力はＧ4
Ｖ＋Ｖos4、Ｄ／Ａ変換器１０の出力はＧ2Ｄ＋Ｖos2と
なる（ただしＶos1〜Ｖos4はオフセット，Ｇ1〜Ｇ4はゲ
インエラーを含んだ値）。
【００１０】従ってＡ／Ｄ変換器９の出力Ｄoutは 上式において、の部分がゲインエラーを含んだ項で
の部分がオフセットを含んだ項となる。
の部分がオフセットを含んだ項となる。
【００１１】ここで、Ｖout＝ＶB（Δl／ｌ）なので上
式にはＶBの誤差も含まれている。そして上記(1-2-1)式
のＧ3とＧ4に５％ずつのゲインエラーがあった場合、ゲ
イン分のみで１０％の測定誤差が生じることになる。そ
のため、装置の精度はこれら電子部品固有の特性に左右
される。従って所定の精度を確保する為には高品質の素
子を用いなければならず高価な装置になるという問題が
あった。
式にはＶBの誤差も含まれている。そして上記(1-2-1)式
のＧ3とＧ4に５％ずつのゲインエラーがあった場合、ゲ
イン分のみで１０％の測定誤差が生じることになる。そ
のため、装置の精度はこれら電子部品固有の特性に左右
される。従って所定の精度を確保する為には高品質の素
子を用いなければならず高価な装置になるという問題が
あった。
【００１２】
【課題を解決するための手段】本発明は、上記問題点を
解決するためになされたもので、歪み検出素子が接続さ
れブリッジ電圧が印加される抵抗ブリッジと、該抵抗ブ
リッジの出力を増幅する差動増幅器と、該差動増幅器の
出力と、イニシャルバランス調整用Ｄ／Ａ変換器の出力
を加算する加算器と、該加算器の出力を増幅するプログ
ラマブルゲイン増幅器と、該プログラマブルゲイン増幅
器の出力をデジタル信号に変換するＡ／Ｄ変換器と、前
記歪み検出素子のフルスケール出力相当の電圧を発生す
る第１電圧発生手段と、前記歪み検出素子の零入力相当
の電圧を発生する第２電圧発生手段と、前記抵抗ブリッ
ジの出力と第１，第２電圧発生手段からの出力を切換え
る切換え手段と、からなり、前記歪み検出素子に歪みを
加えた測定時の抵抗ブリッジの出力を前記第１電圧発生
手段の出力で除した値と、前記歪み検出素子に歪みを加
えない状態の抵抗ブリッジの出力を前記第１電圧発生手
段の出力で除した値の差を演算する演算手段を備えたこ
とを特徴とするものである。
解決するためになされたもので、歪み検出素子が接続さ
れブリッジ電圧が印加される抵抗ブリッジと、該抵抗ブ
リッジの出力を増幅する差動増幅器と、該差動増幅器の
出力と、イニシャルバランス調整用Ｄ／Ａ変換器の出力
を加算する加算器と、該加算器の出力を増幅するプログ
ラマブルゲイン増幅器と、該プログラマブルゲイン増幅
器の出力をデジタル信号に変換するＡ／Ｄ変換器と、前
記歪み検出素子のフルスケール出力相当の電圧を発生す
る第１電圧発生手段と、前記歪み検出素子の零入力相当
の電圧を発生する第２電圧発生手段と、前記抵抗ブリッ
ジの出力と第１，第２電圧発生手段からの出力を切換え
る切換え手段と、からなり、前記歪み検出素子に歪みを
加えた測定時の抵抗ブリッジの出力を前記第１電圧発生
手段の出力で除した値と、前記歪み検出素子に歪みを加
えない状態の抵抗ブリッジの出力を前記第１電圧発生手
段の出力で除した値の差を演算する演算手段を備えたこ
とを特徴とするものである。
【００１３】
【作用】測定時の抵抗ブリッジの出力（ＶBM）を第１電
圧発生手段の出力（ＶF）で除した値（ＶBM／ＶF）と歪
み検出素子に歪みを加えない状態の抵抗ブリッジの出力
（ＶB0）を、第１電圧発生手段の出力（ＶF）で除した
値（ＶB0／ＶF）を求め、その差（ＶBM／ＶF）−（ＶB0
／ＶF）を演算する。この演算を行うことによりブリッ
ジ電源の誤差，各増幅器やＡ／Ｄ，Ｄ／Ａ変換器のゲイ
ンエラーやオフセットエラーをキャンセルした出力を得
ることができる。
圧発生手段の出力（ＶF）で除した値（ＶBM／ＶF）と歪
み検出素子に歪みを加えない状態の抵抗ブリッジの出力
（ＶB0）を、第１電圧発生手段の出力（ＶF）で除した
値（ＶB0／ＶF）を求め、その差（ＶBM／ＶF）−（ＶB0
／ＶF）を演算する。この演算を行うことによりブリッ
ジ電源の誤差，各増幅器やＡ／Ｄ，Ｄ／Ａ変換器のゲイ
ンエラーやオフセットエラーをキャンセルした出力を得
ることができる。
【００１４】
【発明の実施の形態】以下、図面を用いて本発明の一実
施例を説明する。図１は本発明の一実施例を示す構成図
である。なお、図２に示す従来例と同一要素については
同一符号を付して重複する説明は省略するが、この実施
例においては、歪み検出素子を含むブリッジがｎ（１〜
１ｎ）個配列された場合を示している。図において、１
２1〜１２nはスキャナであり演算手段（ＣＰＵ）からの
指令によりスイッチングされる。１３は切換えスイッチ
で、このスイッチ１３はスキャナにより選択された歪み
検出素子１〜１ｎの信号を順次差動増幅器６に入力す
る。
施例を説明する。図１は本発明の一実施例を示す構成図
である。なお、図２に示す従来例と同一要素については
同一符号を付して重複する説明は省略するが、この実施
例においては、歪み検出素子を含むブリッジがｎ（１〜
１ｎ）個配列された場合を示している。図において、１
２1〜１２nはスキャナであり演算手段（ＣＰＵ）からの
指令によりスイッチングされる。１３は切換えスイッチ
で、このスイッチ１３はスキャナにより選択された歪み
検出素子１〜１ｎの信号を順次差動増幅器６に入力す
る。
【００１５】２０は第１電圧発生手段であり、この第１
電圧発生手段２０は安定な抵抗Ｒ1,Ｒ2,Ｒ3にブリッジ
電圧＋ＶB，−ＶBが加えられ、フルスケール相当の電圧
を発生するものであり、切換えスイッチ１４により選択
される。なお、この電圧は例えば次のようにして決定す
る。
電圧発生手段２０は安定な抵抗Ｒ1,Ｒ2,Ｒ3にブリッジ
電圧＋ＶB，−ＶBが加えられ、フルスケール相当の電圧
を発生するものであり、切換えスイッチ１４により選択
される。なお、この電圧は例えば次のようにして決定す
る。
【００１６】歪みセンサのフルスケール歪み量をμｓと
すれば差動増幅器６に入力される電圧（ＶF）は ＶF＝μｓ・２ＶB／２ μｓ；ΔＲ／Ｒ， となる。このＶFと同じ値になるように抵抗値が決定さ
れる。この実施例では３抵抗としているので、 ＶF＝｛Ｒ2／（Ｒ1＋Ｒ2＋Ｒ3）｝・Ｅ ＝｛Ｒ2／（Ｒ1＋Ｒ2＋Ｒ3）｝・μｓ／２ を満たすように各抵抗の抵抗値を設定する。なお、この
抵抗は４つの抵抗を用いて作ることもできるし、この実
施例に限定されない。２１は第２電圧発生手段であり、
この第２電圧発生手段は接地電位とされ、スイッチ１５
により選択される。
すれば差動増幅器６に入力される電圧（ＶF）は ＶF＝μｓ・２ＶB／２ μｓ；ΔＲ／Ｒ， となる。このＶFと同じ値になるように抵抗値が決定さ
れる。この実施例では３抵抗としているので、 ＶF＝｛Ｒ2／（Ｒ1＋Ｒ2＋Ｒ3）｝・Ｅ ＝｛Ｒ2／（Ｒ1＋Ｒ2＋Ｒ3）｝・μｓ／２ を満たすように各抵抗の抵抗値を設定する。なお、この
抵抗は４つの抵抗を用いて作ることもできるし、この実
施例に限定されない。２１は第２電圧発生手段であり、
この第２電圧発生手段は接地電位とされ、スイッチ１５
により選択される。
【００１７】３０はＡ／Ｄ変換器９の後段に配置された
演算手段（ＣＰＵ）、３１は演算結果を表示したり記録
する表示・記録手段である。上記の構成において、オー
トバランス時に以下に示す測定を行う。 歪みを与えない状態ＶB0で差動増幅器６のゲインを
Ｇ1，ＰＧＡ８のゲインをＧ3としたときの、Ａ／Ｄ変換
器９の出力ＸBは、前述の(1-2-1)式と同様 ＸB＝Ｇ3Ｇ4（Ｇ1ＶB0＋Ｖos1−Ｇ2Ｄ−Ｖos2）＋Ｇ4Ｖos3＋Ｖos4 …(2-1-1) ここで、Ｄ／Ａ変換器１０の設定はＸB0の出力が零（若
しくは零付近）となるように設定する。となる。
演算手段（ＣＰＵ）、３１は演算結果を表示したり記録
する表示・記録手段である。上記の構成において、オー
トバランス時に以下に示す測定を行う。 歪みを与えない状態ＶB0で差動増幅器６のゲインを
Ｇ1，ＰＧＡ８のゲインをＧ3としたときの、Ａ／Ｄ変換
器９の出力ＸBは、前述の(1-2-1)式と同様 ＸB＝Ｇ3Ｇ4（Ｇ1ＶB0＋Ｖos1−Ｇ2Ｄ−Ｖos2）＋Ｇ4Ｖos3＋Ｖos4 …(2-1-1) ここで、Ｄ／Ａ変換器１０の設定はＸB0の出力が零（若
しくは零付近）となるように設定する。となる。
【００１８】 次に、スイッチ１３をオフとしてスイ
ッチ１５をオン、ＰＧＡ８のゲインをＧ3、Ｄ／Ａ変換
器１０の設定出力を零として、第２電圧発生手段２１か
ら零出力の電圧ＶBZを印加する。このときのＡ／Ｄ変換
器９の出力ＸBZは、 ＸBZ＝Ｇ3Ｇ4（Ｇ1ＶB0＋Ｖos1−Ｇ2Ｄ−Ｖos2）＋Ｇ4Ｖos3＋Ｖos4 …(2-1-2) となる。ここで、上記(2-1-1)式から(2-1-2)式を減じる
と ＸB−ＸBZ＝Ｇ3Ｇ4（Ｇ1ＶB0−Ｇ2Ｄ）…(2-1-３) となる。
ッチ１５をオン、ＰＧＡ８のゲインをＧ3、Ｄ／Ａ変換
器１０の設定出力を零として、第２電圧発生手段２１か
ら零出力の電圧ＶBZを印加する。このときのＡ／Ｄ変換
器９の出力ＸBZは、 ＸBZ＝Ｇ3Ｇ4（Ｇ1ＶB0＋Ｖos1−Ｇ2Ｄ−Ｖos2）＋Ｇ4Ｖos3＋Ｖos4 …(2-1-2) となる。ここで、上記(2-1-1)式から(2-1-2)式を減じる
と ＸB−ＸBZ＝Ｇ3Ｇ4（Ｇ1ＶB0−Ｇ2Ｄ）…(2-1-３) となる。
【００１９】 次に、スイッチ１５をオフ、スイッチ
１４をオンとし、第１電圧発生手段２０からフルスケー
ル相当の電圧ＶFを印加する。このときＤ／Ａ変換器１
０の設定出力は零とし、ＰＧＡのゲインを１とする。こ
のときのＡ／Ｄ変換器９の出力ＸFは、 ＸF＝Ｇ4（Ｇ1ＶF＋Ｖos1−Ｖos2）＋Ｇ4Ｖos3＋Ｖos4…(2-1-４) となる。
１４をオンとし、第１電圧発生手段２０からフルスケー
ル相当の電圧ＶFを印加する。このときＤ／Ａ変換器１
０の設定出力は零とし、ＰＧＡのゲインを１とする。こ
のときのＡ／Ｄ変換器９の出力ＸFは、 ＸF＝Ｇ4（Ｇ1ＶF＋Ｖos1−Ｖos2）＋Ｇ4Ｖos3＋Ｖos4…(2-1-４) となる。
【００２０】 次に、スイッチ１４をオフ、スイッチ
１５をオンとして、第２電圧発生手段２１から零出力の
電圧ＶZを印加する。このときＤ／Ａ変換器１０の設定
出力は零とし、ＰＧＡのゲインを１とする。このときの
Ａ／Ｄ変換器９の出力ＸZは、 ＸZ＝Ｇ4（Ｖos1−Ｖos2）＋Ｇ4Ｖos3＋Ｖos4…(2-1-５) となる。ここで、上記(2-1-4)式から(2-1-5)式を減じる
と ＸF−ＸZ＝Ｇ4Ｇ1ＶF…(2-1-6) となる。
１５をオンとして、第２電圧発生手段２１から零出力の
電圧ＶZを印加する。このときＤ／Ａ変換器１０の設定
出力は零とし、ＰＧＡのゲインを１とする。このときの
Ａ／Ｄ変換器９の出力ＸZは、 ＸZ＝Ｇ4（Ｖos1−Ｖos2）＋Ｇ4Ｖos3＋Ｖos4…(2-1-５) となる。ここで、上記(2-1-4)式から(2-1-5)式を減じる
と ＸF−ＸZ＝Ｇ4Ｇ1ＶF…(2-1-6) となる。
【００２１】 次に、前記と同様スイッチ１４をオ
フ、スイッチ１５およびＰＧＡのゲインはそのままの状
態でＤ／Ａ変換器１０の設定をフルスケール相当の出力
とする。このときのＡ／Ｄ変換器９の出力ＸDFは、 ＸDF＝Ｇ4（Ｖos1-Ｇ2ＤF−Ｖos2）＋Ｇ4Ｖos3＋Ｖos4 …(2-1-７) となる。
フ、スイッチ１５およびＰＧＡのゲインはそのままの状
態でＤ／Ａ変換器１０の設定をフルスケール相当の出力
とする。このときのＡ／Ｄ変換器９の出力ＸDFは、 ＸDF＝Ｇ4（Ｖos1-Ｇ2ＤF−Ｖos2）＋Ｇ4Ｖos3＋Ｖos4 …(2-1-７) となる。
【００２２】そして、上記(2-1-７)式から(2-1-5)式を
減じると ＸDF−ＸZ＝−Ｇ4Ｇ2ＤF…(2-1-8) となる。ここで、上記(2-1-3)，(2-1-6)，(2-1-8)式から ＸB−ＸBZ＝Ｇ3｛（ＸF−ＸZ）／ＶF｝ＶB0＋Ｇ3｛（Ｄ
／ＤF）（ＸDF−ＸZ） なので VB0/VF＝(1/G3){(XB-XBZ)/(XF-XZ)}-{(XDF-XZ)/(XF-XZ)}(D/DF)…(2-1-９) となる。そして、前述の〜ＸB，ＸBZ，ＸF，ＸZ，
ＸDFの５つの値から(2-1-９)式の右辺を計算するとＶB0
／ＶFを求めることができる。なおこの式中にはＶOSや
Ｇ1，Ｇ2，Ｇ4の項がない。このことは電子部品のゲイ
ンエラーやオフセットエラーがあってもキャンセルされ
て正確に測定可能なことを示している。
減じると ＸDF−ＸZ＝−Ｇ4Ｇ2ＤF…(2-1-8) となる。ここで、上記(2-1-3)，(2-1-6)，(2-1-8)式から ＸB−ＸBZ＝Ｇ3｛（ＸF−ＸZ）／ＶF｝ＶB0＋Ｇ3｛（Ｄ
／ＤF）（ＸDF−ＸZ） なので VB0/VF＝(1/G3){(XB-XBZ)/(XF-XZ)}-{(XDF-XZ)/(XF-XZ)}(D/DF)…(2-1-９) となる。そして、前述の〜ＸB，ＸBZ，ＸF，ＸZ，
ＸDFの５つの値から(2-1-９)式の右辺を計算するとＶB0
／ＶFを求めることができる。なおこの式中にはＶOSや
Ｇ1，Ｇ2，Ｇ4の項がない。このことは電子部品のゲイ
ンエラーやオフセットエラーがあってもキャンセルされ
て正確に測定可能なことを示している。
【００２３】一方左辺を注目すると、 ＶB0＝（１／２）ＶB（ＲE／Ｒ） ＶF＝ＶBα （αはＶF生成用抵抗によって決まる値で
あり、機器の仕様によって定められたフルスケール相当
の値（μｓ）で決定される。ここではα＝Ｒ2／（Ｒ1＋
Ｒ2＋Ｒ3）で決定され、フルスケール歪みが大きければ
αも大きくなる） 故に ＶB0／ＶF＝（１／２α）（ＲE／Ｒ） となってＶBが消滅する。このことは、ブリッジ電源ＶB
の誤差の影響も受けないことを意味している。
あり、機器の仕様によって定められたフルスケール相当
の値（μｓ）で決定される。ここではα＝Ｒ2／（Ｒ1＋
Ｒ2＋Ｒ3）で決定され、フルスケール歪みが大きければ
αも大きくなる） 故に ＶB0／ＶF＝（１／２α）（ＲE／Ｒ） となってＶBが消滅する。このことは、ブリッジ電源ＶB
の誤差の影響も受けないことを意味している。
【００２４】次に、歪み測定時の場合について考察す
る。オートバランス時と同様に VBM/VF＝(1/G3){(XBM-XBZ)/(XF-XZ)}-{(XDF-XZ)/(XF-XZ)}(D/DF)…(2-1-10) ここで、ＶBMは測定時の歪みゲージの出力であり、ＸBM
は前述の(2-1-2)式と同様にＰＧＡ８のゲインをＧ3と
し、Ｄ／Ａ変換器１０の設定をＸBMの出力を零（若しく
は零付近）となるように設定したときの、Ａ／Ｄ変換器
９の出力である。
る。オートバランス時と同様に VBM/VF＝(1/G3){(XBM-XBZ)/(XF-XZ)}-{(XDF-XZ)/(XF-XZ)}(D/DF)…(2-1-10) ここで、ＶBMは測定時の歪みゲージの出力であり、ＸBM
は前述の(2-1-2)式と同様にＰＧＡ８のゲインをＧ3と
し、Ｄ／Ａ変換器１０の設定をＸBMの出力を零（若しく
は零付近）となるように設定したときの、Ａ／Ｄ変換器
９の出力である。
【００２５】なお、ＶBM≒（ΔＲ／Ｒ＋ＲE／Ｒ）（１
／２）ＶB なので(2-1-９)，(2-1-10)式で求めた値よ
り測定時の歪み量Ｙは Ｙ＝｛（ＶBM／ＶF）−（ＶB0／ＶF）｝…(2-1-11) により求めることができる。そして(VBM/VF)-(VB0/VF)=
(1/2)(1/α)(ΔR/R+RE/R)-(1/2α)(RE/R)＝（１／２
α）（ΔＲ／Ｒ）＝（１／α）（Δｌ／ｌ）となり、歪
み量とαとの比となる。その結果、オフセット誤差，ゲ
イン誤差，ブリッジ電源の誤差を含まずに正確な測定を
行うことができる。
／２）ＶB なので(2-1-９)，(2-1-10)式で求めた値よ
り測定時の歪み量Ｙは Ｙ＝｛（ＶBM／ＶF）−（ＶB0／ＶF）｝…(2-1-11) により求めることができる。そして(VBM/VF)-(VB0/VF)=
(1/2)(1/α)(ΔR/R+RE/R)-(1/2α)(RE/R)＝（１／２
α）（ΔＲ／Ｒ）＝（１／α）（Δｌ／ｌ）となり、歪
み量とαとの比となる。その結果、オフセット誤差，ゲ
イン誤差，ブリッジ電源の誤差を含まずに正確な測定を
行うことができる。
【００２６】 また、図１に示したように歪み測定素子が
複数個あり、その測定素子からの入力をスキャナにより
順次取り込んで測定する様な場合、始めに上記差動増幅
器，ＰＧＡ，加算器及びＡ／Ｄ，Ｄ／Ａ変換器のオフセ
ットを演算し、歪み量測定時にその測定値からこれを減
算すれば、各検出素子においてもオフセットをキャンセ
ルした出力を得ることができる。なお、本発明では抵抗
ブリッジとして一つの歪素子と３つの固定抵抗を用いた
例（１ゲージ法）について説明したが、ブリッジの構成
は本例に限ることなく、例えば２ゲージ法や４ゲージ法
を用いたものでもよい。
複数個あり、その測定素子からの入力をスキャナにより
順次取り込んで測定する様な場合、始めに上記差動増幅
器，ＰＧＡ，加算器及びＡ／Ｄ，Ｄ／Ａ変換器のオフセ
ットを演算し、歪み量測定時にその測定値からこれを減
算すれば、各検出素子においてもオフセットをキャンセ
ルした出力を得ることができる。なお、本発明では抵抗
ブリッジとして一つの歪素子と３つの固定抵抗を用いた
例（１ゲージ法）について説明したが、ブリッジの構成
は本例に限ることなく、例えば２ゲージ法や４ゲージ法
を用いたものでもよい。
【００２７】
【発明の効果】以上説明したように、本発明によれば、
歪み検出素子に歪みを加えた測定時の抵抗ブリッジの出
力を第１電圧発生手段の出力で除した値と、歪み検出素
子に歪みを加えない状態の抵抗ブリッジの出力を第１電
圧発生手段の出力で除した値を求め、その差を演算する
ことにより、差動増幅器，加算器，ＰＧＡのゲインドリ
フトおよびＡ／Ｄ変換器，Ｄ／Ａ変換器のオフセット，
ゲインドリフトを除去する様にしたので、高い精度の部
品を用いることなく比較的安い部品を用いて精密な歪み
測定装置を得ることができる。
歪み検出素子に歪みを加えた測定時の抵抗ブリッジの出
力を第１電圧発生手段の出力で除した値と、歪み検出素
子に歪みを加えない状態の抵抗ブリッジの出力を第１電
圧発生手段の出力で除した値を求め、その差を演算する
ことにより、差動増幅器，加算器，ＰＧＡのゲインドリ
フトおよびＡ／Ｄ変換器，Ｄ／Ａ変換器のオフセット，
ゲインドリフトを除去する様にしたので、高い精度の部
品を用いることなく比較的安い部品を用いて精密な歪み
測定装置を得ることができる。
【図１】本発明の歪み測定装置の一実施例を示す構成図
である。
である。
【図２】従来の歪み測定装置の構成例を示す図である。
１ａ〜１ｎ 抵抗ブリッジ ６ 差動増幅器 ７ 加算器 ８ プログラマブルゲイン増幅器（ＰＧＡ） ９ Ａ／Ｄ変換器 １０ Ｄ／Ａ変換器 １２〜１５ 切換えスイッチ ２０ 第１電圧発生手段 ２１ 第２電圧発生手段 ３０ 演算手段（ＣＰＵ） ３１ 表示・記録手段
Claims (1)
- 【請求項１】歪み検出素子が接続されブリッジ電圧が印
加される抵抗ブリッジと、該抵抗ブリッジの出力を増幅
する差動増幅器と、該差動増幅器の出力と、イニシャル
バランス調整用Ｄ／Ａ変換器の出力を加算する加算器
と、該加算器の出力を増幅するプログラマブルゲイン増
幅器と、該プログラマブルゲイン増幅器の出力をデジタ
ル信号に変換するＡ／Ｄ変換器と、前記歪み検出素子の
フルスケール出力相当の電圧を発生する第１電圧発生手
段と、前記歪み検出素子の零入力相当の電圧を発生する
第２電圧発生手段と、前記抵抗ブリッジの出力と第１，
第２電圧発生手段からの出力を切換える切換え手段と、
からなり、 前記歪み検出素子に歪みを加えた測定時の抵抗ブリッジ
の出力を前記第１電圧発生手段の出力で除した値と、前
記歪み検出素子に歪みを加えない状態の抵抗ブリッジの
出力を前記第１電圧発生手段の出力で除した値を求め、
その差を演算する演算手段を備えたことを特徴とする歪
み測定装置。 【００００】
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07269800A JP3082636B2 (ja) | 1995-10-18 | 1995-10-18 | 歪み測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07269800A JP3082636B2 (ja) | 1995-10-18 | 1995-10-18 | 歪み測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09113208A JPH09113208A (ja) | 1997-05-02 |
| JP3082636B2 true JP3082636B2 (ja) | 2000-08-28 |
Family
ID=17477350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07269800A Expired - Fee Related JP3082636B2 (ja) | 1995-10-18 | 1995-10-18 | 歪み測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3082636B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111158286A (zh) * | 2019-12-30 | 2020-05-15 | 江苏羚翎电气设备有限公司 | 一种基于ftu的自动化监控系统及方法 |
-
1995
- 1995-10-18 JP JP07269800A patent/JP3082636B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09113208A (ja) | 1997-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950005890B1 (ko) | 카테테르 팁의 혈압용 트랜스듀서를 온도보상하는 장치 및 방법 | |
| JP2000136966A (ja) | サ―モパイルセンサを用いた温度測定回路 | |
| US7755349B2 (en) | Correcting offset in magneto-resistive devices | |
| JPH06194243A (ja) | パルス駆動圧力センサ回路とその使用方法 | |
| JP3244212B2 (ja) | ディジタル測定器 | |
| JP3082636B2 (ja) | 歪み測定装置 | |
| US8872530B2 (en) | Method for correcting the voltage measured across the terminals of a sensor | |
| US6177637B1 (en) | Sensing system | |
| JPH0769232B2 (ja) | ロ−ドセルの温度補償方法及びその装置 | |
| JP2730152B2 (ja) | 圧力・温度複合検出装置 | |
| JP2898500B2 (ja) | 温度特性補正付圧力センサ | |
| JP3765915B2 (ja) | 増幅器の温度零点補正装置 | |
| JP3273889B2 (ja) | ホール素子駆動回路 | |
| JPS6248280B2 (ja) | ||
| JP2923293B1 (ja) | ひずみ測定方法 | |
| RU2247325C2 (ru) | Способ температурной корректировки передающей функции датчика физической величины | |
| JPH0830716B2 (ja) | 半導体加速度検出装置 | |
| JP2992599B2 (ja) | ブリッジ測定装置 | |
| JPH0831751B2 (ja) | 増幅装置 | |
| JPS6314784B2 (ja) | ||
| JPS6217694Y2 (ja) | ||
| JPS6349699Y2 (ja) | ||
| JPH04307331A (ja) | 複合センサ | |
| JPS6124641B2 (ja) | ||
| JPH0915055A (ja) | 赤外線検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080630 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140630 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |