JPH10239402A - 回路基板検査装置の計測部自己診断装置 - Google Patents
回路基板検査装置の計測部自己診断装置Info
- Publication number
- JPH10239402A JPH10239402A JP9059979A JP5997997A JPH10239402A JP H10239402 A JPH10239402 A JP H10239402A JP 9059979 A JP9059979 A JP 9059979A JP 5997997 A JP5997997 A JP 5997997A JP H10239402 A JPH10239402 A JP H10239402A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- unit
- output
- pattern
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
て、発生部22に含まれる1つのパターン発生回路28
と、検出部24に含まれる1つのパターン検出回路30
と、出力変換部26に含まれる1つの出力変換回路32
とを接続して組み合わせてブロックを構成し、その組み
合わせが外部に存在する被測定物の測定を予定している
場合にはその被測定物を外部端子34を介して接続する
スイッチ制御手段40と、それ等の異なる組み合せから
なるブロック毎に、そのブロックの出力に基づく測定値
が設定した範囲に含まれるか判定し、各回路28、3
0、32の正常、異常を決定する回路正常・異常決定手
段42と、それ等の各回路28、30、32の正常、異
常を表示する表示装置44とを備える。
Description
タ等の回路基板検査装置の計測部を自己診断する装置に
関する。
半田付けしたプリント基板に対してはインサーキットテ
スタを用いて、その基板の必要な測定点に適宜ピンプロ
ーブを接触させ、それ等の各部品の有無を電気的に検出
し、或いは各部品の特性値を電気的に測定する等して基
板の良否の判定を行っている。そして、ピンボード方式
では被検査基板を載せて固定する検査治具として、ボー
ド上に被検査基板の測定点の数に等しい数のピンプロー
ブを測定点の位置に対応させて立設したピンボード(フ
ィクスチャー)を用い、X−Y方式では被検査基板を載
せて固定する測定台上にX−Yユニットを設置し、その
X軸方向に可動するアームの上にY軸方向に可動するZ
軸ユニットを備え、そのZ軸ユニットでピンプローブを
Z軸方向に可動可能に支持している。
の正常、異常を自己診断する場合、抵抗測定によって実
施する時にはレンジの仕様を計測部を構成する発生部、
検出部、出力変換部のそれぞれの回路につき、例えば表
2に示すように設定する。そして、基板上に被測定物と
して各レンジに応じた抵抗値の明らかな基準抵抗を実装
し、レンジ1ではその対応する基準抵抗に対して、発生
部に備えた電圧発生用の第1パターン発生回路で100
mVの直流電圧を発生させて印加し、検出部に備えた電
流検出、増幅用の第2パターン検出回路で電流検出値を
40倍して出力し、出力変換部に備えたA/D変換用の
第1出力変換回路でその出力をアナログ、デジタル変換
した後、その出力に基づく測定値が許容範囲にあるか否
かを判定し、CRTディスプレイ等の画面上に正常、異
常を示す表示を行なっている。
し、同様にして発生部に備えた第2パターン発生回路で
1Vの直流電圧を発生させて印加し、検出部に備えた第
1パターン検出回路で電流検出値を40倍して出力し、
出力変換部に備えたローパスフィルターとA/D変換回
路からなる第2出力変換回路でその出力の低域周波数を
通過させてアナログ、デジタル変換した後、測定値を判
定して画面上に正常、異常を示す表示を行なっている。
又、レンジ3では対応する基準抵抗に対し、同様にして
発生部に備えた第3パターン発生回路で400mVの直
流電圧を発生させて印加し、検出部に備えた第2パター
ン検出回路で電流検出値を4倍して出力し、出力変換部
に備えた第2出力変換回路でその出力の低域周波数を通
過させてアナログ、デジタル変換した後、測定値を判定
して画面上に正常、異常を示す表示を行なっている。そ
して、例えば表3に示すようにレンジ1、2が正常、3
が異常である旨の結果の表示がなされる。
うに計測部をレンジ毎に自己診断して結果を表示する
と、各レンジに係るパターン発生回路、パターン検出回
路、出力変換回路のいずれかの回路に不良があることが
わかっても、いずれが不良なのか分からない。それ故、
ユーザの立場では十分な自己診断表示であると言えて
も、出荷検査、修理等の立場からすると、更に不良回路
の見当を付ける必要があるため、それ等の回路を熟知し
ていなければならず、担当者が限定されることになる。
又、熟知していても解析に時間がかかる等の問題があ
る。
てなされたものであり、出荷検査、修理等を行ない易い
回路基板検査装置の計測部自己診断装置を提供すること
を目的とする。
に、本発明による回路基板検査装置の計測部自己診断装
置には、図1に示すような設定した電気量をそれぞれ発
生する複数個のパターン発生回路28を有する発生部2
2と、それ等のいずれかの発生電気量に起因する電気量
をそれぞれ検出し、更にそれ等の各値を設定した倍数に
より増幅する複数個のパターン検出回路30を有する検
出部24と、それ等のいずれかの増幅電気量を設定した
出力となるようにそれぞれ変換する複数個の出力変換回
路32を有する出力変換部26とからなる計測部18を
備える。
回路28と検出部24の各パターン検出回路30との間
に測定用の外部端子34付き第1スイッチ36を介在
し、更に検出部24の各パターン検出回路30と出力変
換部26の各出力変換回路32との間に第2スイッチ3
8を介在し、それ等の第1、第2スイッチ36、38を
制御して、発生部22に含まれるいずれか1つのパター
ン発生回路28と、検出部24に含まれるいずれか1つ
のパターン検出回路30と、出力変換部26に含まれる
いずれか1つの出力変換回路32とを接続して組み合わ
せてブロックを構成し、その組み合わせが外部に存在す
る被測定物の測定を予定している場合には、更にその組
み合わせに対応する基準となる被測定物を外部端子34
を介してそれ等のパターン発生回路28とパターン検出
回路30に接続するスイッチ制御手段40と、それ等の
異なる組み合わせからなるブロック毎に、そのブロック
の出力に基づく測定値が設定した範囲に含まれるか判定
し、その測定値が設定した範囲に含まれる場合には、そ
のブロックを構成するパターン発生回路28、パターン
検出回路30、出力変換回路32をいずれも正常と決定
し、測定値が設定した範囲から外れている場合には、そ
のブロックを構成するいずれかの2回路が先に正常と決
定されている時に、残りの回路を異常と決定する回路正
常・異常決定手段42と、それ等の発生部22、検出部
24、出力変換部26に含まれる各回路28、30、3
2の正常、異常を表示する表示装置44とを備える。
明の実施の形態を説明する。図2は本発明を適用したX
−Y方式インサーキットテスタの構成を示すブロック図
である。このX−Y方式インサーキットテスタ10は操
作部12、表示部14、X−Y−Z制御部16、計測部
18、コントローラ20等からなる。そして、操作部1
2にはキーボード、フロッピーディスクドライバ等の入
力機器を備え、表示部14にはCRTディスプレイ、プ
リンタ等の表示装置を備える。又、X−Y−Z制御部1
6により例えば2組のX−Yユニットをそれぞれ制御す
る。なお、各X−YユニットのZ軸ユニットにはピンプ
ローブをそれぞれ備え付けておく。
電容量、インダクタンス等の各種の電気量の測定を行な
うため、発生部22、検出部24、出力変換部26等を
設け、その発生部22に種類と値の組み合わせの異なる
設定した電気量をそれぞれ発生する複数個のパターン発
生回路28を備え、検出部24にそれ等のいずれかの発
生電気量に起因する電気量をそれぞれ検出し、更にそれ
等の各値を設定した倍数により増幅する複数個のパター
ン発生回路30を備え、出力変換部26にそれ等のいず
れかの増幅電気量を設定した出力となるようにそれぞれ
変換する複数個の出力変換回路32を備える。
28と検出部24の各パターン検出回路30との間に測
定用の外部端子34(34a、34b)を有する第1ス
イッチ36を介在し、更に検出部24の各パターン検出
回路30と出力変換部26の各出力変換回路32との間
に第2スイッチ38を介在する。なお、図2では説明を
簡単にするため、発生部22にDC100mVを発生す
る第1パターン発生回路28a、DC1Vを発生する第
2パターン発生回路28b、DC400mVを発生する
第3パターン発生回路28cを備え、検出部24に電流
検出値を40倍して出力する第2パターン検出回路30
a、電流検出値を4倍して出力する第2パターン検出回
路30bを備え、出力変換部26にA/D変換回路から
なる第1出力変換回路32a、ローパスフィルターとA
/D変換回路からなる第2出力変換回路32b、アクテ
ィブフィルターとA/D変換回路からなる第3出力変換
回路32cを備えた例を示した。
12、表示部14、X−Y−Z制御部16、測定部18
等を制御するため、CPU(中央処理装置)、ROM
(読み出し専用メモリ)、RAM(読み出し書き込み可
能メモリ)、入出力ポート、バスライン等から構成され
ているマイクロコンピュータを用いる。なお、CPUは
マイクロコンピュータの中心となる頭脳部に相当し、プ
ログラムの命令に従って全体に対する制御を実行すると
共に、算術、論理演算を行ない、その結果も一時的に記
憶する。又、周辺装置に対しても適宜制御を行なってい
る。ROMにはX−Y方式インサーキットテスタの全体
を制御するための制御プログラム等が格納されている。
又、RAMは外部から入力したデータ、各ピンプローブ
を用いて検出したデータ、それ等のデータからCPUで
演算したデータ等の各種データを記憶する。
タ10を用いて、その計測部18の自己診断を行なう場
合、第1、第2スイッチ36、38を制御して、発生部
22に含まれるいずれか1つのパターン発生回路28と
検出部24に含まれるいずれか1つのパターン検出回路
30と、出力変換部26に含まれるいずれか1つの出力
変換回路32とを接続して組み合わせた全ての組合せに
ついて測定を行うようにするため、プリント基板に電気
量が明確な基準となる抵抗、コンデンサ、コイル等の各
種の電気部品を被測定物として実装した被検査基板を用
意する。そして、図3、4に示すステップP1〜P9か
らなる動作を行なう計測部自己診断処理プログラムを外
部からRAMに格納する。なお、この計測部自己診断処
理プログラムでは第1、第2スイッチ36、38を制御
する命令を図5に示すように各回路28、30、32に
1ビットを割付けした8ビット構成にする。そして、2
進法で各回路28、30、32の接続を1、切り離しを
0に表示する。
て1からNまで定め、第1パターン発生回路28aと第
1パターン検出回路30aと第1出力変換回路32aと
の組み合わせをテスト1、第2パターン発生回路28b
と第1パターン検出回路30aと第1出力変換回路32
aとの組み合わせをテスト2、第3パターン発生回路2
8cと第1パターン検出回路30aと第1出力変換回路
32aとの組み合わせをテスト3、……第3パターン発
生回路28cと第2パターン検出回路30bと第3出力
変換回路32cとの組み合わせをテストNとする。それ
故、各テスト番号に対応する条件フラグを立てたスイッ
チ制御命令JOKEN_F(1)は表1のようになる。
ト番号Iを1、STATE_Fを2進数表示で1111
1111にする等して各パラメーターを初期化する。な
お、STATE_Fは自己診断の結果を書き込む状態フ
ラグを立てた記憶領域であり、スイッチ制御命令と同様
に各回路28、30、32に1ビットを割付けした8ビ
ット構成になっている。そして、2進法により各回路2
8、30、32の正常を0に異常を1に表示する。それ
故、初期化により全ての回路28、30、32が異常と
書き込まれることになる。次にP2へ行く。
路28a、30a、32aのつなぎ込み接続によるブロ
ック形成と、その組み合わせが外部に存在する被測定物
の測定を予定している場合には実装されている予定した
例えば基準抵抗に対する測定とを実施する。その際、第
1スイッチ36の各外部端子34に接続するピンプロー
ブの先端を基準抵抗に接触し、その抵抗を両回路28
a、30aにそれぞれ接続する。なお、組み合わせが実
装部品を被測定物として予定していない場合には発生部
22の各回路28を被測定物とし、発生したパターンを
検出部24の回路30でパターン検出し、それを出力変
換部26の回路32で出力変換することによって測定を
実施する。次にP3へ行く。
した範囲に含まれており、正常か判定する。YESの場
合にはP4へ行く。P4では新たなSTATE_Fとし
て初期化したSTATE_F=11111111と反転
させたJOKEN_F(1)=11010110とのビ
ット積を求める。すると、STATE_F=11010
110となり、テスト1の組み合せによる各回路28
a、30a、32aがいずれも正常であると書き込まれ
る。次にP5へ行く。P5ではテスト番号がN未満か判
定する。YESの場合にはP6へ行く。P6ではテスト
番号に1を加えてP2へ戻る。
路28b、30a、32aのつなぎ込み接続によるブロ
ック形成と、その組み合わせによる予定した被測定物に
対する測定とを同様に実施する。そして、P3へ行き、
テスト2の結果が正常か判定する。その結果が例えばN
Oの場合、P5へ行く。P5でYESと判定されると、
P6へ行く。P6ではテスト番号に1を加え、P2へ戻
る。
a、32aのつなぎ込みと測定とを同様に実施する。そ
して、P3へ行き、テスト3の結果が正常か判定する。
その結果が例えばYESの場合、P4へ行く。P4では
新たなSTATE_FとしてSTATE_F=1101
0110と反転させたJOKEN_F(3)=1101
0011とのビット積を求める。すると、STATE_
F=11010010となり、テスト2の結果として、
パターン発生回路28bが異常であると書き込まれる。
P2〜P6のステップを繰り返し、それ等の結果をST
ATE_Fに各回路28、30、32の正常、異常とし
て書き込んでいく。そして、テスト番号がNとなり、P
5でNOと判定されると、各回路28、30、32の全
ての組み合わせによるテストが終了したことになるの
で、P7へ行く。
0即ちOFF状態になっているか判定する。YESの場
合、P8へ行く。P8では計測部が正常であること、即
ち発生部22に含まれる全てのパターン発生回路28、
検出部24に含まれる全てのパターン検出回路30、出
力変換部26に含まれる全ての出力変換回路32が正常
であることを、CRTの画面上等に表示する。NOの場
合、P9へ行く。P9ではSTATE_Fが1のまま即
ちON状態になっているビットについて、そのビットに
対応する各回路28、30、32の異常を表示する。こ
の結果、表示を観察するだけで、計測部18が正常であ
ることや計測部18に含まれる各回路28、30、32
のいずれに異常があるのかを直ちに知ることができる。
それ故、出荷検査、修理等を行ない易い。
含まれる各パターン発生回路、パターン検出回路、出力
変換回路の正常、異常を表示から直ちに知ることができ
るため、回路基板検査装置の出荷検査、修理等を行ない
易くなる。
断装置の構成を示すブロック図である。
スタの構成を示すブロック図である。
格納する計測部自己診断処理プログラムによる動作の前
段部分を示すフローチャートである。
後段部分を示すフローチャートである。
ッチ制御命令の構成を示す図である。
14…表示部 16…X−Y−Z制御部 18…計測
部 20…コントローラ 22…発生部 24検出部
26…出力変換部 28…パターン発生回路 30…パ
ターン検出回路 32…出力変換回路 34…外部端子 36、38…第
1、第2スイッチ 40…スイッチ制御手段 42…回
路正常・異常決定手段 44…表示装置
Claims (1)
- 【請求項1】 設定した電気量をそれぞれ発生する複数
個のパターン発生回路を有する発生部と、それ等のいず
れかの発生電気量に起因する電気量をそれぞれ検出し、
更にそれ等の各値を設定した倍数により増幅する複数個
のパターン検出回路を有する検出部と、それ等のいずれ
かの増幅電気量を設定した出力となるようにそれぞれ変
換する複数個の出力変換回路を有する出力変換部とから
なる計測部を備えた回路基板検査装置の計測部自己診断
装置において、上記発生部の各パターン発生回路と検出
部の各パターン検出回路との間に測定用の外部端子付き
第1スイッチを介在し、更に検出部の各パターン検出回
路と出力変換部の各出力変換回路との間に第2スイッチ
を介在し、それ等の第1、第2スイッチを制御して、発
生部に含まれるいずれか1つのパターン発生回路と、検
出部に含まれるいずれか1つのパターン検出回路と、出
力変換部に含まれるいずれか1つの出力変換回路とを接
続して組み合わせてブロックを構成し、その組み合わせ
が外部に存在する被測定物の測定を予定している場合に
は、更にその組み合わせに対応する基準となる被測定物
を外部端子を介して、それ等のパターン発生回路とパタ
ーン検出回路に接続するスイッチ制御手段と、それ等の
異なる組み合わせからなるブロック毎に、そのブロック
の出力に基づく測定値が設定した範囲に含まれるか判定
し、その測定値が設定した範囲に含まれいる場合には、
そのブロックを構成するパターン発生回路、パターン検
出回路、出力変換回路をいずれも正常と決定し、測定値
が設定した範囲から外れている場合には、そのブロック
を構成するいずれかの2回路が先に正常と決定されてい
る時に、残りの回路を異常と決定する回路正常・異常決
定手段と、それ等の発生部、検出部、出力変換部に含ま
れる各回路の正常、異常を表示する表示装置とを備える
ことを特徴とする回路基板検査装置の計測部自己診断装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05997997A JP3588221B2 (ja) | 1997-02-26 | 1997-02-26 | 回路基板検査装置の計測部自己診断装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05997997A JP3588221B2 (ja) | 1997-02-26 | 1997-02-26 | 回路基板検査装置の計測部自己診断装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10239402A true JPH10239402A (ja) | 1998-09-11 |
JP3588221B2 JP3588221B2 (ja) | 2004-11-10 |
Family
ID=13128807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05997997A Expired - Fee Related JP3588221B2 (ja) | 1997-02-26 | 1997-02-26 | 回路基板検査装置の計測部自己診断装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3588221B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010511869A (ja) * | 2006-11-30 | 2010-04-15 | エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド | グループ化された回路モジュールにおける自己試験、監視、および診断 |
JP2020061686A (ja) * | 2018-10-11 | 2020-04-16 | コニカミノルタ株式会社 | 画像処理装置、異常部材検出方法および異常部材検出プログラム |
-
1997
- 1997-02-26 JP JP05997997A patent/JP3588221B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010511869A (ja) * | 2006-11-30 | 2010-04-15 | エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド | グループ化された回路モジュールにおける自己試験、監視、および診断 |
JP2020061686A (ja) * | 2018-10-11 | 2020-04-16 | コニカミノルタ株式会社 | 画像処理装置、異常部材検出方法および異常部材検出プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP3588221B2 (ja) | 2004-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5183447B2 (ja) | 試験装置および診断方法 | |
JP2539897B2 (ja) | 漏れ電流試験装置 | |
US20010028256A1 (en) | Diagnostic apparatus for electronics circuit and diagnostic method using same | |
JPS61262671A (ja) | フアンクシヨンテスト方法とフアンクシヨンテスタ | |
JP3588221B2 (ja) | 回路基板検査装置の計測部自己診断装置 | |
JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
JPS5817377A (ja) | フラットケ−ブルの導通検査装置 | |
JP3241777B2 (ja) | インサーキットテスタ用オープンテスト装置 | |
JPH10170585A (ja) | 回路基板検査方法 | |
JPS63252271A (ja) | 半導体検査装置 | |
KR100355716B1 (ko) | 인서키트테스터에서의 저저항 측정방법 | |
JP2001083183A (ja) | 電流検出回路及びその検査方法 | |
JP3592647B2 (ja) | 半導体検査装置、半導体集積回路、及び半導体検査方法 | |
JPH0843500A (ja) | アナログ入力出力基板試験装置 | |
JPH0580093A (ja) | 電子回路のインピーダンス検査装置 | |
JP3647586B2 (ja) | 部品検査装置 | |
JP4069755B2 (ja) | 回路検査装置および回路検査方法 | |
KR20000042722A (ko) | 다기능 검사기의 저항특성검사장치 및 방법 | |
JP2983109B2 (ja) | 抵抗検査装置 | |
JPH05341006A (ja) | プリント回路板診断装置 | |
JPH0421106Y2 (ja) | ||
CN115932553A (zh) | 一种无图纸的电路板检测方法及检测设备 | |
JPS6242861A (ja) | サ−マルプリンタの故障検出装置 | |
JPH07146322A (ja) | 実装部品のリードの半田付け不良検出方法 | |
JP2996989B2 (ja) | Icテスターのピン電流測定回路及びその基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040121 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040812 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |