JPH0843500A - アナログ入力出力基板試験装置 - Google Patents

Abstract

(57)【要約】 【目的】デジタル制御装置に多数備えた各基板に係る各
種データベースを備えると共に、試験基板と試験装置の
電気回路の形成と接続確認および模擬する試験信号の設
定と試験結果の評価をするアナログ入力出力基板試験装
置を提供する。 【構成】請求項１記載のアナログ入力出力基板試験装置
13は、アナログ入力出力基板５ａ〜５ｄの試験内容に応
じた電気回路を形成する切替器16と、試験信号を出力す
る電圧電流発生器14と、前記基板の入出力信号等を測定
するデジタルマルチメータ10と、各基板に係る各種デー
タベースを備えて前記試験信号と各基板からの信号を入
力して試験内容に応じて切替器16により電気回路の形成
および接続確認と前記電圧電流発生器14での試験信号の
設定と試験対象基板における変換精度の評価操作をする
演算処理装置18とからなることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル信号で制御を
行うプラント制御装置におけるアナログとデジタルの変
換回路に係り、特にアナログ入力およびアナログ出力基
板の出力精度の確認をするアナログ入力出力基板試験装
置に関する。

【０００２】

【従来の技術】デジタル信号で制御を行うプラント制御
装置（デジタル制御装置）では、プラント状態を把握す
るために、流量および圧力等のプロセス値を入力する。
この入力したプロセス値は、検出器で電圧および電流等
のアナログ入力信号に変換された後に、デジタル制御装
置のアナログ入力回路を形成するアナログ入力基板によ
り、入力したアナログ信号レベルに応じたデジタル信号
に変換（Ａ／Ｄ変換）して、ロジック処理に用いられ
る。

【０００３】また、デジタル制御装置では、プラントを
制御するために調節計等へ制御信号を出力する必要があ
るが、この際に制御用のデジタル値は、デジタル制御装
置でアナログ出力回路を形成するアナログ出力基板によ
って、そのデジタル値に応じた電圧および電流等のアナ
ログ出力信号に変換（Ｄ／Ａ変換）して、調節計等の制
御に用いられている。

【０００４】デジタル制御装置を含むプラントの制御装
置においては、その試験項目としてアナログ入力基板の
精度が規定値以内にあることを確認するアナログ入力試
験、およびアナログ出力基板の精度が規定値以内にある
ことを確認するアナログ出力試験がある。

【０００５】図12のブロック構成図は、従来のアナログ
入力基板のアナログ入力試験における試験装置を例に示
すもので、デジタル制御装置１について通常運転時は、
外部ケーブル２を通してプラントのプロセス量に相当す
る電気信号（電圧、電流）を入力している。前記外部ケ
ーブル２は端子台３を介して基板用配線４に接続され、
この基板用配線４はアナログ入力基板５へ接続されてい
る。

【０００６】デジタル制御装置１に入力された電気信号
は、アナログ入力基板５でその電圧値に相当するデジタ
ル信号（カウント値）に変換（アナログ／デジタル変
換、以下Ａ／Ｄ変換と略称する）され、次いでロジック
処理基板６でプラントを制御するためのロジック処理に
用いられる。ここで実施するアナログ入力試験は、前記
アナログ入力基板５で行われるＡ／Ｄ変換の精度を確認
するためのものである。

【０００７】アナログ入力試験に際しては、基板用配線
４をアナログ入力基板５より取り外し、代りに基板用ケ
ーブル７をアナログ入力基板５に接続する。これによ
り、試験用端子台８を介して電圧電流発生器９が模擬し
て出力する試験信号がアナログ入力基板５に入力され
る。なお、この試験信号の電圧あるいは電流値はデジタ
ルマルチメータ10で確認している。

【０００８】さらに、ロジック処理基板６にはデータ入
出力ケーブル11を接続して、保守ツール12を結合し、ア
ナログ入力基板５において前記試験信号をＡ／Ｄ変換し
たカウント値の確認をする。

【０００９】この試験結果としてのアナログ入力基板５
におけるＡ／Ｄ変換の精度は、入力した試験信号レベル
に相当する基準カウント値に対する実際のカウント値の
誤差で評価するため、試験員はカウント値の確認後に誤
差計算を行い、精度の良否を確認しながら、順次試験を
進めて行く。

【００１０】一方、従来のアナログ出力基板に対するア
ナログ出力試験は、図12に示したアナログ入力基板５
を、アナログ出力基板に置き換えた構成として実施す
る。すなわち、図示しないアナログ出力基板は、デジタ
ル信号であるカウント値をデジタル値に相当する電気信
号（アナログ）に変換（デジタル／アナログ変換、以下
Ｄ／Ａ変換と略称する）するものである。

【００１１】したがって、アナログ出力基板の試験に際
しては、データ入出力ケーブル11でロジック処理基板６
と保守ツール12を接続して試験信号のカウント値を出力
し、これをアナログ出力基板でＤ／Ａ変換したアナログ
の電気信号を、デジタルマルチメータ10等を用いて確認
する。

【００１２】また、アナログ出力基板にて行ったＤ／Ａ
変換の精度は、試験信号のカウント値に相当する基準電
気信号に対する実際の電気信号の読み値との誤差で評価
するため、試験員は電気信号値の確認後に誤差計算を行
い、精度の良否を確認しながら試験を進めていた。

【００１３】

【発明が解決しようとする課題】デジタル制御装置に備
えた各基板についてアナログ入力出力試験を行う際に、
試験対象基板の型式とデータシートの基板型式を相違さ
せたり、試験装置を誤って試験対象外の実機基板に接続
した場合には、実機基板に不適切な電圧あるいは電流が
加わって破損させる可能性があるという問題があった。

【００１４】さらに、アナログ入力出力試験を行う場合
に、試験員が試験のための模擬データ値を確認した後
に、これを試験信号として出力操作をしなければなら
ず、また、試験結果の試験データを確認した後は試験員
により精度計算を行なうことから、試験員に負担が多く
かかると共に、試験作業の迅速化と信頼性が低下し易い
という支障があった。

【００１５】本発明の目的とするところは、デジタル制
御装置に多数備えた各基板に係る各種データベースを備
えると共に、試験基板と試験装置の電気回路の形成と接
続確認および模擬する試験信号の設定と試験結果の評価
をするアナログ入力出力基板試験装置を提供することに
ある。

【００１６】

【課題を解決するための手段】上記目的を達成するため
請求項１記載の発明に係るアナログ入力出力基板試験装
置は、デジタル制御装置に多数備えられたアナログ信号
をデジタル信号に変換するアナログ入力基板とデジタル
信号をアナログ信号に変換するアナログ出力基板の機能
試験を行なうアナログ入力出力基板試験装置において、
前記デジタル制御装置に接続して試験対象の前記各基板
と試験内容に応じた電気回路を形成する切替手段と、前
記試験対象の各基板に試験信号を出力する信号発生手段
と、前記各基板等の入力出力信号の測定手段と、電気回
路に挿入する標準抵抗と、前記各基板に係る各種データ
ベースを備えて前記試験信号と各基板の入力出力信号を
入力して試験内容に応じて前記切替手段により試験対象
基板との電気回路の形成と接続確認および前記信号発生
手段における試験信号の設定と試験対象基板における変
換機能の評価操作等をする演算処理手段とからなること
を特徴とする。

【００１７】請求項２記載の発明に係るアナログ入力出
力基板試験装置は、デジタル制御装置等に備えられて検
出器等から入力したアナログ信号をデジタル信号に変換
して出力するアナログ入力基板の変換機能を確認するア
ナログ入力試験に際して、前記アナログ入力基板が入力
するアナログ信号と出力するデジタル信号の両方を入力
してアナログ入力基板の変換精度を測定することを特徴
とする。

【００１８】請求項３記載の発明に係るアナログ入力出
力基板試験装置は、デジタル制御装置等に備えられて調
節計等へ制御信号を出力するためにデジタル信号をアナ
ログ信号に変換するアナログ出力基板の変換機能を確認
するアナログ出力試験に際して、前記アナログ出力基板
が入力するデジタル信号と出力するアナログ信号の両方
を入力してアナログ出力基板の変換精度を測定すること
を特徴とする。

【００１９】請求項４記載の発明に係るアナログ入力出
力基板試験装置は、前記アナログ入力出力基板試験装置
において、試験対象アナログ入力基板の設置場所と基板
の形式およびアナログ信号の入力箇所を記憶したデータ
ベースを備えて、試験時に試験対象アナログ入力基板の
設置場所と基板の形式およびアナログ信号の入力箇所の
データを入力して前記データベースとの合致を確認する
ことを特徴とする。

【００２０】請求項５記載の発明に係るアナログ入力出
力基板試験装置は、前記アナログ入力出力基板試験装置
において、試験対象のアナログ出力基板の設置場所と基
板の形式およびアナログ信号の出力箇所を記憶したデー
タベースを備え、試験時に試験対象アナログ出力基板の
設置場所と基板の形式およびアナログ信号の出力箇所の
データを入力して前記データベースとの合致を確認する
ことを特徴とする。

【００２１】請求項６記載の発明に係るアナログ入力出
力基板試験装置は、前記アナログ入力出力基板試験装置
において、基板型式毎の入力アナログ信号の上下限範囲
と変換後の出力デジタル信号の上下限範囲を記憶したデ
ータベースを備えて、試験対象基板の型式に応じたアナ
ログ試験信号値を自動設定することを特徴とする。

【００２２】請求項７記載の発明に係るアナログ入力出
力基板試験装置は、前記アナログ入力出力基板試験装置
において、基板型式毎の出力デジタル信号の上下限範囲
および変換後の出力アナログ試験信号の上下限範囲を記
憶したデータベースを備えて、試験対象基板の型式に応
じたデジタル試験信号値を自動設定することを特徴とす
る。

【００２３】請求項８記載の発明に係るアナログ入力出
力基板試験装置は、前記アナログ入力出力基板試験装置
において、基板型式毎の接続確認用の電気回路結線と接
続確認用のアナログ信号値および変換後のデジタル信号
値を記憶したデータベースを備えて、試験対象基板の型
式に応じた接続確認用電気回路の自動形成と接続確認用
アナログ信号値の自動設定および変換後のデジタル信号
データを入力して前記データベースとの合致を確認する
と共に、アナログ信号の入力箇所と試験装置との間の電
気回路の接続を自動的に確認することを特徴とする。

【００２４】請求項９記載の発明に係るアナログ入力出
力基板試験装置は、前記アナログ入力出力基板試験装置
において、アナログ信号の入力箇所と試験装置との間の
電気回路の接続を確認する際にアナログ入力基板に印加
される電圧と電流値が当該アナログ入力基板の入力許容
値を越えないように接続確認用電気回路および接続確認
用入力アナログ信号を設定することを特徴とするデジタ
ル制御装置等に備えられて検出器等から入力したアナロ
グ信号をデジタル信号に変換して出力するアナログ入力
基板において、変換精度を確認するアナログ入力試験に
際して前記アナログ入力基板が入力するアナログ信号と
出力するデジタル信号の両方を入力して、アナログ入力
基板の変換精度を測定することを特徴とする。

【００２５】請求項10記載の発明に係るアナログ入力出
力基板試験装置は、前記アナログ入力出力基板試験装置
において、演算処理手段に備えた各基板に係る各種デー
タベースにより切替手段の制御および信号発生手段から
の試験信号出力を変更して各基板の試験を順次実施する
ことを特徴とする。

【００２６】

【作用】請求項１記載の発明は、試験対象の各基板に係
る各種データベースを備えた演算処理手段は、デジタル
制御装置内の試験対象の各基板と試験装置を切替手段に
より接続させて接続確認の電気回路を形成すると共に、
信号発生手段より接続確認の試験信号を加えて適切な接
続であるかの確認をする。

【００２７】次に試験対象基板に対して切替手段により
基板機能確認の電気回路を形成して、信号発生手段より
基板機能確認の試験信号を加え、この試験信号に対応す
る試験対象基板の出力を測定手段で測定する。この測定
結果は前記データベースにおける基準値と比較して、基
板の変換精度を評価する。

【００２８】請求項２記載の発明は、試験対象のアナロ
グ入力基板が入力するアナログ信号と、当該アナログ入
力基板が変換して出力するデジタル信号を入力して、当
該アナログ入力基板における変換精度を相互の誤差によ
り算出する。

【００２９】請求項３記載の発明は、試験対象のアナロ
グ出力基板が入力するデジタル信号と、当該アナログ出
力基板が変換して出力するアナログ信号を入力して、当
該アナログ出力基板における変換精度を相互の誤差によ
り算出する。

【００３０】請求項４記載の発明は、アナログ入力基板
の試験に際して、アナログ入力出力基板試験装置に備え
てあるデータベースにおけるアナログ入力基板の設置場
所と基板の形式およびアナログ信号の入力箇所と、試験
対象のアナログ入力基板から入力した当該アナログ入力
基板の設置場所と基板の形式およびアナログ信号の入力
箇所のデータとを比較して不一致を検出し、基板形式等
の相違による基板の破損を防止する。

【００３１】請求項５記載の発明は、アナログ出力基板
の試験に際して、アナログ入力出力基板試験装置に備え
てあるデータベースにおける試験対象のアナログ出力基
板の設置場所と基板の形式およびアナログ信号の出力箇
所と、試験対象のアナログ出力基板から入力した当該ア
ナログ出力基板の設置場所と基板の形式およびアナログ
信号の出力箇所のデータとを比較して不一致を検出し、
基板形式等の相違による基板の破損を防止する。

【００３２】請求項６記載の発明は、アナログ入力出力
基板試験装置に備えた試験対象の各基板に係る各種デー
タベースが、試験対象基板の基板型式毎の入力アナログ
信号の上下限範囲および変換後の出力デジタル試験信号
の上下限範囲が記憶されていて、このデータベースによ
り試験対象基板の型式に応じたアナログ試験信号値を自
動設定する。

【００３３】請求項７記載の発明は、アナログ入力出力
基板試験装置に備えた試験対象の各基板に係る各種デー
タベースが、試験対象基板の基板型式毎の出力デジタル
信号の上下限範囲および変換後の出力アナログ試験信号
の上下限範囲が記憶されていて、このデータベースによ
り試験対象基板の型式に応じたデジタル試験信号値を自
動設定する。

【００３４】請求項８記載の発明は、アナログ入力出力
基板試験装置に備えた、基板型式毎の接続確認用電気回
路と接続確認用アナログ信号値および変換後のデジタル
信号値を記憶したデータベースにより、試験対象基板の
型式に応じた接続確認用電気回路の自動形成および接続
確認用アナログ信号値の自動設定と共に、試験対象基板
による変換後のデジタル信号データを入力して前記デー
タベースとの合致を確認することにより、アナログ信号
の入力箇所と試験装置との電気回路の接続を自動的に確
認して、試験対象基板以外へ接続するによる基板破損を
防止する。

【００３５】請求項９記載の発明は、アナログ入力出力
試験に際して、アナログ信号の入力箇所と試験装置との
間の電気回路の接続を確認するために、アナログ入力基
板に印加する電圧および電流値がアナログ入力基板の入
力許容値を越えないように接続確認用電気回路および接
続確認用の入力アナログ信号を設定することにより接続
確認操作による基板破損を防止する。

【００３６】請求項10記載の発明は、演算処理手段に備
えた各基板に係る各種データベースからの指令により、
複数の基板を順次切替えてそれぞれの基板に対応した接
続確認用の回路形成と確認、および試験用回路の形成と
機能確認の試験を自動的に実施する。

【００３７】

【実施例】本発明の一実施例について図面を参照して説
明する。なお、上記した従来技術と同じ構成部分につい
ては同一符号を付して詳細な説明を省略する。図１のブ
ロック構成図はデジタル制御装置１に備えられている多
数のアナログ入力基板およびアナログ出力基板のうち、
アナログ入力基板５を例にして示したものある。

【００３８】アナログ入力出力基板試験装置13は、基板
用ケーブル７およびデータ入出力ケーブル11によりデジ
タル制御装置１内のアナログ入力基板５と、ロジック処
理基板６に接続して、アナログ入力基板の変換機能の確
認試験を実施する。

【００３９】このアナログ入力出力基板試験装置13は、
図２の詳細ブロック構成図に示すように、試験に際して
基板の入力出力を模擬した試験信号（電圧、電流等）を
出力する信号発生手段である電圧電流発生器14と、この
試験信号の入力により各基板が出力する電気信号を測定
する測定手段であるデジタルマルチメータ10と電気回路
に挿入する標準抵抗15を設けている。

【００４０】さらに、これらを試験対象基板の試験内容
に応じて接点の切替えにより適切な電気回路を形成する
切替手段である切替器16と、基板用ケーブル７との接続
に用いる端子台17、さらに各基板に係る各種データベー
スを備えて前記電圧電流発生器14とデジタルマルチメー
タ10および切替器16を制御して、順次試験対象基板の選
定と接続確認および試験結果から変換機能の評価等を行
う計算機からなる演算処理手段の演算処理装置18とから
構成されている。

【００４１】なお、図３の試験回路図は、切替器16によ
って形成される電気回路の詳細を示したもので、切替器
16は演算処理装置18からの制御により、接点16ａ〜接点
16ｌを開閉し、その組合わせによりアナログ入力出力基
板試験装置13と、試験対象基板である電圧入力基板５
ａ、電流入力基板５ｂ、電圧出力基板５ｃ、電流出力基
板５ｄのそれぞれとが接続される。

【００４２】図４の切替器接点制御図は、各アナログ基
板の種別および試験状態に応じた切替器16の接点の制御
に使用する演算処理装置18が備えたデータベースの一例
を示すもので、図中の接点状態ａ〜ｌは、上記図３の切
替器16の接点16ａ〜接点16ｌに対応している。

【００４３】また、図５の試験用設定値図は、同じくデ
ータベースの一例で、各基板種別（型式）と試験内容に
応じた試験信号の設定値および評価のための各種データ
を示したものである。

【００４４】次に上記構成による作用について説明す
る。第１実施例は、電圧入力基板５ａのアナログ入力試
験を行う場合で、先ず始め演算処理装置18に備えたデー
タベースにより図４に示す「基板種別」の電圧入力基板
５ａを選定すると、演算処理装置18に制御されて切替器
16は図４の「電力入力基板接続確認」の行に示すよう
に、接点16ａ，16ｃ，16ｅ，16ｇ，16ｈ，16ｊを閉とす
る。この時に図３に形成される接続確認用の電気回路
は、簡略化すると図６の回路図に示すようになる。

【００４５】なお、この時に標準抵抗15は 100Ωに設定
している。これは誤って試験対象外の他の基板に接続さ
れた場合でも、その基板の入力許容値を越える大きな試
験信号が印加されて、その基板を破損しないためのもの
である。

【００４６】この状態で電圧電流発生器14から接続確認
のための試験信号として、図５の「接続確認用のアナロ
グ信号設定値」である100mV の電圧が出力される。これ
により、接続された各基板にはそれぞれの種別（型式）
に応じて、下記（ａ）〜（ｄ）のように式 (1)〜(4) に
示す電圧および電流が各基板に印加される。

【００４７】（ａ）正規の電圧入力基板５ａに接続され
ている場合 印加電圧＝100(mV) ×250 ×10³ （Ω）÷(100（Ω）＋
250 ×10³ （Ω) ）＝99.96 (mV)…(1)

【００４８】（ｂ）誤って電流入力基板５ｂに接続され
た場合 印加電流＝100 (mV)÷(100（Ω) ＋50（Ω) ）＝0.667
(mA) …(2)

【００４９】（ｃ）誤って電圧出力基板５ｃに接続され
た場合 印加電流＝100(mV) ×250 ×10³ （Ω）÷(100（Ω）＋
250 ×10³ （Ω) ）＝99.96(mV)…(3)

【００５０】（ｄ）誤って電流出力基板５ｄに接続され
た場合 印加電流＝100(mV) ÷(100（Ω) ＋50（Ω) ）＝0.667
(mA) …(4)

【００５１】上記（ａ）〜（ｄ）の全ての場合におい
て、印加される電圧および電流値はいずれも図５に示す
「接続確認用のアナログ信号許容値」以下となり、ま
た、誤った接続をした（ｂ）〜（ｄ）の場合において
も、その基板を破損することなく、また、カウント値も
読み取れないため、（ｂ）〜（ｄ）を接続誤りとして検
出できる。

【００５２】上記により電圧入力基板５ａについて
（ａ）により正しい接続が確認された後に、演算処理装
置18により切替器16は図４の「電圧入力基板試験」の行
に示すように接点16ａ，16ｃ，16ｆ，16ｉが閉となり、
この時の図３に形成された試験用回路は簡略化すると図
７の回路図に示すようになる。

【００５３】この状態で電圧電流発生器14からの試験信
号は、図５「アナログ入出力試験用でアナログ信号の上
限値」の５Ｖの電圧が出力される。この５Ｖの試験信号
を入力して電圧入力基板５ａがデジタル値として変換し
て出力したカウント値を読み込み、これと図５「アナロ
グ入出力試験用でカウント値の上限値」の4000カウント
とを比較することにより上限側での誤差が算出される。

【００５４】次に電圧電流発生器14は、試験信号として
図５「アナログ入出力試験用でアナログ信号の下限値」
の０Ｖの電圧を出力し、これにより電圧入力基板５ａが
デジタル値として変換して出力したカウント値を読み込
んで、このカウント値（０Ｖで０カウントとなることの
確認をする）と、図５「アナログ入出力試験用でカウン
ト値の下限値」の０カウントとを比較して下限値での誤
差を算出する。

【００５５】これにより、演算処理装置18は前記上限値
と下限値における誤差を確認すると共に、この誤差を前
記データベースに保有する当該電圧入力基板５ａの正常
値と比較して試験結果として変換精度の評価を行なう。

【００５６】したがって本発明によれば、試験装置と電
圧入力基板５ａとの接続と確認、および接続誤りに対す
る基板保護と、試験によりＡ／Ｄ変換機能の精度の評価
が自動的で迅速に実施することができる。

【００５７】第２実施例は、電流入力基板５ｂのアナロ
グ入力試験を行う場合で、先ず始めに演算処理装置18に
制御されて切替器16は図４の「電流入力基板接続確認」
の行に示すように、接点16ａ，16ｃ，16ｅ，16ｇ，16
ｈ，16ｊが閉とされ、この時の図３による続確認用の回
路は簡略化すると図８の回路図に示すようになる。

【００５８】この状態で電圧電流発生器14から接続確認
のための試験信号として、図５「接続確認用でアナログ
信号設定値」の 100mVの電圧が出力されて、接続された
基板種別に応じて下記（ｅ）〜（ｈ）の式 (5)〜(8) に
示す電圧および電流がそれぞれの基板に印加されること
になる。

【００５９】（ｅ）誤って電圧入力基板５ａに接続され
た場合 印加電圧＝100(mV) ×250 ×10³ （Ω）÷(100（Ω）＋
250 ×10³ （Ω) ）＝99.96(mV) …(5)

【００６０】（ｆ）正規の電流入力基板５ｂに接続して
いる場合 印加電流＝100(mV) ÷(100（Ω) ＋50（Ω) ）＝0.667
(mA) …(6)

【００６１】（ｇ）誤って電圧出力基板５ｃに接続され
た場合 印加電流＝100(mV) ×250 ×10³ （Ω）÷(100（Ω）＋
250 ×10³ （Ω) ）＝99.96(mV)…(7)

【００６２】（ｈ）誤って電流出力基板５ｄに接続され
た場合 印加電流＝100(mV) ÷(100（Ω) ＋50（Ω) ）＝0.667
(mA) …(8)

【００６３】上記（ｅ）〜（ｈ）の全ての場合において
各基板に印加される電圧および電流値は、図５に示す
「接続確認用のアナログ信号許容値」以下となり、した
がって基板を破損することなく、誤った接続された
（ｅ），（ｇ），（ｈ）の場合には、カウント値が読み
込めないため、これを接続誤りとして検出できる。

【００６４】電流入力基板５ｂが上記（ｆ）より正しく
接続されたことを確認した後は、図４の「電流入力基板
試験」の行に示すように、切替器16の接点16ｂ，16ｃ，
16ｅ，16ｇ，16ｈ，16ｊが閉となり、この時の図３にお
ける試験用の回路を簡略化すると図９の回路図に示すよ
うになる。

【００６５】この状態で電圧電流発生器14から試験信号
として、図５「アナログ入出力試験用でアナログ信号の
上限値」の20mAの電流が電流入力基板５ｂに出力され、
電流入力基板５ｂにてＡ／Ｄ変換した結果のカウント値
を読み込んで、このカウント値と、図５の「アナログ入
出力試験用でカウント値の上限値」である4000カウント
を比較して上限側での誤差を算出する。

【００６６】次に、電圧電流発生器14から試験信号とし
て、図５「アナログ入出力試験用でアナログ信号の下限
値」の０mAの電流を出力し、電流入力基板５ｂが出力す
るカウント値と、図５の「アナログ入出力試験用でカウ
ント値の下限値」の０カウントとを比較して下限側での
誤差を算出する。演算処理装置18では、この下限側での
誤差と前記上限側における誤差をデータベースと比較し
て当該電流入力基板５ｂの変換精度の評価を行なう。

【００６７】第３実施例は、電圧出力基板５ｃのアナロ
グ入力試験を行う場合で、基板試験装置13側からは電圧
および電流の印加を行わないため、基板試験装置との接
続確認操作は省き、切替器16は図４の「電圧出力基板試
験」の行に示すように接点16ａ，16ｆ，16ｋを閉とす
る。なお、この時の図３における試験用の回路は簡略化
すると図10の回路図に示すようになる。

【００６８】電圧出力基板５ｃに対する試験は、電圧電
流発生器14から図５「アナログ入出力試験用でカウント
値の上限値」の4000カウントを設定し、電圧出力基板５
ｃでＤ／Ａ変換された出力をデジタルマルチメータ10で
読み込んで、この電圧値と、図５「アナログ入出力試験
用でアナログ信号の上限値」の５Ｖとを比較して上限側
の誤差を算出する。

【００６９】次に電圧電流発生器14から図５「アナログ
入出力試験用でカウント値の下限値」の０カウントを設
定し、電圧出力基板５ｃの出力をデジタルマルチメータ
10で読み込み、この電圧値と、図５「アナログ入出力試
験用でアナログ信号の下限値」の０Ｖとを比較して下限
側の誤差を算出して、前記上限側の誤差と共に演算処理
装置18により電圧出力基板５ｃの変換精度を評価する。

【００７０】第４実施例は、電流出力基板５ｄのアナロ
グ入力試験を行う場合で、前記電圧出力基板５ｃの場合
と同様に基板試験装置13側からは電圧および電流を印加
しないため、基板試験装置との接続確認操作を省いて切
替器16は、図４の「電流出力基板試験」の行に示すよう
に接点16ｂ，16ｄ，16ｆ，16ｌが閉となる。この時の図
３の試験用の回路は簡略化すると図11の回路図で示すよ
うになる。

【００７１】電流出力基板５ｄに対する試験は、電圧電
流発生器14から図５「アナログ入出力試験用でカウント
値の上限値」の4000カウントを設定し、電流出力基板５
ｄでＤ／Ａ変換された出力をデジタルマルチメータ10で
読み込んで、このだ電流値と、図５「アナログ入出力試
験用でアナログ信号の上限値」の20mAとを比較して上限
側の誤差を算出する。

【００７２】次に電圧電流発生器14から図５「アナログ
入出力試験用でカウント値の下限値」の０カウントを設
定し、電流出力基板５ｄの出力をデジタルマルチメータ
10で読み込んで、この電流値と、図５「アナログ入出力
試験用でアナログ信号の下限値」の０mAとを比較して下
限側の誤差を算出して、前記上限側の誤差と共に演算処
理装置18にて電流出力基板５ｄの変換精度の評価をす
る。

【００７３】なお、上記した第１実施例乃至第４実施例
に示した各種操作は、予め演算処理装置18が備えたデー
タベースに各入出力基板の試験順序や設置場所と、基板
の型式（種別）およびアナログ信号の入力箇所や、上記
図４および図５に例示した試験信号や評価基準等のデー
タが記憶されている。

【００７４】したがって、アナログ入力出力基板試験装
置13においては前記データベースと、デジタル制御装置
１における試験対象基板の設置場所、基板の型式および
アナログ信号等の入力箇所のデータを照合して、試験と
評価の進行が順次自動的に実施される。

【００７５】これにより、デジタル制御装置１内の各入
出力基板とアナログ入力出力基板試験装置13を接続する
基板用ケーブル７およびデータ入出力ケーブル11をその
都度の接続する必要もないことから、試験員の負担は軽
減されて、誤操作や誤計算がなく試験結果の信頼性が高
くなると共に試験作業が迅速化される。

【００７６】

【発明の効果】以上本発明によれば、デジタル制御装置
でアナログ入力試験およびアナログ出力試験を行う場合
に、アナログ入力出力基板試験装置と基板との間の接続
と確認、および模擬する試験信号の設定と基板の変換精
度の算出を自動的に行う。

【００７７】これにより、接続誤りや信号設定の間違い
に起因する基板の破損が防止されると共に、試験結果の
精度が高く。また、試験操作の自動化により試験員の負
担軽減と信頼性が向上する効果がある。

【図面の簡単な説明】

【図１】本発明に係る一実施例のアナログ入力出力試験
装置のブロック構成図。

【図２】本発明に係る一実施例のアナログ入力出力基板
試験装置のブロック構成図。

【図３】本発明に係る一実施例の試験回路図。

【図４】本発明に係る一実施例の切替器接点制御図。

【図５】本発明に係る一実施例の試験用設定値図。

【図６】本発明に係る第１実施例の電圧入力基板接続確
認の簡略回路図。

【図７】本発明に係る第１実施例の電圧入力基板試験の
簡略回路図。

【図８】本発明に係る第２実施例の電流入力基板接続確
認の簡略回路図。

【図９】本発明に係る第１実施例の電流入力基板試験の
簡略回路図。

【図１０】本発明に係る第３実施例の電圧出力基板試験
の簡略回路図。

【図１１】本発明に係る第４実施例の電流出力基板試験
の簡略回路図。

【図１２】従来のアナログ入力試験装置のブロック構成
図。

【符号の説明】

１…デジタル制御装置、２…外部ケーブル、３，17…端
子台、４…基板用配線、５…アナログ入力基板、５ａ…
電圧入力基板、５ｂ…電流入力基板、５ｃ…電圧出力基
板、５ｄ…電流出力基板、６…ロジック処理基板、７…
基板用ケーブル、８…試験用端子台、９，14…電圧電流
発生器、10…デジタルマルチメータ、11…データ入出力
ケーブル、12…保守ツール、13…アナログ入力出力基板
試験装置、15…標準抵抗、16…切替器、16ａ〜16ｌ…接
点、18…演算処理装置。

Claims (10)

【特許請求の範囲】
1. 【請求項１】 デジタル制御装置に多数備えられたアナ
   ログ信号をデジタル信号に変換するアナログ入力基板と
   デジタル信号をアナログ信号に変換するアナログ出力基
   板の機能試験を行なうアナログ入力出力基板試験装置に
   おいて、前記デジタル制御装置に接続して試験対象の前
   記各基板と試験内容に応じた電気回路を形成する切替手
   段と、前記試験対象の各基板に試験信号を出力する信号
   発生手段と、前記各基板等の入力出力信号の測定手段
   と、電気回路に挿入する標準抵抗と、前記各基板に係る
   各種データベースを備えて前記試験信号と各基板の入力
   出力信号を入力して試験内容に応じて前記切替手段によ
   り試験対象基板との電気回路の形成と接続確認および前
   記信号発生手段における試験信号の設定と試験対象基板
   における変換機能の評価操作等をする演算処理手段とか
   らなることを特徴とするアナログ入力出力基板試験装
   置。
2. 【請求項２】 デジタル制御装置等に備えられて検出器
   等から入力したアナログ信号をデジタル信号に変換して
   出力するアナログ入力基板の変換機能を確認するアナロ
   グ入力試験に際して、前記アナログ入力基板が入力する
   アナログ信号と出力するデジタル信号の両方を入力して
   アナログ入力基板の変換精度を測定することを特徴とす
   る請求項１記載のアナログ入力出力基板試験装置。
3. 【請求項３】 デジタル制御装置等に備えられて調節計
   等へ制御信号を出力するためにデジタル信号をアナログ
   信号に変換するアナログ出力基板の変換機能を確認する
   アナログ出力試験に際して、前記アナログ出力基板が入
   力するデジタル信号と出力するアナログ信号の両方を入
   力してアナログ出力基板の変換精度を測定することを特
   徴とする請求項１記載のアナログ入力出力基板試験装
   置。
4. 【請求項４】 前記アナログ入力出力基板試験装置にお
   いて、試験対象のアナログ入力基板の設置場所と基板の
   形式およびアナログ信号の入力箇所を記憶したデータベ
   ースを備えて試験時に試験対象のアナログ入力基板の設
   置場所と基板の形式およびアナログ信号の入力箇所のデ
   ータを入力して前記データベースとの合致を確認するこ
   とを特徴とする請求項１記載のアナログ入力出力基板試
   験装置。
5. 【請求項５】 前記アナログ入力出力基板試験装置にお
   いて、試験対象のアナログ出力基板の設置場所と基板の
   形式およびアナログ信号の出力箇所を記憶したデータベ
   ースを備えて試験時に試験対象のアナログ出力基板の設
   置場所と基板の形式およびアナログ信号の出力箇所のデ
   ータを入力して前記データベースとの合致を確認するこ
   とを特徴とする請求項１記載のアナログ入力出力基板試
   験装置。
6. 【請求項６】 前記アナログ入力出力基板試験装置にお
   いて、基板型式毎の入力アナログ信号の上下限範囲およ
   び変換後の出力デジタル信号の上下限範囲を記憶したデ
   ータベースを備えて試験対象基板の型式に応じたアナロ
   グ試験信号値を自動設定することを特徴とする請求項１
   記載のアナログ入力出力基板試験装置。
7. 【請求項７】 前記アナログ入力出力基板試験装置にお
   いて、基板型式毎の出力デジタル信号の上下限範囲およ
   び変換後の出力アナログ試験信号の上下限範囲を記憶し
   たデータベースを備えて試験対象基板の型式に応じたデ
   ジタル試験信号値を自動設定することを特徴とする請求
   項１記載のアナログ入力出力基板試験装置。
8. 【請求項８】 前記アナログ入力出力基板試験装置にお
   いて、基板型式毎の接続確認用電気回路結線と接続確認
   用アナログ信号値および変換後のデジタル信号値を記憶
   したデータベースを備えて試験対象基板の型式に応じた
   接続確認用電気回路の自動形成と接続確認用アナログ信
   号値の自動設定および変換後のデジタル信号データを入
   力して前記データベースとの合致を確認すると共に、ア
   ナログ信号の入力箇所と試験装置との間の電気回路の接
   続を自動的に確認することを特徴とする請求項１記載の
   アナログ入力出力基板試験装置。
9. 【請求項９】 前記アナログ入力出力基板試験装置にお
   いて、アナログ信号の入力箇所と試験装置との間の電気
   回路の接続を確認する際にアナログ入力基板に印加され
   る電圧と電流値が当該アナログ入力基板の入力許容値を
   越えないように接続確認用電気回路および接続確認用入
   力アナログ信号を設定することを特徴とする請求項１記
   載のアナログ入力出力基板試験装置。
10. 【請求項１０】 前記アナログ入力出力基板試験装置に
    おいて、演算処理手段に備えた各基板に係る各種データ
    ベースにより切替手段の制御および信号発生手段からの
    試験信号出力を変更して各基板の試験を順次実施するこ
    とを特徴とする請求項１記載のアナログ入力出力基板試
    験装置。