JPH1114703A - 電子回路基板における不良個所特定装置 - Google Patents

Abstract

(57)【要約】 【課題】 不良個所の特定をするための検査順序の設定
を簡素化した電子回路基板の不良個所特定装置を提供す
る。 【解決手段】 まずテストポイント１０１の電圧を測定
する。仮に−３Ｖを得たとして、これを別途保持する標
準値と比較すると異っている。ここで、ＯＵＴは３６番
と出力対入力の関係をなしており、３６番は３７番、３
２番、３３番、３４番とそれぞれ出力対入力関係をな
す。これらピン間の電圧を順次測定する。３７番、３４
番は、それぞれ＋Ｖ，−Ｖに接続され正常値である。こ
の結果、ＩＣ３では３２番、３３番が異常となる。この
時点で３６番は、３２番、３３番が異常なため異常とな
る。即ちＩＣ３は不良ではないと判断される。続いて、
ＩＣ３の３２番、３３番を検査し、更にＲ１の２２番、
Ｒ４の３１等々を順次検査し入力が全て正常である部分
を探すことにより不良個所を特定する。図１ではＩＣ２
が不良個所として特定される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子回路基板の不
良個所特定装置に関し、より詳しくは、不良個所を特定
するための検査順序の設定を簡素化し、また、簡便な構
成による装置で簡易に不良個所を特定できる電子回路基
板の不良個所特定装置に関する。

【０００２】

【従来の技術】従来、電子回路基板の不良個所特定装置
とし、例えば、ファンクションテスタを使用する回路基
板検査装置が公知（特開平５−１１０２２号公報）であ
る。

【０００３】

【発明が解決しようとする課題】ファンクションテスタ
を使用する回路基板の検査装置においては、電子回路基
板の信号の流れに沿った検査を実施する必要があり、こ
のために検査する順番を記述した検査手順プログラムを
作成することが不可欠となる。しかし、これまで検査手
順を作成する有効な手立てがなく、専ら、技術者が試行
錯誤により検査手順プログラムを作成しなければならな
いという問題点があった。

【０００４】しかも、電子回路が複雑化するにつれて、
検査手順プログラムも複雑化する。例えば、ＩＣピン数
が増加するなどテストポイントが増加するに従い、検査
する順番の組み合せは指数関数的に増加することとな
り、検査する順番を決定する手間が指数関数的に増加す
る。このような事態に対処するために検査すべき電子回
路を幾つかのブロックに分割することが提案されている
が、基本的問題点は何も解決されていなかった。

【０００５】さらに、インサーキットテスタおよびファ
ンクションテスタは、被検査用の電子回路基板をピンボ
ードにセットし、このピンボードの出力値を分析するこ
とにより、電子回路基板の不良個所を探索している。こ
の方法によれば、あらかじめ被検査用の電子回路基板用
に作成されたピンボードと共に、該ピンボードのピンご
とに正規の出力信号を記憶しておく基準電子回路を作成
しておかねばならないなどの問題点があった。このよう
な従来の技術では、装置自体の構成が複数になり容易に
装置を構築することができないという問題点があった。

【０００６】本発明は、上述のような実情に鑑みてなさ
れたもので、電子回路の動作原理を理解することなどな
く、単に、出力と入力、及びテストポイントを関連づけ
ることにより検査順序を設定し、また、デジタル電子回
路の電圧レベル変動を検知することにより、簡易な構成
による装置で電子回路基板の不良個所を特定する電子回
路基板の不良個所特定装置を提供しようとするものであ
る。

【０００７】

【課題を解決するための手段】請求項１の発明は、被検
査用電子回路基板のテストポイントから電気信号を取り
出す電気信号取得手段と、該電気信号取得手段の出力を
計測する計測手段と、前記被検査用電子回路基板のテス
トポイントにおける標準電気特性値を記憶する記憶手段
とを備え、前記計測手段による計測値と前記記憶装置に
よる標準電気特性値を参照して被検査用電子回路基板の
不良個所を特定する装置において、前記被検査用電子回
路基板のテストポイントから取得する電気信号を、前記
テストポイント毎に定めた電子回路の単位構成部分にお
ける出力対入力で規定される部位の電気特性値として取
得することを特徴とし、もって、電子回路の動作原理を
理解しなくても容易に検査手順を設定することができる
ようにするものである。

【０００８】請求項２の発明は、請求項１の発明におい
て、前記電気特性値を取得する際の取得順序を定めた接
続テーブルと、前記テストポイントにおける標準電気特
性値を定めた標準値テーブルとを記憶することを特徴と
し、もって、電子回路基板の全部のポイントにおいて、
検査を行うことが容易にできるようにするものである。

【０００９】請求項３の発明は、請求項１又は２の発明
において、前記電気特性値を取得する順序を定めた接続
テーブルを自動生成することを特徴とし、もって、複雑
な作業を経ることなく簡便に検査手順を定めることがで
きるようにするものである。

【００１０】請求項４の発明は、被検査用電子回路基板
のテストポイントから電気信号を取得する手段と、該手
段により取得された電気信号の電圧レベルを判定する判
定手段を備え、前記テストポイントが被検査用電子回路
基板のデジタル電子回路の信号ラインであり、かつ、前
記電圧レベルが前記信号ライン上にて一定時間に少なく
とも１回は反転する２値電圧レベルであることを特徴と
し、もって、電子回路基板の正常時の電気特性を測定し
ておくなどの必要なしに簡便な構成により不良個所の特
定を行うことができるようにするものである。

【００１１】

【発明の実施の形態】

（実施例１）図１は、本発明によるテストポイント毎に
定めた電子回路の単位構成部分における出力対入力で規
定される部位の電気特性値を取得する順序を説明するた
めの被検査用の電子回路の例を示し、図中、ＩＣ１〜Ｉ
Ｃ３は集積回路素子、Ｒ１〜Ｒ４は抵抗器、１〜５２は
ピン番号、１０１〜１１４はテストポイントである。ま
た括弧内の数字は電子回路が正常に動作している際に発
生する電圧値である。

【００１２】図２は、図１の電子回路において、不良個
所のために異常電圧が発生している状態を表わす図で、
図２中、図１と同じ作用をする部分には同じ参照番号を
付す。図３は、本発明が適用される電子回路基板の不良
個所特定装置の概略構成図で、図中、２０１は被検査用
電子回路基板、２０２はピンボード、２０３はマルチプ
レクサ、２０４は測定器、２０５はコンピュータ、２０
６はメモリ素子、２０７はＣＰＵ（中央処理部）であ
る。

【００１３】図４は、図１のテストポイントにおける出
力と入力の対応を関連づけた接続表（該接続表中ではテ
ストポイントをＴＰと記載してある）で、例えば、テス
トポイント１０１においは、ＯＵＴ（出力）に対応して
ＩＣ３−３６番ピン（入力）、またＩＣ３−３６番ピン
（出力）に対応してＩＣ３−３７番ピン（入力）、同様
にＩＣ３−３６番ピン（出力）に対応してＩＣ３−３２
番ピン（入力）等々のように電子回路の単位構成部分に
おける出力対入力とテストポイントを関連づけて作成す
る。なお、ピン番号の付与について、本実施例１では説
明の煩雑さを避けるために簡略化してある。

【００１４】図５は、電子回路基板に不良個所がなく、
電子回路が正常に動作しているときのテストポイントに
おける標準電圧値を示す標準電圧値表である。以下、図
１〜図５により、本発明の実施例１である電子回路基板
の不良個所特定装置について具体的に説明する。図１の
電子回路において、検査のために入力端子ＩＮ−１に３
Ｖを、ＩＮ−２に４Ｖを加える。このとき、ＩＣ２が破
損していて、電子回路が正常に動作していないとする
と、各端子に発生する電圧値は図２のようになる。即
ち、図２において、太線で示したパターンは、ＩＣ２の
破損により異常な電圧値を示す部分で、このように、一
般に電子回路において１個所が破損すると回路上の多く
の部分が異常となる。しかし、このような状況が明らか
になっても破損部品を特定することは困難であることが
一般的である。

【００１５】さて、このような不良個所を有する電子回
路基板について、まず、テストポイント１０１の電気特
性を測定する。この場合、テストポイント１０１には、
−３Ｖが発生しており、その値を図５の標準電圧と比較
すると異常と判定される。ここで、ＯＵＴは、前述のよ
うに、ＩＣ３−３６番ピンと出力対入力の関係をなして
おり、さらに、該ＩＣ３−３６番ピンは、ＩＣ３−３７
番、３２番、３３番、３４番ピンと出力対入力関係をな
している。そこで、順次これらのピン間の電圧を測定し
ていく。ＩＣ３−３７番ピン、３４番ピンは、それぞれ
＋Ｖ，−Ｖに接続されており、図２においては正常値で
ある。

【００１６】その結果、ＩＣ３では３２番ピン、３３番
ピンが異常と判定される。この時点で、ＩＣ３の出力ピ
ンである３６番ピンは、３２番ピン、３３番ピンが異常
なため異常電圧が発生しており、ＩＣ３は破損していな
いと判断できる。続いてＩＣ３の３２番ピン、３３番ピ
ンを順次、検査していく。ＩＣ３の３２番ピンでは、Ｒ
１の２２番ピン、Ｒ４の２１番ピンに接続されている。
なお、通常、抵抗器は、ピン番号を保有しないが、本発
明では、抵抗器の端子を区別するため、ピン番号を付与
してある。また、抵抗器のように、一方の端子の信号が
入力された場合、もう一方の端子が出力端子となるよう
な電子部品の場合、図４に示す接続表は不要である。

【００１７】このように、順次ピン間の電圧値を測定し
ていき、図４に示す接続表のうち、出力が異常であり、
入力の全てが正常であるような部分を探す。図２で示す
例の場合、出力が異常であり、入力が全て正常である部
分は、ＩＣ２、Ｒ１およびＲ３となる。このようにし
て、破損部分であるＩＣ２を発見することができる。こ
の場合、破損していないＲ１およびＲ３についても破損
の可能性がある部品として摘出されるが、これは従来の
方法によっても区別できない部分である。

【００１８】このような手法を実現するために、図３の
装置を使用する。即ち、被検査用の電子回路基板２０１
は、針状のピンをボードに装着したピンボード２０２を
介してマルチプレクサ２０３の切換えにより、電気信号
を取得される。この電気信号は測定器２０４によりその
値が計測される。測定器２０４は被検査用の電子回路基
板の種類により電圧計、電流計、オシロスコープ、周波
数カウンタ、ロジックアナライザ等が使用されるが、本
実施例１では、電圧計を使用している。

【００１９】一方、コンピュータ２０５は、メモリ素子
２０６、ＣＰＵ２０７を備えており、メモリ素子２０６
は、前記電子回路基板２０１上のテストポイント（図示
を省略）における出力と入力を関連づけ、電圧値を取得
する順序を定めた接続テーブル、及び電子回路基板が正
常に動作するときのデータである標準電圧値テーブルを
記憶している。またＣＰＵ２０７はメモリ素子２０６が
記憶する接続表の内容により検査手順を決定し、そして
前記電圧計による計測値と標準値表の標準電圧値を比較
する。このような比較を行うことにより、実際、電子回
路基板の不良個所の特定が行われる。

【００２０】（実施例２）次に、図６〜図９により、本
発明の実施例２である電子回路基板の不良個所特定装置
について説明する。図６は、本発明が適用される電子回
路基板の不良個所特定装置の概略構成図で、図中、３０
１は被検査用電子回路基板、３０２はプローブ、３０３
はアナログデジタル変換器及びＣＰＵ（中央処理部）を
含む判定部である。図７は、電子回路基板が不良個所を
有しないときの信号ラインにおける電圧状況を示す図で
あり、図８は、電子回路基板が不良個所を有する場合の
信号ラインにおける電圧状況を示す図である。さらに図
９は、不良個所を判定する手順を説明するためのフロー
図である。

【００２１】一般にデジタル電子回路基板を実装する製
造工程での製造不良は、電子部品リード半田付け部分の
短絡又は接触不良などによるものがほとんどである。こ
のような不良を含まないデジタル電子回路基板は、ほと
んどの信号ラインが、ある一定時間内に少なくとも１回
はローレベルとなり、かつ、少なくとも１回はハイレベ
ルとなる。本発明は、このような現象に着目して不良個
所を特定しようとするもので、本発明において、信号ラ
インとは、ある一定時間内に少なくとも１回はローレベ
ルとなり、かつ、少くとも１回はハイレベルとなるもの
を言い、電源ライン、グランドラインなどの常に一定電
圧を示すラインは含まないとする。

【００２２】さらに、詳述すれば、デジタル電子回路基
板における信号ラインは、１つの出力と、複数の入力が
接続されているものである。２つ以上の出力が接続され
ている場合もあるが、電子回路基板は同時に２つ以上の
出力が動作することのないように設計されており、出力
は１つと考えてよい。また、デジタル電子回路基板にあ
る複数の信号ラインは、十分に長い時間を測定すれば、
それぞれ異なった信号を出力しており、同一の信号を出
力することはないことが普通である。このような信号ラ
インにおいて、半田付け不良、電子回路基板パターンの
エッチング不良などにより、２つ以上の信号ラインが短
絡すると、ある一定時間以上、信号ラインの電圧を測定
すれば、少なくとも１回は、ローレベルとハイレベルが
衝突する現象が発生する。この結果、電圧特性は図８
（Ａ）のようになる。また、信号ラインにおいて、半田
付け不良、電子回路基板パターンのエッチング不良など
により、１つの信号ラインに接触不良または断線が発生
すると、ある一定時間以上、信号ラインの電圧を測定す
れば、出力の信号が入力に伝達されないことにより、入
力側では、図８（Ｂ）に示すようにローレベルまたはハ
イレベルのどちらかに固定される現象が発生する。この
ように、デジタル電子回路においては、ローレベルとハ
イレベルの衝突、または、ローレベルまたはハイレベル
に固定されいる現象を確認すれば、半田付けに起因する
不良個所のほとんどが判断できる。このような動作原理
を実現するために、図６に示す電子回路基板の不良個所
特定装置を使用する。即ち、被検査用の電子回路基板３
０１は動作状態となっている電子回路基板であり、該被
検査用の電子回路基板３０１の検査したい位置、即ちテ
ストポイントにプローブ３０２を接続する。該プローブ
３０２で取得された電気信号は、判定部３０３に入力さ
れ、該判定部３０３内のアナログ／デジタル変換器によ
りデジタル信号に変換された後、ＣＰＵにより判定され
る。図９は、この判定の手順を示している。

【００２３】

【発明の効果】請求項１の発明は、被検査用電子回路基
板のテストポイントから取得する電気信号を、前記テス
トポイント毎に定めた電子回路の単位構成部分における
出力対入力で規定される部位の電気特性値として取得す
るので、複雑な取得手順プログラムによることなく、し
かも、電子回路の動作原理を理解しなくても容易に取得
順序を決めることができる。

【００２４】請求項２の発明は、請求項１の発明の効果
に加えて、出力対入力で規定するテストポイントと関連
した電気的特性値を得る順序を定めた接続テーブルと前
記テストポイントにおける標準電気特性値テーブルを記
憶しているので、電子回路基板の全てのポイントにおい
て容易に検査を行うことができる。

【００２５】請求項３の発明は、請求項１又は２の発明
の効果に加えて、例えば、ＣＡＤソフトウエアを使用す
ることにより検査手順を自動的かつ機械的に作成するこ
とができる。

【００２６】請求項４の発明は、テストポイントを信号
ライン上とし、かつ不良個所による電圧レベルの変化を
前記信号ライン上における一定時間内に少なくとも１回
は反転する２値電圧レベルで検知するので、電子回路基
板が正常に動作するときの電気特性を予め測定しておく
必要はなく、簡便な構成により不良個所の特定を行うこ
とができる。

【図面の簡単な説明】

【図１】本発明による出力対入力で規定される部位の電
気特性値を取得する順序を説明するための電子回路の例
を示す図である。

【図２】図１の電子回路において、異常電圧が発生して
いる状態を示す図である。

【図３】本発明が適用される電子回路基板の不良個所特
定装置の概略構成図である。

【図４】本発明による出力対入力で規定される部位とテ
ストポイントを関連づけて示す図である。

【図５】本発明によるテストポイントにおける標準電圧
値を示す標準電圧特性値を示す図である。

【図６】本発明が適用される他の電子回路基板の不良個
所特定装置の概略構成図である。

【図７】電子回路基板が不良個所を有しない場合の信号
ラインにおける電圧状況を示す図である。

【図８】電子回路基板が不良個所を有する場合の信号ラ
インにおける電圧状況を示す図である。

【図９】不良個所を判定する手順を説明するフロー図で
ある。

【符号の説明】

１〜５２…ピン番号、１０１〜１１４…テストポイン
ト、２０１…被検査用電子回路基板、２０２…ピンボー
ド、２０３…マルチプレクサ、２０４…測定器、２０５
…コンピュータ、２０６…メモリ素子、２０７…ＣＰＵ
（中央処理部）、３０１…被検査用電子回路基板、３０
２…プローブ、３０３…判定部、ＧＮＤ…グランドライ
ン、ＩＣ１〜ＩＣ３…集積回路素子、ＩＮ−１，ＩＮ−
２…入力端子、ＯＵＴ…出力端子、Ｒ１〜Ｒ４…抵抗
器。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 被検査用電子回路基板のテストポイント
   から電気信号を取り出す電気信号取得手段と、該電気信
   号取得手段の出力を計測する計測手段と、前記被検査用
   電子回路基板のテストポイントにおける標準電気特性値
   を記憶する記憶手段とを備え、前記計測手段による計測
   値と前記記憶装置による標準電気特性値を参照して被検
   査用電子回路基板の不良個所を特定する装置において、
   前記被検査用電子回路基板のテストポイントから取得す
   る電気信号を、前記テストポイント毎に定めた電子回路
   の単位構成部分における出力対入力で規定される部位の
   電気特性値として取得することを特徴とする電子回路基
   板における不良個所特定装置。
2. 【請求項２】 前記電気特性値を取得する際の取得順序
   を定めた接続テーブルと、前記テストポイントにおける
   標準電気特性値を定めた標準値テーブルとを記憶するこ
   とを特徴とする請求項１に記載の電子回路基板における
   不良個所特定装置。
3. 【請求項３】 前記電気特性値を取得する順序を定めた
   接続テーブルを自動生成することを特徴とする請求項１
   又は２に記載の電子回路基板における不良個所特定装
   置。
4. 【請求項４】 被検査用電子回路基板のテストポイント
   から電気信号を取得する手段と、該手段により取得され
   た電気信号の電圧レベルを判定する判定手段を備え、前
   記テストポイントが被検査用電子回路基板のデジタル電
   子回路の信号ラインであり、かつ、前記電圧レベルが前
   記信号ライン上にて一定時間に少なくとも１回は反転す
   る２値電圧レベルであることを特徴とする電子回路基板
   の不良個所特定装置。