JP3717578B2 - 四端子測定法による接続不良リードの有無判別方法 - Google Patents
四端子測定法による接続不良リードの有無判別方法 Download PDFInfo
- Publication number
- JP3717578B2 JP3717578B2 JP03136096A JP3136096A JP3717578B2 JP 3717578 B2 JP3717578 B2 JP 3717578B2 JP 03136096 A JP03136096 A JP 03136096A JP 3136096 A JP3136096 A JP 3136096A JP 3717578 B2 JP3717578 B2 JP 3717578B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- lead
- value
- circuit
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は四端子測定法による接続不良リードの有無判別方法に係り、さらに詳しくは、実装部品のリードと回路パターンとの間の接続状態の良否をその時々の検査環境条件に柔軟に対応させながらより高い信頼性をもって判別できるようにした四端子測定法による接続不良リードの有無判別方法に関する。
【０００２】
【従来の技術】
表面実装技術のもとで回路基板上に搭載されるＩＣチップ等の実装部品は、リードを回路パターンにはんだ付けすることにより接続固定されるものであるため、はんだ付け不良により回路パターンに対しリードが正しく接続されないこともある。
【０００３】
そして、このような接続不良リードの存在は、回路基板が備えていなければならない所定の回路機能を阻害する要因のひとつとなることから、その有無も厳格にチェックされることになり、かかるチェックを経ることにより良品と判断された回路基板のみが製品としてユーザーに提供されることになる。
【０００４】
この場合、接続不良リードの有無をチェックするために従来から採用されている手法は、回路基板上の実装部品のリードと、該リードが接続されるべき回路パターンとに対し四端子測定用プローブを各別に同時接触させ、その際に得られる微小な抵抗値を、接続不良リードの有無を判別をするための指標としてある幅をもたせて予め設定されている基準範囲値と比較し、その範囲内にあれば接続良、範囲外にあれば接続不良と判別することにより行われている。なお、前記基準範囲値は、予め固定的に定められている基準値に対し経験的に得られる上限幅と下限幅とを付与し、これら上限幅と下限幅とで許容範囲を仕切ることにより設定されている。
【０００５】
【発明が解決しようとする課題】
ところで、上記従来手法によっても、実装部品のリードと回路パターンとの間の接続状態を個別にチェックすることにより、非接続状態と不完全接続状態とを含む接続不良リードの有無を判別することはできる。
【０００６】
一方、回路基板におけるリードと回路パターンとに対し四端子測定用プローブを接触させて抵抗値を測定する場合、得られる計測値は、微小であるが故にその時々における検査環境条件により同一仕様の回路基板であっても、例えば図３において基板１と基板２とにつきリードと回路パターンとが接続状態にある計測値（抵抗値）の分布と非接続状態（足浮きリード）にある計測値（抵抗値）の分布とを示す正規分布図にみられるように個々の回路基板により微妙に変動することになる。
【０００７】
しかし、前記基準値は、固定的な数値として用いられており、この基準値を中心にして許容範囲（基準範囲値）を画一的に設定してしまうと、現実の検査環境条件の如何により良品を不良品として判別するおそれがある。このため、実際の基準範囲値は、個々の回路基板により微妙に変動する微小抵抗値に対応させるべく、ある程度の幅をもたせた上限値と下限値を用意し、これら上限値と下限値とで範囲を広げて仕切った許容範囲（例えば図３における基板１と基板２との正規分布相互を合成して仕切られる許容範囲）として設定せざるを得なくなり、結果的に不完全接続状態にある接続不良リードが存在していてもこれを良品と誤認して検査結果の信頼性を損なってしまう不都合があった。
【０００８】
また、このような不都合を回避するためには、その時々の検査環境条件に合致する基準値を新規に設定（例えば、図３における基板１の正規分布から基板２の正規分布に変更）し、この新たな基準値を中心にして既定の上限幅と下限幅とを付与することにより前記基準範囲値を設定し直す必要があり、作業的に非常に煩雑になってしまう不具合があった。
【０００９】
本発明は従来手法にみられた上記課題に鑑みなされたものであり、基準範囲値を設定し直すことなく、検査結果の信頼性を向上させることができる四端子測定法による接続不良リードの有無判別方法を提供することにその目的がある。
【００１０】
【課題を解決するための手段】
本発明は上記目的を達成しようとするものであり、その構成上の特徴は、回路基板上の実装部品のリードと、該リードが接続されるべき回路パターンとの二点間で構成される被測定部位への接触を自在に移動制御される四端子測定用プローブと、これら四端子測定用プローブを経て取り込まれる電気的信号から抵抗値を得る低抵抗測定回路と、前記抵抗値等に基づき必要な演算処理を行う中央処理部と、演算後の処理データ等を表示する表示器とを少なくとも備え、今回検査すべき同一仕様の回路基板群中におけるサンプリング用の１枚の回路基板の前記被測定部位のそれぞれから明白な不良値を除いて個別に得られる複数の抵抗値につきその平均値をまず求め、リード接続状態の良否を仕分けるための正規分布範囲を前記平均値との関係に基づいて設定した後、サンプリング用の前記回路基板の被測定部位と対応するある１枚の回路基板の被測定部位から個別に得られる抵抗値のそれぞれを予め設定されている前記正規分布範囲との関係で各別に比較し、範囲内にあれば接続良とし、範囲外にあれば接続不良と判別することにより当該回路基板における接続不良リードの有無をチェックし、このような判別処理を今回検査すべき各回路基板のすべてに対し同様にして行うことにある。
【００１１】
【発明の実施の形態】
図１は、本発明の実施に供される基板検査装置の基本構成を模式的に示す説明図であり、その全体は、回路基板２１上の実装部品２３のリード２４と、該リード２４が接続されるべき回路パターン２２との二点間で構成される被測定部位への接触を自在に移動制御される四端子測定用プローブ１３，１４と、これら四端子測定用プローブ１３，１４を経て取り込まれる電気的信号から抵抗値を得る低抵抗測定回路１２と、前記計測値等に基づき必要な演算処理を行う中央処理部（ＣＰＵ）１１と、演算後の処理データ等を表示するＣＲＴなどからなる表示器１５とを少なくとも備えて構成されている。
【００１２】
図２は、図１に示す基板検査装置に適用して実施される本発明方法の処理手順の概要を示すフローチャートであり、測定開始後、まず、今回検査する同一仕様の回路基板２１中におけるサンプリング用の１枚の回路基板２１の前記被測定部位、例えばＩＣリード列における各リードとこれに対応する回路パターン（図１においては実装部品２３の複数本のリード２４と、これらリード２４との間で接続関係にある対応する各回路パターン２２）からなる任意に選択される複数Ｎ箇所の各被測定部位に対し四端子測定用プローブ１３，１４を用いて計Ｎ回の連続測定が行われ、その抵抗値を取り込む。
【００１３】
次いで、サンプリング用の回路基板２１の前記被測定部位のそれぞれから明白な不良値を除いて個別に得られる複数の抵抗値（ここでは、不良値がないものとして説明する）につきその平均値（計Ｎ回の連続測定により得られた各抵抗値についての平均値）を求めた後、この平均値に対する各抵抗値の偏差、つまりユーザにより経験的に把握されているばらつき（σ）を求めることにより、リード接続状態の良否を仕分けるための正規分布範囲を前記平均値との関係に基づいて例えば図３の基板１についての正規分布図に示すようにして設定する。
【００１４】
しかる後、サンプリング用の前記回路基板２１の被測定部位と対応する他の１枚の回路基板２１の被測定部位から個別に得られる計測値としての抵抗値（ｍN ）のそれぞれを予め良品範囲として設定されている前記正規分布範囲との関係で各別に比較する。
【００１５】
このとき、計測値としての抵抗値（ｍN ）が前記正規分布範囲に含まれるものであれば接続良、つまり、リード２４と回路パターン２２とが正しくはんだ付けされた良品状態にあると判別し、範囲外にあれば接続不良、つまり、リード２４と回路パターン２２とが完全に離れていたり、接続関係は保っているもののはんだ付けが確実ではない不良品状態にあると判別する。
【００１６】
かくして、今回検査すべき１枚の前記回路基板２１の各被測定部位のすべて（Ｎ回）から得られた計Ｎ個の抵抗値につき個別に上記判別処理を行い、これを終了した後に例えばＣＲＴなどの表示器１５に対し当該回路基板２１における接続不良リードの有無についての判別結果を表示する。
【００１７】
このような一連の判別処理は、今回検査すべき回路基板２１に対し個別に順次行われ、最終的にすべての回路基板２１についてその良否がチェックされることになる。
【００１８】
本発明はこのようにして構成されているので、今回検査すべき各回路基板２１のすべてにつき接続不良リードの有無をチェックしてその判別結果を表示器１５に表示し、各回路基板２１の良否を確実に判別することができる。
【００１９】
しかも、この場合、リード接続状態の良否を仕分けるための前記正規分布範囲は、今回検査すべき同一仕様の回路基板２１群中におけるサンプリング用の１枚の回路基板２１から取り込まれた抵抗値に基づいて設定されるものであるため、固定的に定められた基準値に基づいて設定される基準範囲値との関係で判別する従来手法とは異なり、その時々の検査環境条件に柔軟に対応させながら設定することがきることになる。
【００２０】
このため、従来手法のように基準範囲値を設定し直すという煩雑な作業を経ることなく、その時々の検査環境条件に対応させた正規分布範囲のもとで接続不良リードの有無を判別することができる結果、高い信頼性を得ながら回路基板の良否判別を行うことができることになる。
【００２１】
【発明の効果】
以上述べたように本発明によれば、今回検査すべき各回路基板のすべてにつき接続不良リードの有無をチェックしてその判別結果を表示器に表示し、各回路基板の良否を確実に判別することができる。
【００２２】
しかも、この場合、リード接続状態の良否を仕分けるための前記正規分布範囲は、今回検査すべき同一仕様の回路基板群中におけるサンプリング用の１枚の回路基板から取り込まれた抵抗値に基づいて設定されるものであるため、従来手法とは異なり、その時々の検査環境条件に柔軟に対応させながら設定することができることになる。
【００２３】
このため、従来手法のように基準範囲値を設定し直すという煩雑な作業を経ることなく、その時々の検査環境条件に対応させた正規分布範囲のもとで接続不良リードの有無を判別することができる結果、高い信頼性を得ながら回路基板の良否判別を行うことができる。
【図面の簡単な説明】
【図１】 本発明の実施に供される基板検査装置の概略構成を示す説明図である。
【図２】 本発明の処理手順を示す概略フローチャートである。
【図３】 同一仕様の回路基板であっても回路基板を異にすることにより計測値（抵抗値）の分布状態もその平均値を中心に変動する様子を示すグラフ図である。
【符号の説明】
１１ 中央処理部
１２ 低抵抗測定回路
１３，１４ 四端子測定用プローブ
１５ 表示器
２１ 回路基板
２２ 回路パターン
２３ 実装部品
２４ リード
【発明の属する技術分野】
本発明は四端子測定法による接続不良リードの有無判別方法に係り、さらに詳しくは、実装部品のリードと回路パターンとの間の接続状態の良否をその時々の検査環境条件に柔軟に対応させながらより高い信頼性をもって判別できるようにした四端子測定法による接続不良リードの有無判別方法に関する。
【０００２】
【従来の技術】
表面実装技術のもとで回路基板上に搭載されるＩＣチップ等の実装部品は、リードを回路パターンにはんだ付けすることにより接続固定されるものであるため、はんだ付け不良により回路パターンに対しリードが正しく接続されないこともある。
【０００３】
そして、このような接続不良リードの存在は、回路基板が備えていなければならない所定の回路機能を阻害する要因のひとつとなることから、その有無も厳格にチェックされることになり、かかるチェックを経ることにより良品と判断された回路基板のみが製品としてユーザーに提供されることになる。
【０００４】
この場合、接続不良リードの有無をチェックするために従来から採用されている手法は、回路基板上の実装部品のリードと、該リードが接続されるべき回路パターンとに対し四端子測定用プローブを各別に同時接触させ、その際に得られる微小な抵抗値を、接続不良リードの有無を判別をするための指標としてある幅をもたせて予め設定されている基準範囲値と比較し、その範囲内にあれば接続良、範囲外にあれば接続不良と判別することにより行われている。なお、前記基準範囲値は、予め固定的に定められている基準値に対し経験的に得られる上限幅と下限幅とを付与し、これら上限幅と下限幅とで許容範囲を仕切ることにより設定されている。
【０００５】
【発明が解決しようとする課題】
ところで、上記従来手法によっても、実装部品のリードと回路パターンとの間の接続状態を個別にチェックすることにより、非接続状態と不完全接続状態とを含む接続不良リードの有無を判別することはできる。
【０００６】
一方、回路基板におけるリードと回路パターンとに対し四端子測定用プローブを接触させて抵抗値を測定する場合、得られる計測値は、微小であるが故にその時々における検査環境条件により同一仕様の回路基板であっても、例えば図３において基板１と基板２とにつきリードと回路パターンとが接続状態にある計測値（抵抗値）の分布と非接続状態（足浮きリード）にある計測値（抵抗値）の分布とを示す正規分布図にみられるように個々の回路基板により微妙に変動することになる。
【０００７】
しかし、前記基準値は、固定的な数値として用いられており、この基準値を中心にして許容範囲（基準範囲値）を画一的に設定してしまうと、現実の検査環境条件の如何により良品を不良品として判別するおそれがある。このため、実際の基準範囲値は、個々の回路基板により微妙に変動する微小抵抗値に対応させるべく、ある程度の幅をもたせた上限値と下限値を用意し、これら上限値と下限値とで範囲を広げて仕切った許容範囲（例えば図３における基板１と基板２との正規分布相互を合成して仕切られる許容範囲）として設定せざるを得なくなり、結果的に不完全接続状態にある接続不良リードが存在していてもこれを良品と誤認して検査結果の信頼性を損なってしまう不都合があった。
【０００８】
また、このような不都合を回避するためには、その時々の検査環境条件に合致する基準値を新規に設定（例えば、図３における基板１の正規分布から基板２の正規分布に変更）し、この新たな基準値を中心にして既定の上限幅と下限幅とを付与することにより前記基準範囲値を設定し直す必要があり、作業的に非常に煩雑になってしまう不具合があった。
【０００９】
本発明は従来手法にみられた上記課題に鑑みなされたものであり、基準範囲値を設定し直すことなく、検査結果の信頼性を向上させることができる四端子測定法による接続不良リードの有無判別方法を提供することにその目的がある。
【００１０】
【課題を解決するための手段】
本発明は上記目的を達成しようとするものであり、その構成上の特徴は、回路基板上の実装部品のリードと、該リードが接続されるべき回路パターンとの二点間で構成される被測定部位への接触を自在に移動制御される四端子測定用プローブと、これら四端子測定用プローブを経て取り込まれる電気的信号から抵抗値を得る低抵抗測定回路と、前記抵抗値等に基づき必要な演算処理を行う中央処理部と、演算後の処理データ等を表示する表示器とを少なくとも備え、今回検査すべき同一仕様の回路基板群中におけるサンプリング用の１枚の回路基板の前記被測定部位のそれぞれから明白な不良値を除いて個別に得られる複数の抵抗値につきその平均値をまず求め、リード接続状態の良否を仕分けるための正規分布範囲を前記平均値との関係に基づいて設定した後、サンプリング用の前記回路基板の被測定部位と対応するある１枚の回路基板の被測定部位から個別に得られる抵抗値のそれぞれを予め設定されている前記正規分布範囲との関係で各別に比較し、範囲内にあれば接続良とし、範囲外にあれば接続不良と判別することにより当該回路基板における接続不良リードの有無をチェックし、このような判別処理を今回検査すべき各回路基板のすべてに対し同様にして行うことにある。
【００１１】
【発明の実施の形態】
図１は、本発明の実施に供される基板検査装置の基本構成を模式的に示す説明図であり、その全体は、回路基板２１上の実装部品２３のリード２４と、該リード２４が接続されるべき回路パターン２２との二点間で構成される被測定部位への接触を自在に移動制御される四端子測定用プローブ１３，１４と、これら四端子測定用プローブ１３，１４を経て取り込まれる電気的信号から抵抗値を得る低抵抗測定回路１２と、前記計測値等に基づき必要な演算処理を行う中央処理部（ＣＰＵ）１１と、演算後の処理データ等を表示するＣＲＴなどからなる表示器１５とを少なくとも備えて構成されている。
【００１２】
図２は、図１に示す基板検査装置に適用して実施される本発明方法の処理手順の概要を示すフローチャートであり、測定開始後、まず、今回検査する同一仕様の回路基板２１中におけるサンプリング用の１枚の回路基板２１の前記被測定部位、例えばＩＣリード列における各リードとこれに対応する回路パターン（図１においては実装部品２３の複数本のリード２４と、これらリード２４との間で接続関係にある対応する各回路パターン２２）からなる任意に選択される複数Ｎ箇所の各被測定部位に対し四端子測定用プローブ１３，１４を用いて計Ｎ回の連続測定が行われ、その抵抗値を取り込む。
【００１３】
次いで、サンプリング用の回路基板２１の前記被測定部位のそれぞれから明白な不良値を除いて個別に得られる複数の抵抗値（ここでは、不良値がないものとして説明する）につきその平均値（計Ｎ回の連続測定により得られた各抵抗値についての平均値）を求めた後、この平均値に対する各抵抗値の偏差、つまりユーザにより経験的に把握されているばらつき（σ）を求めることにより、リード接続状態の良否を仕分けるための正規分布範囲を前記平均値との関係に基づいて例えば図３の基板１についての正規分布図に示すようにして設定する。
【００１４】
しかる後、サンプリング用の前記回路基板２１の被測定部位と対応する他の１枚の回路基板２１の被測定部位から個別に得られる計測値としての抵抗値（ｍN ）のそれぞれを予め良品範囲として設定されている前記正規分布範囲との関係で各別に比較する。
【００１５】
このとき、計測値としての抵抗値（ｍN ）が前記正規分布範囲に含まれるものであれば接続良、つまり、リード２４と回路パターン２２とが正しくはんだ付けされた良品状態にあると判別し、範囲外にあれば接続不良、つまり、リード２４と回路パターン２２とが完全に離れていたり、接続関係は保っているもののはんだ付けが確実ではない不良品状態にあると判別する。
【００１６】
かくして、今回検査すべき１枚の前記回路基板２１の各被測定部位のすべて（Ｎ回）から得られた計Ｎ個の抵抗値につき個別に上記判別処理を行い、これを終了した後に例えばＣＲＴなどの表示器１５に対し当該回路基板２１における接続不良リードの有無についての判別結果を表示する。
【００１７】
このような一連の判別処理は、今回検査すべき回路基板２１に対し個別に順次行われ、最終的にすべての回路基板２１についてその良否がチェックされることになる。
【００１８】
本発明はこのようにして構成されているので、今回検査すべき各回路基板２１のすべてにつき接続不良リードの有無をチェックしてその判別結果を表示器１５に表示し、各回路基板２１の良否を確実に判別することができる。
【００１９】
しかも、この場合、リード接続状態の良否を仕分けるための前記正規分布範囲は、今回検査すべき同一仕様の回路基板２１群中におけるサンプリング用の１枚の回路基板２１から取り込まれた抵抗値に基づいて設定されるものであるため、固定的に定められた基準値に基づいて設定される基準範囲値との関係で判別する従来手法とは異なり、その時々の検査環境条件に柔軟に対応させながら設定することがきることになる。
【００２０】
このため、従来手法のように基準範囲値を設定し直すという煩雑な作業を経ることなく、その時々の検査環境条件に対応させた正規分布範囲のもとで接続不良リードの有無を判別することができる結果、高い信頼性を得ながら回路基板の良否判別を行うことができることになる。
【００２１】
【発明の効果】
以上述べたように本発明によれば、今回検査すべき各回路基板のすべてにつき接続不良リードの有無をチェックしてその判別結果を表示器に表示し、各回路基板の良否を確実に判別することができる。
【００２２】
しかも、この場合、リード接続状態の良否を仕分けるための前記正規分布範囲は、今回検査すべき同一仕様の回路基板群中におけるサンプリング用の１枚の回路基板から取り込まれた抵抗値に基づいて設定されるものであるため、従来手法とは異なり、その時々の検査環境条件に柔軟に対応させながら設定することができることになる。
【００２３】
このため、従来手法のように基準範囲値を設定し直すという煩雑な作業を経ることなく、その時々の検査環境条件に対応させた正規分布範囲のもとで接続不良リードの有無を判別することができる結果、高い信頼性を得ながら回路基板の良否判別を行うことができる。
【図面の簡単な説明】
【図１】 本発明の実施に供される基板検査装置の概略構成を示す説明図である。
【図２】 本発明の処理手順を示す概略フローチャートである。
【図３】 同一仕様の回路基板であっても回路基板を異にすることにより計測値（抵抗値）の分布状態もその平均値を中心に変動する様子を示すグラフ図である。
【符号の説明】
１１ 中央処理部
１２ 低抵抗測定回路
１３，１４ 四端子測定用プローブ
１５ 表示器
２１ 回路基板
２２ 回路パターン
２３ 実装部品
２４ リード
Claims (1)
- 回路基板上の実装部品のリードと、該リードが接続されるべき回路パターンとの二点間で構成される被測定部位への接触を自在に移動制御される四端子測定用プローブと、これら四端子測定用プローブを経て取り込まれる電気的信号から抵抗値を得る低抵抗測定回路と、前記抵抗値等に基づき必要な演算処理を行う中央処理部と、演算後の処理データ等を表示する表示器とを少なくとも備え、
今回検査すべき同一仕様の回路基板群中におけるサンプリング用の１枚の回路基板の前記被測定部位のそれぞれから明白な不良値を除いて個別に得られる複数の抵抗値につきその平均値をまず求め、リード接続状態の良否を仕分けるための正規分布範囲を前記平均値との関係に基づいて設定した後、サンプリング用の前記回路基板の被測定部位と対応するある１枚の回路基板の被測定部位から個別に得られる抵抗値のそれぞれを予め設定されている前記正規分布範囲との関係で各別に比較し、範囲内にあれば接続良とし、範囲外にあれば接続不良と判別することにより当該回路基板における接続不良リードの有無をチェックし、このような判別処理を今回検査すべき各回路基板のすべてに対し同様にして行うことを特徴とする四端子測定法による接続不良リードの有無判別方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03136096A JP3717578B2 (ja) | 1996-01-25 | 1996-01-25 | 四端子測定法による接続不良リードの有無判別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03136096A JP3717578B2 (ja) | 1996-01-25 | 1996-01-25 | 四端子測定法による接続不良リードの有無判別方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09203764A JPH09203764A (ja) | 1997-08-05 |
| JP3717578B2 true JP3717578B2 (ja) | 2005-11-16 |
Family
ID=12329081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03136096A Expired - Fee Related JP3717578B2 (ja) | 1996-01-25 | 1996-01-25 | 四端子測定法による接続不良リードの有無判別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3717578B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE50205071D1 (de) | 2002-02-14 | 2005-12-29 | Siemens Ag | Verfahren zur bestimmung des elektrischen widerstands einer elektrischen zuleitung zu sensorelementen sowie sensoranordnung |
| JP4659479B2 (ja) * | 2005-02-14 | 2011-03-30 | 日本メクトロン株式会社 | 可撓性プリント基板の電気検査装置 |
| JP4847907B2 (ja) | 2007-03-29 | 2011-12-28 | ルネサスエレクトロニクス株式会社 | 半導体検査装置 |
| JP6121154B2 (ja) * | 2012-12-12 | 2017-04-26 | 日置電機株式会社 | 検査装置および検査方法 |
| CN111351989B (zh) * | 2018-12-24 | 2022-06-03 | 北京小米移动软件有限公司 | 机台损耗值的测量方法及装置 |
| CN113777471A (zh) * | 2021-09-09 | 2021-12-10 | 杭州广立微电子股份有限公司 | 一种标定测量模块相对电压偏置误差的方法 |
-
1996
- 1996-01-25 JP JP03136096A patent/JP3717578B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09203764A (ja) | 1997-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3717578B2 (ja) | 四端子測定法による接続不良リードの有無判別方法 | |
| JP2007189229A (ja) | プローブカード異常確認方法 | |
| JPH09203765A (ja) | ビジュアル併用型基板検査装置 | |
| JP3784479B2 (ja) | 回路基板検査方法 | |
| JPH11295375A (ja) | 配線基板用電気検査装置における接触抵抗除去方法 | |
| JP3105865B2 (ja) | パターン検査装置の補正方式 | |
| JP3276755B2 (ja) | 実装部品のリードの半田付け不良検出方法 | |
| JP2001194407A (ja) | パターン配線基板用電気検査方法及び装置 | |
| JPH10142281A (ja) | 回路基板検査方法 | |
| JP3337794B2 (ja) | 回路基板検査方法およびその装置 | |
| JP2005049314A (ja) | プロービングテスト法およびプローブ状態検出装置 | |
| JPH0224539Y2 (ja) | ||
| KR100462378B1 (ko) | 액정표시소자 및 그의 콘택저항 측정방법 | |
| KR0127639B1 (ko) | 프로우빙 시험 방법 및 그 장치 | |
| JPH05164803A (ja) | インサーキットテスタ用オープンテスト装置 | |
| JPS62297750A (ja) | ハンダ付け検査装置 | |
| JP4369002B2 (ja) | 回路基板検査装置 | |
| JP2502341B2 (ja) | プリント基板のはんだ付け検査方法および装置 | |
| JPS6391542A (ja) | ハンダ付け検査装置 | |
| JPS60238773A (ja) | 試験装置 | |
| JP2575640Y2 (ja) | 半導体素子の検査装置 | |
| KR0177987B1 (ko) | 복수 개의 반도체 칩 테스트 방법 | |
| JPS58176966A (ja) | 集積回路装置 | |
| JPS6255575A (ja) | 導体パタ−ンの欠陥検出装置 | |
| JPH04106944A (ja) | ウエハの試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040630 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050831 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100909 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100909 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120909 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120909 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |